JPS61245531A - 薄膜のパタ−ニング方法 - Google Patents

薄膜のパタ−ニング方法

Info

Publication number
JPS61245531A
JPS61245531A JP60087010A JP8701085A JPS61245531A JP S61245531 A JPS61245531 A JP S61245531A JP 60087010 A JP60087010 A JP 60087010A JP 8701085 A JP8701085 A JP 8701085A JP S61245531 A JPS61245531 A JP S61245531A
Authority
JP
Japan
Prior art keywords
resist
thin film
mask
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60087010A
Other languages
English (en)
Inventor
Nobuo Shimizu
信雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP60087010A priority Critical patent/JPS61245531A/ja
Publication of JPS61245531A publication Critical patent/JPS61245531A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リフトオフ法を用いた薄膜のパターニング方
法に関する。
〔発明の概要〕
本発明は、感光性有機樹脂薄膜を使い、マスクより転写
して、基板上に形成された所望反転パターンを用いるリ
フトオフ法による、薄膜のパターニング方法において、
該感光性有機樹脂薄膜2層を、各々別々に塗布後所望パ
ターンを露光し・重ねて形成することにより2重露光し
た該感光性有機樹脂薄膜を同時に現像し、エツジ部がオ
ーバーハング形状の該所望反転パターンを形成する方法
である。それによって、安価で、さらに寸法精度が良く
・所望する薄膜パターンのエツジ部がなだらかな、理想
的な高品質の薄膜パターニングを可能にしたものである
〔従来の技術〕
レジストなどで所望反転パターンを形成し、全面に所望
薄膜を成膜後、レジストをその上の薄膜と共に除去して
薄膜のパターニングをするり7トオフ法において重要な
点は、リフトオフ用パターン上に目的の薄膜を成膜した
際、す7トオ7用レジストパターンの有無により成膜し
た薄膜が、完全に分離することである。そのため、リフ
トオ7用パターンエツジ部は、オーバーハング形状にす
るため、従来のり7トオフ法の1つとして、露光時間を
長くして充分感光させ、さらに充分現像することにより
、す7トオ7用パタ一ンエツジ部が、できるだけオーバ
ーハング形状又は、基板に対し垂直になるようにする方
法であった。
さらに他の方法に、公開特許公報(A)昭58−142
526などの様に、2層構造で、リフトオフ用有機樹脂
薄膜のパターン形成を、酸素雰囲気における反応性スパ
ッタエツチングで形成する方法もあったO 〔発明が解決しようとする問題点及び目的〕しかし、従
来の技術での、露光時間を長くする方法においては、寸
法精度がばらつき再現性がなく、第3図の様に、所望薄
膜パターンエツジ部にヒレ10が発生するなどの問題点
を有する。
そして、2層構造で、反応性スパッタエツチングでの形
成方法は、酸素雰囲気における反応性スパッタエツチン
グにより、除去した部分に金属や、炭化物が残り、その
上の所望薄膜の密着力が弱く、(3)り なる問題点を有し、又は密着力向上のための逆スパツタ
などの工程が必要であり、さらに、2層構造のためのモ
リブデン成膜と、フォトエツチングの工程も必要である
などで、コスト高になる問題点を有する。
そこで本発明は、このような問題点を解決するもので、
その目的とするところは、リフトオフ用パターンのエツ
ジ部が、簡単に、再現性よく、オーバーハング形状にな
ることと、レジストの厚みと、現像時間などを調整する
ことにより、段差のある所にもヒレのない高品質のパタ
ーン形成が可能であり、さらに反応性スパッタエツチン
グによる残留物がないため、薄膜の密着力が強く、そし
て逆スパツタや、モリブデンの成膜と、そのフォトエツ
チング工程が必要でないなど、安価で、高品質の所望薄
膜のパターニング方法を提供するところにある。
〔問題点を解決するための手段〕
本発明の薄膜のパターニング方法は、感光性有機樹脂薄
膜を使い、マスクより転写して、基板上(41゛ に形成された所望反転パターンを用いるリフトオフ法に
よる、薄膜のパターニング方法において、該感光性有機
樹脂薄膜2層を、各々別々に塗布後所望パターンを露光
し、重ねて形成後、該感光性有機樹脂薄膜2層を同時に
現像し、該所望反転パターンを形成したことを特徴とす
る0 〔作用〕 本発明の上記の構成によれば、感光性有機樹脂のポジタ
イプのレジストは、光が当った所が現像液に溶ける性質
があるため、一層目のレジストを塗布後、2層目より大
きなパターンを露光しておき、その後2層目のレジスト
を塗布し、2層目のパ′ターンを露光してから、2層を
同時に現像することにより、1層目と2層目のパターン
の差だけ必ずオーバーハング形状になる0 〔実施例1〕 本発明の実施例1は、第1図に示す工程によって、基板
上に膜厚2μ常のスーパーマロイ膜をパターニングする
ものである0 以下第1図によって詳しく説明する。
(1)  (a)の様に、基板1にポジタイプの1層目
のレジスト2を1μmの厚みで塗布し、プレベーキング
し、マスク3をレジスト2に合わせて、所定の所に、所
定のパターンを露光する。
(2)その後(b)の様に、ポジタイプの2層目のレジ
スト5を4μmの厚みで塗布し、プレベーキングし、マ
スク6をレジスト5に合わせて、所定の所に、所定のパ
ターンを露光する。ただし、1層目より2層目の方がレ
ジストを除去する部分が狭いようにする〇 (3)  (6)の様に、現像することにより・オーバ
ーハング形状の所望反転パターンを形成する。
(4>  (d)の様に、スーパーマロイ8を2μmの
厚みにスパッタする◎ (5)  (a)の様に、レジスト2と5を剥離するこ
とにより、レジスト上のスーパーマロイ8を除去する0
以上のプロセスによりスーパーマロイ膜のパターニング
を完了する。
〔実施例2〕 本発明の実施例2は、第2図に示す工程によって、基板
上に膜厚2μmのスーパーマロイIllパターニングす
るものである0 以下第2図によって詳しく説明する。
(1)  (a)の様に、基板1にポジタイプの1層目
のレジスト2を1μmの厚みで塗布し、プレベーキング
し、全面に露光する。
(2)  その後(b)の様に、ポジタイプの2層目の
レジスト5を4μmの厚みで塗布し、プレベーキングし
、マスク6をレジスト5に合わせて、所定の所に、所定
のパターンを露光する。
(3)  (6)17) 様に、オーバーハング量によ
り現像時間を決め、現像し、ボストベーキングをする0
(4)  (d) ノ様に、スーパーマロイ8を2μm
の厚ミにスパッタする。
(5)  (#)の様に、レジスト2と5を剥離するこ
とにより、レジスト上のスーパーマロイ8を除去する。
以上のプロセスによりスーパーマロイ膜のパターニング
を完了する0 ここに示したプロセスと全く同様の方法により、コバル
トとジルコニウム等の合金などの軟磁性薄膜や、さらに
は、アルミニウム、金、ニッケル、チタンなど、スパッ
タリングで成膜できる薄膜はパターニングが可能である
また上記、スパッタリングの代わりに蒸着を使っても全
く同じである。
さらに本発明のスーパーマロイの厚みは2μmであるが
、レジストの厚みを変えることにより、10μm以下で
あれば形成可能である。
〔発明の効果〕
以上述べたように発明によれば、レジストを2層にし、
2重露光することにより、簡単に、オーバーハング形状
のレジストパターン形成ができるため、安価な所望薄膜
パターン形成が可能である。
さらに、レジスト厚みと、現像時間などを調整すること
により、段差のある所にもヒレの発生を防ぎ、寸法精度
を向上させ、所望薄膜パターンエツジ部がなだらかにす
ることも可能であるなどの効果を有する。
【図面の簡単な説明】
第1図(、x)〜(a)は、本発明の実施例1における
、す7トオフ法による薄膜のパターニングの工程断面図
である。 第2図(a)〜(1)は、本発明の実施例2における、
リフトオフ法による薄膜のパターニングの工程断面図で
ある。 第3図は、す7トオ7用レジストパターン上にスーパー
マロイを成膜した状態の、従来の製造方法の断面図であ
る0 1・・・・・・基板 2・・・・・・1層目レジスト °3・・・・・・1層目レジスト用マスク4・・・・・
・1層目レジストの露光用光5・・・・・・2層目レジ
スト 6・・・・・・2層目レジスト用マスク7・・・・・・
2層目レジストの露光用光8・・・・・・スーパーマロ
イ 9・・・・・・従来の製造方法のりフトオ7用レジスト
10・・・・・・ヒレ ′唯) cSJ″a″

Claims (1)

    【特許請求の範囲】
  1.  感光性有機樹脂薄膜を使い、マスクより転写して、基
    板上に形成された所望反転パターンを用いるリフトオフ
    法による、薄膜のパターニング方法において、該感光性
    有機樹脂薄膜2層を、各々別々に塗布後所望パターンを
    露光し、重ねて形成後該感光性有機樹脂薄膜2層を同時
    に現像し、該所望反転パターンを形成したことを特徴と
    する、薄膜のパターニング方法。
JP60087010A 1985-04-23 1985-04-23 薄膜のパタ−ニング方法 Pending JPS61245531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60087010A JPS61245531A (ja) 1985-04-23 1985-04-23 薄膜のパタ−ニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60087010A JPS61245531A (ja) 1985-04-23 1985-04-23 薄膜のパタ−ニング方法

Publications (1)

Publication Number Publication Date
JPS61245531A true JPS61245531A (ja) 1986-10-31

Family

ID=13902989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60087010A Pending JPS61245531A (ja) 1985-04-23 1985-04-23 薄膜のパタ−ニング方法

Country Status (1)

Country Link
JP (1) JPS61245531A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156539A (ja) * 1988-12-08 1990-06-15 Hitachi Ltd 半導体集積回路装置の製造方法
JP2006041477A (ja) * 2004-06-23 2006-02-09 Hitachi Cable Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156539A (ja) * 1988-12-08 1990-06-15 Hitachi Ltd 半導体集積回路装置の製造方法
JP2006041477A (ja) * 2004-06-23 2006-02-09 Hitachi Cable Ltd 半導体装置の製造方法
JP4556757B2 (ja) * 2004-06-23 2010-10-06 日立電線株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0341843A2 (en) A process of forming a conductor pattern
JPS61245531A (ja) 薄膜のパタ−ニング方法
JPS6239817B2 (ja)
JPH10228114A (ja) メタルマスクの製造方法
JP2000056469A (ja) レジストパターンの形成方法
JPS61245532A (ja) 薄膜のパタ−ニング方法
JPS63254729A (ja) レジストパタ−ンの形成方法
JPH10282331A (ja) カラーフィルターおよびその製造方法
JPH0451151A (ja) 位相シフトレチクルの製作方法
JP3398603B2 (ja) レジストパターンの形成方法及び半導体装置の製造方法
JPH04273243A (ja) 位相シフトマスクとその製造方法
JPH0298147A (ja) 半導体装置の製造方法
JPH0355815B2 (ja)
JPH03104113A (ja) レジストパターンの形成方法
JPS63298347A (ja) パタ−ン形成方法
JP2779528B2 (ja) 半導体装置の製造方法
JPS63104327A (ja) X線マスク、およびその製造方法
KR960000183B1 (ko) 크롬막이 부가된 위상반전마스크 및 그 제조 방법
JPH04216553A (ja) 半導体製造用マスク
JPH04298745A (ja) 位相シフトマスクの製造方法
JPS63288020A (ja) 電極作成方法
JPH06177068A (ja) パターン形成方法、及び半導体装置の製造方法
JPS6236823A (ja) レジストパタ−ン形成方法
JPS61245533A (ja) 薄膜のパタ−ニング方法
JPH03183134A (ja) 薄膜パターンの形成方法