JPS61245533A - 薄膜のパタ−ニング方法 - Google Patents

薄膜のパタ−ニング方法

Info

Publication number
JPS61245533A
JPS61245533A JP60087013A JP8701385A JPS61245533A JP S61245533 A JPS61245533 A JP S61245533A JP 60087013 A JP60087013 A JP 60087013A JP 8701385 A JP8701385 A JP 8701385A JP S61245533 A JPS61245533 A JP S61245533A
Authority
JP
Japan
Prior art keywords
thin film
pattern
resist
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60087013A
Other languages
English (en)
Inventor
Nobuo Shimizu
信雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP60087013A priority Critical patent/JPS61245533A/ja
Publication of JPS61245533A publication Critical patent/JPS61245533A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、す7トオ7法を用いた薄膜のパターニング方
法に関する。
〔発明の概要〕
適状のリフトオフ法で、かつ、スパッタなどで薄膜のパ
ターニングをすると、第2図の様に成膜時、あらゆる方
向から被着するが、その内、横方向からの被着のため、
す7トオフ用パターンの側面に沿ってヒレ状のものが・
完成した薄膜パターンのエツジ部に形成される。
本発明は・リフトオフ法を用いた薄膜のパターニング方
法に於て、リフトオフ用薄膜パターンマスクが少なくと
も2層により構成され、かつ、上層の厚さは下層の厚さ
より厚く、かつ、上層のマスクパターンが下層のマスク
パターンよりマスク材を除去する部分を広くしたもので
ある。
さらに、この構成で、スパッタなどで成膜すると、横方
向から9被着が少なくなり、基板に対し垂直方向からの
被着だけとなることにより、所望する薄膜パターンのエ
ツジ部に前記ヒレρ;発生しなくなるようにしたもので
ある。
〔従来の技術〕
レジストなどで所望反転パターンを形成し、全面に所望
する薄膜を成膜後、レジストをその上の薄膜と共に除去
して薄膜のパターニングをするり7トオフ法において重
要な点は、リフトオフ用パターン上に所望する薄膜を成
膜した際、す7トオ7用レジストパターンの有無により
成膜した薄膜が、完全に分離することである。そのため
、す7トオフ用パタ一ンエツジ部を、オーバーバンク形
状にするか、成膜時、す7トオ7用パタ一ンエツジ部の
側面に所望する薄膜が被着しないようにすることである
そ゛こで、従来のりフトオフ法の1つとして、露光時間
を長くして充分感光させ、さらに充分現像することによ
り、す7トオ7用パタ一ンエツジ部が、できるだけオー
バーハング形状又は、基板に対し垂直になるようにする
方法があった。
さらに他の方法に、基板に対し垂直方向からの被着を多
くするためスパッタより、蒸着が使われていた。
(併、・ サラに又、厚いレジス、トでり7トオ7用パターンを形
成しても、横方向からの被着が防げるのでヒレのないリ
フトオフ方法として使われていた。
〔発明が解決しようとする問題点及び目的〕しかし、従
来の技術での、露光時間を長くする方法においては、寸
法精度がばらつき再現性がなく、第2図の様に、所望薄
膜パターンエツジ部にヒレ6が発生するなどの問題点を
有する。
そして、蒸着による方法は、合金の成膜が離しいなどの
問題点を有する。
又、厚いレジストでのり7トオ7用パターンでは、寸法
精度がばらつき再現性がないなどの問題点を有する〇 そこで本発明は、このような問題点を解決するもので、
その目的とするところは、す7トオ7用パターンの精度
が良く、簡単に、再現性よく、さらに段差のある所にも
同じ様に形成でき、かつ、ヒ1/(7)ない、高品質の
薄膜のパターニング方法を提供するものである。
〔問題点を解決するための手段〕
基板上に、所望する形状の反転形状を持つ薄膜パターン
マスクを形成し、更に、該基板上、該薄膜パターンマス
ク上に薄膜を形成し、しかる後、該薄膜パターンマスク
をその上の該薄膜と共に除去する事により、所望する薄
膜パターンマスクが少なくとも二層により構成され、か
つ、上層の厚さは下層の厚さより厚く、かつ、上層のマ
スクパターンが下層のマスクパターンよりマスク材を除
去する部分が広い事を特徴とする。
〔作 用〕
本発明の上記の構成によれば、下層のマスクパターンの
厚さが薄いので寸法精度良く形成できる。
さらに、上層のマスクパターンは下Jiのマスクパター
ンにかからないため、下層のマスクパターンの寸法精度
は確保でき、さらに、充分厚さが厚いので、スパッタな
どの横からの被着を防ぐことができる。これによって、
二層の薄膜パターンマスクを形成するだけで、必ず、ヒ
レの発生しない寸法精度の良いリフトオフ用パターン形
成が可能となる。
(砂、・ 〔実施例〕 本発明の実施例は・第1図に示す工程によって・基板上
に膜厚2μmのスーパーマロイ膜をパターニングするも
のである□ 以下第1図によって詳しく説明する〇 (1)第1図(α)の様に、基板1にネガタイプのレジ
 □ストを厚さ3μm塗布し、露光し、現像して下層の
レジストパターン2を形成する。
(2)第1図(b)の様に、その上にポジタイプのレジ
ストを厚さ6μ渭塗布し、露光し、現像して上層のレジ
ストパターン3を形成する。これで、薄膜パターンマス
クを2層形成したことになる。
(s)第1fl(c)の様に、スパッタでスーパーマロ
イ4を2μ青の厚さで成膜する。
(4)第1図(d)の様に、下層レジストパターン2と
、上層レジストパターン3をその上のスーパーVOイと
共に除去して、所望する薄膜パターンを形成する。
以上のプロセスにより、スーパーマロイ膜による所望す
る薄膜パターニングを完了する。
尚、本発明の実施例では、す7トオ7用薄膜パターンマ
スクは、感光性有機樹脂薄膜であるしシストを使ってい
るが、感光性のない有機樹脂薄膜のポリ−ミドなどや、
無機物のものでも、リフトオフ用薄膜パターンマスクが
形成できれば、同じように所望する薄膜のパターニング
が可能である〇又、上記プロセスと全く同様の方法によ
り、コバルトとジルコニウム等の合金などの軟磁性薄膜
や、さらには、アルミニウム、金、ニッケル、チタンな
ど、スパツタリングで形成できる薄膜は、所望する薄膜
のパターニングが可能である。
そして、上記スパッタの代わりに蒸着を使っても、所望
する薄膜のパターニングが可能である。
さらに、本発明の実施例のスーパーマロイの厚さは2μ
mであるが、10μm以下であれば、そして、レジスト
の厚さは下層と上層を合せて9μ宿であるが、30μ惰
以下であれば、同じ様に所望する薄膜のパターニングが
可能である。
〔発明の効果〕
以上述べたように本発明によれば、2層のレジストパタ
ーンを形成するだけで、簡単に、再現性良く、所望パタ
ーンエツジ部にヒレがなく、さらには、1層目のレジス
ト厚みが薄いため寸法精度がきわめて良い所望薄膜のパ
ターニングの製造が可能であるなどの効果を有する。
【図面の簡単な説明】
第1図(、)〜(d)は、本発明の実施例1における、
す7トオフ法による薄膜のパターニングの工程断面図で
ある。 第2図は、リフトオフ用レジストパターン上にスーパー
マロイを成膜した状態の、従来の製造方法の断面図であ
る。 1・・・・・・基板 2・・・・・・下の層のレジストパターン3・・・・・
・上の層のレジストパターン4・・・・・・スーパーマ
ロイ 5・・・・・スパッタされる方向 6・・・・・・ヒレ 7・・・・−・従来の製造方法のり7トオフ用レジスト
(−゛

Claims (1)

    【特許請求の範囲】
  1.  基板上に、所望する形状の反転形状を持つ薄膜パター
    ンマスクを形成し、更に、該基板上、該薄膜パターンマ
    スク上に薄膜を形成し、しかる後、該薄膜パターンマス
    クをその上の該薄膜と共に除去する事により、所望する
    薄膜パターンマスクを得る薄膜のパターニング方法に於
    て、該薄膜パターンマスクが少なくとも二層により構成
    され、かつ、上層の厚さは下層の厚さより厚く、かつ、
    上層のマスクパターンが下層のマスクパターンよりマス
    ク材を除去する部分が広い事を特徴とする薄膜のパター
    ニング方法。
JP60087013A 1985-04-23 1985-04-23 薄膜のパタ−ニング方法 Pending JPS61245533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60087013A JPS61245533A (ja) 1985-04-23 1985-04-23 薄膜のパタ−ニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60087013A JPS61245533A (ja) 1985-04-23 1985-04-23 薄膜のパタ−ニング方法

Publications (1)

Publication Number Publication Date
JPS61245533A true JPS61245533A (ja) 1986-10-31

Family

ID=13903079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60087013A Pending JPS61245533A (ja) 1985-04-23 1985-04-23 薄膜のパタ−ニング方法

Country Status (1)

Country Link
JP (1) JPS61245533A (ja)

Similar Documents

Publication Publication Date Title
US4145459A (en) Method of making a short gate field effect transistor
JPS61245533A (ja) 薄膜のパタ−ニング方法
JPS6222463B2 (ja)
JPS61245532A (ja) 薄膜のパタ−ニング方法
JPS61245531A (ja) 薄膜のパタ−ニング方法
JP2664736B2 (ja) 半導体装置用電極の形成方法
JPS6235361A (ja) フオトマスク材料
JPH01128522A (ja) レジストパターンの形成方法
JPH01237660A (ja) フォトマスク
JPS62145703A (ja) 金属薄膜コイルの製造方法
JPS63110656A (ja) 配線層の形成方法
JPS59126685A (ja) リフトオフ法によるパタ−ン形成法
JPH0246738A (ja) 微細電極の形成法
JPS6340392A (ja) パタ−ン形成法
JPS59124728A (ja) パタ−ン形成方法
JPH0440456A (ja) フォトマスクの製造方法
JPH04147631A (ja) 半導体装置の製造方法
JPH031821B2 (ja)
JPS62286230A (ja) 薄膜の選択食刻方法
JPH02187023A (ja) 電極パターン形成方法
JPH0129055B2 (ja)
JPS60254752A (ja) 半導体装置の製造方法
JPH0315025A (ja) カラー表示装置の製造方法
JPS5928068B2 (ja) 光導電薄膜の形成法
JPS59193454A (ja) X線リソグラフイ−用マスクの製造法