JPH04216553A - 半導体製造用マスク - Google Patents

半導体製造用マスク

Info

Publication number
JPH04216553A
JPH04216553A JP2403049A JP40304990A JPH04216553A JP H04216553 A JPH04216553 A JP H04216553A JP 2403049 A JP2403049 A JP 2403049A JP 40304990 A JP40304990 A JP 40304990A JP H04216553 A JPH04216553 A JP H04216553A
Authority
JP
Japan
Prior art keywords
resist
mask
region
substrate
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2403049A
Other languages
English (en)
Inventor
Ichiro Arimoto
一郎 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2403049A priority Critical patent/JPH04216553A/ja
Publication of JPH04216553A publication Critical patent/JPH04216553A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板表面に塗布
されたレジストにおいて選択される部位を露光するため
に用いる半導体製造用マスクに係り、特に、半導体基板
表面に塗布されたレジスト表面が凹凸となっている場合
に、該レジスト表面の各露光対象部位に対する露光量を
均一とする半導体製造用マスクに関する。
【0002】
【従来の技術】半導体基板表面全面に被着した適当な膜
をパターニングする場合、該膜上にレジストを全面的に
塗布し、このレジストを露光、現像することによりパタ
ーニングした後、このレジストパターンをマスクとして
前記膜をエッチングして、適当なパターンの膜を得る。
【0003】半導体製造用マスクは、前述のパターニン
グ処理におけるレジスト露光工程で用いられる。この半
導体製造用マスクは、光の吸収が少ない石英などのガラ
ス材料からなるマスク基板の一面に、所望のパターンの
光遮蔽膜が被着されたものである。
【0004】通常、前記マスク基板の光遮蔽膜形成面は
、平坦に形成されている。
【0005】ここで、半導体製造用マスクを用いた露光
状況の具体例を図3に示して説明する。図中、1は半導
体製造用マスク、2はマスク基板、3は光遮蔽膜、4は
投影レンズ、5は半導体基板、6はパターニング対象膜
、7はレジストである。
【0006】半導体製造用マスク1の上方から光照射す
ると、マスク基板2において光遮蔽膜3を形成していな
い部分X、Yを通過する光hν1、hν2は、投影レン
ズ4を介して半導体基板5上のレジスト7表面における
x、y部分にそれぞれ結像される。前記レジスト7をポ
ジ型としている場合には、露光された部位が現像後のエ
ッチングにより除去される。
【0007】
【発明が解決しようとする課題】ところで、上述した例
のように、レジスト7の表面が平坦である場合には問題
はないのであるが、図4に示すように、半導体基板5の
表面の影響でレジスト7の表面に高低段差がある場合、
レジスト7の段差下領域7aと段差上領域7bとのいず
れか一方において結像焦点がずれる。つまり、段差下領
域7aに結像焦点を合わせると、段差上領域7bの結像
焦点がずれることになり、また、逆の場合には段差下領
域7aの結像焦点がずれることになる。このため、いず
れか一方での露光量が不足し、図5に示すように、エッ
チング除去して得られるホール8の開口端縁がだれたり
、ホール8の半導体基板側の孔径が小さくなったりする
【0008】このように、レジスト7の表面に高低段差
がある場合、段差の上下いずれか一方部分の露光量が不
足するため、正確なエッチングを行えなくなる。
【0009】本発明は、このような事情に鑑みて創案さ
れたもので、特にレジストの表面に高低段差(または凹
凸)があっても、段差の上下一方の露光量が不足するの
を防止して、正確なエッチングを実現できるようにする
ことを課題とする。
【0010】
【課題を解決するための手段】このような課題を達成す
るために、本発明は、半導体基板表面に塗布されたレジ
ストにおいて選択される部位を露光するために用いる半
導体製造用マスクにおいて、マスク基板の光遮蔽膜形成
面に、半導体基板表面に塗布されたレジスト表面の凹凸
に対応した凹凸が設けられた構成とした。
【0011】
【作用】マスク基板の光遮蔽膜形成面に、レジスト表面
の凹凸に対応した凹凸が形成されているから、マスクの
光遮蔽膜形成面の各部とレジスト表面の各部との間で、
マスクのパターンを投影転写する投影レンズの結像焦点
が正確に合うようになり、レジストの凹部や凸部に対す
る露光量が不足せずに済む。
【0012】
【実施例】図1及び図2に本発明の一実施例を示してい
る。これらの図において従来例の図3ないし図5に付し
てある符号と同じものは同一部分を指している。本実施
例において従来例と異なる構成は、マスク基板2の光遮
蔽膜形成面が平坦に形成されておらずに、レジスト7の
表面段差形状に対応した段差(または凹凸)が形成され
ていることである。なお、光遮蔽膜3は、マスク基板2
において段差を付けた面に形成される。
【0013】具体的に、図示するように、マスク基板2
の光遮蔽膜形成面において、レジスト7の段差下領域7
aに対応する領域が段差上に、また、レジスト7の段差
上領域7bに対応する領域が段差下になるよう高低段差
が付けられている。このマスク基板2における段差上領
域2aと段差下領域2bとの段差寸法hは、レジスト7
の段差下領域7aと段差上領域7bとの段差寸法Hに基
づいて設定される。
【0014】このような構成の半導体製造用マスク1を
用いると、マスク1における光遮蔽膜3のない部分X,
Yを通る光hν1、hν2は、半導体基板5上のレジス
ト7における段差下領域7aの表面のx部位と、段差上
領域7bの表面のy部位とに狂いなく結像することにな
る。つまり、半導体製造用マスク1に形成した段差にお
ける段差上領域2a、段差下領域2bと、半導体基板5
に形成したレジスト7の段差下領域7a、段差上領域7
bとは、投影レンズ4を介する光学的な共役点になって
いると言える。したがって、レジスト7のいずれの部位
においても、露光量が不足することがないから、図2に
示すように、エッチング後に得られるホール8の孔径が
適正なものになるとともに、ホール8の開口側端縁が従
来のようにだれることがなくてシャープになる。
【0015】ところで、上述の半導体製造用マスク1に
おける段差は、マスク基板2と同一素材(例えば石英な
どのガラス材料)で形成するのが望ましく、例えばマス
ク基板2そのものを加工して形成したり、あるいはマス
ク基板2と同一素材の膜を積んで形成したりと、種々な
手法で形成できる。以下において、段差形成手法の例を
簡単に説明する。
【0016】■  マスク基板2において段差上領域2
aとすべき部位にレジストを塗布し、このレジストをマ
スクとしてマスク基板2をエッチングすることにより段
差下領域2bを得た後、レジストを除去してその直下に
段差上領域2aを得る。
【0017】■  マスク基板2の全面に一様な膜厚の
透明薄膜を積層し、段差上領域2aとすべき部位の透明
薄膜上のみにレジストを塗布して、これをマスクとして
透明薄膜をエッチングすることにより段差下領域2bを
得てから、レジストを除去して段差上領域2aを得る。
【0018】■  マスク基板2の段差上領域2aとす
べき部位のみに選択CVD法により透明薄膜を積むこと
により段差上領域2aを得る。
【0019】■  マスク基板2において段差下領域2
bとすべき部位にレジストを塗布しておいて、スパッタ
等で透明薄膜を全面に積んで段差上領域2aを得た後、
前記レジスト及びその上の透明薄膜をリフトオフ法で除
去して段差下領域2bを得る。
【0020】そして、半導体製造用マスク1において、
段差上領域2aをノボラック系、シリコン系あるいはそ
れ以外の感光性樹脂とすることが考えられる。また、マ
スク基板2の段差上領域2a、段差下領域2bにまたが
る光遮蔽膜3の表面あるいは光遮蔽膜3の全面が低反射
となるように設定してもよい。さらに、マスク基板2の
段差上領域2a、段差下領域2bにまたがる光遮蔽膜3
とマスク基板2表面との界面を低反射となるように設定
してもよい。加えて、半導体製造用マスク1をステッパ
ーなどの露光装置に取り付けて使用する場合、マスク基
板2においてステッパーのマスクステージと接触する部
分には段差を設けないようにするのが望ましい。
【0021】なお、本実施例の半導体製造用マスクは、
例えばダイナミックラム、スタティックラム、ロムなど
の半導体記憶装置用のマスクとして利用することができ
、記憶容量のアップを図るのに適したものである。
【0022】
【発明の効果】本発明の半導体製造用マスクを用いれば
、段差(または凹凸)があるレジストに対しても投影レ
ンズの光結像焦点が正確に合うので、レジストのどの部
位においても露光量が一様となり、エッチングを正確に
行うことができてパターン再現性を向上できるようにな
る。したがって、パターンの微細化に有利となり、デバ
イスの高集積化を容易に達成できるようになる。
【図面の簡単な説明】
【図1】本発明の一実施例で、露光形態を示す模式図で
ある。
【図2】本発明の一実施例で、エッチング後の状態を示
す断面図である。
【図3】従来例で、平坦なレジストに対する露光形態を
示す模式図である。
【図4】従来例で、段差のあるレジストに対する露光形
態を示す模式図である。
【図5】従来例で、段差のあるレジストのエッチング後
の状態を示す断面図である。
【符号の説明】
1  半導体製造用マスク          2  
マスク基板2a  マスク基板の段差上領域    2
b  マスク基板の段差下領域 3  光遮蔽膜                  
  4  投影レンズ5  半導体基板       
           6  パターニング対象膜 7  レジスト                  
7a  レジストの段差下領域 7b  レジストの段差上領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体基板表面に塗布されたレジストにお
    いて選択される部位を露光するために用いる半導体製造
    用マスクであって、マスク基板の光遮蔽膜形成面に、半
    導体基板表面に塗布されたレジスト表面の凹凸に対応し
    た凹凸が設けられていることを特徴とする半導体製造用
    マスク。
JP2403049A 1990-12-18 1990-12-18 半導体製造用マスク Pending JPH04216553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2403049A JPH04216553A (ja) 1990-12-18 1990-12-18 半導体製造用マスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2403049A JPH04216553A (ja) 1990-12-18 1990-12-18 半導体製造用マスク

Publications (1)

Publication Number Publication Date
JPH04216553A true JPH04216553A (ja) 1992-08-06

Family

ID=18512799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2403049A Pending JPH04216553A (ja) 1990-12-18 1990-12-18 半導体製造用マスク

Country Status (1)

Country Link
JP (1) JPH04216553A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04285957A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 露光方法及びレチクルの製造方法
JPH06163361A (ja) * 1992-11-25 1994-06-10 Shodenryoku Kosoku Tsushin Kenkyusho:Kk 光リソグラフィー縮小投影露光方法
JP2021149019A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 パターン形成方法、フォトマスク基板作成方法、フォトマスク作成方法及びフォトマスク
JP2022049435A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 原版の製造方法、マスクブランク、フォトマスク、および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147458A (ja) * 1987-12-04 1989-06-09 Hitachi Ltd マスク及びパターン転写方法並びに半導体集積回路の製造方法
JPH03203737A (ja) * 1989-12-29 1991-09-05 Hitachi Ltd マスクおよび露光装置
JPH0467147A (ja) * 1990-07-09 1992-03-03 Matsushita Electron Corp フォトマスク

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147458A (ja) * 1987-12-04 1989-06-09 Hitachi Ltd マスク及びパターン転写方法並びに半導体集積回路の製造方法
JPH03203737A (ja) * 1989-12-29 1991-09-05 Hitachi Ltd マスクおよび露光装置
JPH0467147A (ja) * 1990-07-09 1992-03-03 Matsushita Electron Corp フォトマスク

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04285957A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 露光方法及びレチクルの製造方法
JPH06163361A (ja) * 1992-11-25 1994-06-10 Shodenryoku Kosoku Tsushin Kenkyusho:Kk 光リソグラフィー縮小投影露光方法
JP2021149019A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 パターン形成方法、フォトマスク基板作成方法、フォトマスク作成方法及びフォトマスク
JP2022049435A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 原版の製造方法、マスクブランク、フォトマスク、および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR920006800A (ko) 마스크, 그 제조방법과 그것을 사용한 패턴 형성방법및 마스크 블랭크
JP4613364B2 (ja) レジストパタン形成方法
JPH0450943A (ja) マスクパターンとその製造方法
JP4834235B2 (ja) グレートーン露光用フォトマスク
JPH04216553A (ja) 半導体製造用マスク
US3507592A (en) Method of fabricating photomasks
JP2731177B2 (ja) フォトマスク
JPH0664337B2 (ja) 半導体集積回路用ホトマスク
JP2001166109A (ja) 短周期的構造を持つ曲面の形成方法および光学素子
JPH07325382A (ja) 位相シフトマスクの製造方法
JPH0345951A (ja) 露光用マスク、露光用マスクの製造方法およびこれを用いた露光方法
JPH04273243A (ja) 位相シフトマスクとその製造方法
JPH0298147A (ja) 半導体装置の製造方法
JPH03172848A (ja) ホトマスクの製造方法
JP2791757B2 (ja) 半導体マスク及びその製造方法
JP2697946B2 (ja) フォトマスク
JPH04285957A (ja) 露光方法及びレチクルの製造方法
JPH03230511A (ja) パターンの形成方法
JP2001005164A (ja) 露光マスク
JPH06118618A (ja) フォトマスクおよびその製造方法
JPH05134391A (ja) 露光用マスク
JPS6329505A (ja) 露光装置
JPH0462166B2 (ja)
JPH05204130A (ja) レチクル及びマスクとその製造方法
JPH05205990A (ja) パターン形成方法