JPH04216553A - 半導体製造用マスク - Google Patents
半導体製造用マスクInfo
- Publication number
- JPH04216553A JPH04216553A JP2403049A JP40304990A JPH04216553A JP H04216553 A JPH04216553 A JP H04216553A JP 2403049 A JP2403049 A JP 2403049A JP 40304990 A JP40304990 A JP 40304990A JP H04216553 A JPH04216553 A JP H04216553A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- mask
- region
- substrate
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000003287 optical effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 21
- 238000005530 etching Methods 0.000 description 8
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板表面に塗布
されたレジストにおいて選択される部位を露光するため
に用いる半導体製造用マスクに係り、特に、半導体基板
表面に塗布されたレジスト表面が凹凸となっている場合
に、該レジスト表面の各露光対象部位に対する露光量を
均一とする半導体製造用マスクに関する。
されたレジストにおいて選択される部位を露光するため
に用いる半導体製造用マスクに係り、特に、半導体基板
表面に塗布されたレジスト表面が凹凸となっている場合
に、該レジスト表面の各露光対象部位に対する露光量を
均一とする半導体製造用マスクに関する。
【０００２】
【従来の技術】半導体基板表面全面に被着した適当な膜
をパターニングする場合、該膜上にレジストを全面的に
塗布し、このレジストを露光、現像することによりパタ
ーニングした後、このレジストパターンをマスクとして
前記膜をエッチングして、適当なパターンの膜を得る。
をパターニングする場合、該膜上にレジストを全面的に
塗布し、このレジストを露光、現像することによりパタ
ーニングした後、このレジストパターンをマスクとして
前記膜をエッチングして、適当なパターンの膜を得る。
【０００３】半導体製造用マスクは、前述のパターニン
グ処理におけるレジスト露光工程で用いられる。この半
導体製造用マスクは、光の吸収が少ない石英などのガラ
ス材料からなるマスク基板の一面に、所望のパターンの
光遮蔽膜が被着されたものである。
グ処理におけるレジスト露光工程で用いられる。この半
導体製造用マスクは、光の吸収が少ない石英などのガラ
ス材料からなるマスク基板の一面に、所望のパターンの
光遮蔽膜が被着されたものである。
【０００４】通常、前記マスク基板の光遮蔽膜形成面は
、平坦に形成されている。
、平坦に形成されている。
【０００５】ここで、半導体製造用マスクを用いた露光
状況の具体例を図３に示して説明する。図中、１は半導
体製造用マスク、２はマスク基板、３は光遮蔽膜、４は
投影レンズ、５は半導体基板、６はパターニング対象膜
、７はレジストである。
状況の具体例を図３に示して説明する。図中、１は半導
体製造用マスク、２はマスク基板、３は光遮蔽膜、４は
投影レンズ、５は半導体基板、６はパターニング対象膜
、７はレジストである。
【０００６】半導体製造用マスク１の上方から光照射す
ると、マスク基板２において光遮蔽膜３を形成していな
い部分Ｘ、Ｙを通過する光ｈν１、ｈν２は、投影レン
ズ４を介して半導体基板５上のレジスト７表面における
ｘ、ｙ部分にそれぞれ結像される。前記レジスト７をポ
ジ型としている場合には、露光された部位が現像後のエ
ッチングにより除去される。
ると、マスク基板２において光遮蔽膜３を形成していな
い部分Ｘ、Ｙを通過する光ｈν１、ｈν２は、投影レン
ズ４を介して半導体基板５上のレジスト７表面における
ｘ、ｙ部分にそれぞれ結像される。前記レジスト７をポ
ジ型としている場合には、露光された部位が現像後のエ
ッチングにより除去される。
【０００７】
【発明が解決しようとする課題】ところで、上述した例
のように、レジスト７の表面が平坦である場合には問題
はないのであるが、図４に示すように、半導体基板５の
表面の影響でレジスト７の表面に高低段差がある場合、
レジスト７の段差下領域７ａと段差上領域７ｂとのいず
れか一方において結像焦点がずれる。つまり、段差下領
域７ａに結像焦点を合わせると、段差上領域７ｂの結像
焦点がずれることになり、また、逆の場合には段差下領
域７ａの結像焦点がずれることになる。このため、いず
れか一方での露光量が不足し、図５に示すように、エッ
チング除去して得られるホール８の開口端縁がだれたり
、ホール８の半導体基板側の孔径が小さくなったりする
。
のように、レジスト７の表面が平坦である場合には問題
はないのであるが、図４に示すように、半導体基板５の
表面の影響でレジスト７の表面に高低段差がある場合、
レジスト７の段差下領域７ａと段差上領域７ｂとのいず
れか一方において結像焦点がずれる。つまり、段差下領
域７ａに結像焦点を合わせると、段差上領域７ｂの結像
焦点がずれることになり、また、逆の場合には段差下領
域７ａの結像焦点がずれることになる。このため、いず
れか一方での露光量が不足し、図５に示すように、エッ
チング除去して得られるホール８の開口端縁がだれたり
、ホール８の半導体基板側の孔径が小さくなったりする
。
【０００８】このように、レジスト７の表面に高低段差
がある場合、段差の上下いずれか一方部分の露光量が不
足するため、正確なエッチングを行えなくなる。
がある場合、段差の上下いずれか一方部分の露光量が不
足するため、正確なエッチングを行えなくなる。
【０００９】本発明は、このような事情に鑑みて創案さ
れたもので、特にレジストの表面に高低段差（または凹
凸）があっても、段差の上下一方の露光量が不足するの
を防止して、正確なエッチングを実現できるようにする
ことを課題とする。
れたもので、特にレジストの表面に高低段差（または凹
凸）があっても、段差の上下一方の露光量が不足するの
を防止して、正確なエッチングを実現できるようにする
ことを課題とする。
【００１０】
【課題を解決するための手段】このような課題を達成す
るために、本発明は、半導体基板表面に塗布されたレジ
ストにおいて選択される部位を露光するために用いる半
導体製造用マスクにおいて、マスク基板の光遮蔽膜形成
面に、半導体基板表面に塗布されたレジスト表面の凹凸
に対応した凹凸が設けられた構成とした。
るために、本発明は、半導体基板表面に塗布されたレジ
ストにおいて選択される部位を露光するために用いる半
導体製造用マスクにおいて、マスク基板の光遮蔽膜形成
面に、半導体基板表面に塗布されたレジスト表面の凹凸
に対応した凹凸が設けられた構成とした。
【００１１】
【作用】マスク基板の光遮蔽膜形成面に、レジスト表面
の凹凸に対応した凹凸が形成されているから、マスクの
光遮蔽膜形成面の各部とレジスト表面の各部との間で、
マスクのパターンを投影転写する投影レンズの結像焦点
が正確に合うようになり、レジストの凹部や凸部に対す
る露光量が不足せずに済む。
の凹凸に対応した凹凸が形成されているから、マスクの
光遮蔽膜形成面の各部とレジスト表面の各部との間で、
マスクのパターンを投影転写する投影レンズの結像焦点
が正確に合うようになり、レジストの凹部や凸部に対す
る露光量が不足せずに済む。
【００１２】
【実施例】図１及び図２に本発明の一実施例を示してい
る。これらの図において従来例の図３ないし図５に付し
てある符号と同じものは同一部分を指している。本実施
例において従来例と異なる構成は、マスク基板２の光遮
蔽膜形成面が平坦に形成されておらずに、レジスト７の
表面段差形状に対応した段差（または凹凸）が形成され
ていることである。なお、光遮蔽膜３は、マスク基板２
において段差を付けた面に形成される。
る。これらの図において従来例の図３ないし図５に付し
てある符号と同じものは同一部分を指している。本実施
例において従来例と異なる構成は、マスク基板２の光遮
蔽膜形成面が平坦に形成されておらずに、レジスト７の
表面段差形状に対応した段差（または凹凸）が形成され
ていることである。なお、光遮蔽膜３は、マスク基板２
において段差を付けた面に形成される。
【００１３】具体的に、図示するように、マスク基板２
の光遮蔽膜形成面において、レジスト７の段差下領域７
ａに対応する領域が段差上に、また、レジスト７の段差
上領域７ｂに対応する領域が段差下になるよう高低段差
が付けられている。このマスク基板２における段差上領
域２ａと段差下領域２ｂとの段差寸法ｈは、レジスト７
の段差下領域７ａと段差上領域７ｂとの段差寸法Ｈに基
づいて設定される。
の光遮蔽膜形成面において、レジスト７の段差下領域７
ａに対応する領域が段差上に、また、レジスト７の段差
上領域７ｂに対応する領域が段差下になるよう高低段差
が付けられている。このマスク基板２における段差上領
域２ａと段差下領域２ｂとの段差寸法ｈは、レジスト７
の段差下領域７ａと段差上領域７ｂとの段差寸法Ｈに基
づいて設定される。
【００１４】このような構成の半導体製造用マスク１を
用いると、マスク１における光遮蔽膜３のない部分Ｘ，
Ｙを通る光ｈν１、ｈν２は、半導体基板５上のレジス
ト７における段差下領域７ａの表面のｘ部位と、段差上
領域７ｂの表面のｙ部位とに狂いなく結像することにな
る。つまり、半導体製造用マスク１に形成した段差にお
ける段差上領域２ａ、段差下領域２ｂと、半導体基板５
に形成したレジスト７の段差下領域７ａ、段差上領域７
ｂとは、投影レンズ４を介する光学的な共役点になって
いると言える。したがって、レジスト７のいずれの部位
においても、露光量が不足することがないから、図２に
示すように、エッチング後に得られるホール８の孔径が
適正なものになるとともに、ホール８の開口側端縁が従
来のようにだれることがなくてシャープになる。
用いると、マスク１における光遮蔽膜３のない部分Ｘ，
Ｙを通る光ｈν１、ｈν２は、半導体基板５上のレジス
ト７における段差下領域７ａの表面のｘ部位と、段差上
領域７ｂの表面のｙ部位とに狂いなく結像することにな
る。つまり、半導体製造用マスク１に形成した段差にお
ける段差上領域２ａ、段差下領域２ｂと、半導体基板５
に形成したレジスト７の段差下領域７ａ、段差上領域７
ｂとは、投影レンズ４を介する光学的な共役点になって
いると言える。したがって、レジスト７のいずれの部位
においても、露光量が不足することがないから、図２に
示すように、エッチング後に得られるホール８の孔径が
適正なものになるとともに、ホール８の開口側端縁が従
来のようにだれることがなくてシャープになる。
【００１５】ところで、上述の半導体製造用マスク１に
おける段差は、マスク基板２と同一素材（例えば石英な
どのガラス材料）で形成するのが望ましく、例えばマス
ク基板２そのものを加工して形成したり、あるいはマス
ク基板２と同一素材の膜を積んで形成したりと、種々な
手法で形成できる。以下において、段差形成手法の例を
簡単に説明する。
おける段差は、マスク基板２と同一素材（例えば石英な
どのガラス材料）で形成するのが望ましく、例えばマス
ク基板２そのものを加工して形成したり、あるいはマス
ク基板２と同一素材の膜を積んで形成したりと、種々な
手法で形成できる。以下において、段差形成手法の例を
簡単に説明する。
【００１６】■ マスク基板２において段差上領域２
ａとすべき部位にレジストを塗布し、このレジストをマ
スクとしてマスク基板２をエッチングすることにより段
差下領域２ｂを得た後、レジストを除去してその直下に
段差上領域２ａを得る。
ａとすべき部位にレジストを塗布し、このレジストをマ
スクとしてマスク基板２をエッチングすることにより段
差下領域２ｂを得た後、レジストを除去してその直下に
段差上領域２ａを得る。
【００１７】■ マスク基板２の全面に一様な膜厚の
透明薄膜を積層し、段差上領域２ａとすべき部位の透明
薄膜上のみにレジストを塗布して、これをマスクとして
透明薄膜をエッチングすることにより段差下領域２ｂを
得てから、レジストを除去して段差上領域２ａを得る。
透明薄膜を積層し、段差上領域２ａとすべき部位の透明
薄膜上のみにレジストを塗布して、これをマスクとして
透明薄膜をエッチングすることにより段差下領域２ｂを
得てから、レジストを除去して段差上領域２ａを得る。
【００１８】■ マスク基板２の段差上領域２ａとす
べき部位のみに選択ＣＶＤ法により透明薄膜を積むこと
により段差上領域２ａを得る。
べき部位のみに選択ＣＶＤ法により透明薄膜を積むこと
により段差上領域２ａを得る。
【００１９】■ マスク基板２において段差下領域２
ｂとすべき部位にレジストを塗布しておいて、スパッタ
等で透明薄膜を全面に積んで段差上領域２ａを得た後、
前記レジスト及びその上の透明薄膜をリフトオフ法で除
去して段差下領域２ｂを得る。
ｂとすべき部位にレジストを塗布しておいて、スパッタ
等で透明薄膜を全面に積んで段差上領域２ａを得た後、
前記レジスト及びその上の透明薄膜をリフトオフ法で除
去して段差下領域２ｂを得る。
【００２０】そして、半導体製造用マスク１において、
段差上領域２ａをノボラック系、シリコン系あるいはそ
れ以外の感光性樹脂とすることが考えられる。また、マ
スク基板２の段差上領域２ａ、段差下領域２ｂにまたが
る光遮蔽膜３の表面あるいは光遮蔽膜３の全面が低反射
となるように設定してもよい。さらに、マスク基板２の
段差上領域２ａ、段差下領域２ｂにまたがる光遮蔽膜３
とマスク基板２表面との界面を低反射となるように設定
してもよい。加えて、半導体製造用マスク１をステッパ
ーなどの露光装置に取り付けて使用する場合、マスク基
板２においてステッパーのマスクステージと接触する部
分には段差を設けないようにするのが望ましい。
段差上領域２ａをノボラック系、シリコン系あるいはそ
れ以外の感光性樹脂とすることが考えられる。また、マ
スク基板２の段差上領域２ａ、段差下領域２ｂにまたが
る光遮蔽膜３の表面あるいは光遮蔽膜３の全面が低反射
となるように設定してもよい。さらに、マスク基板２の
段差上領域２ａ、段差下領域２ｂにまたがる光遮蔽膜３
とマスク基板２表面との界面を低反射となるように設定
してもよい。加えて、半導体製造用マスク１をステッパ
ーなどの露光装置に取り付けて使用する場合、マスク基
板２においてステッパーのマスクステージと接触する部
分には段差を設けないようにするのが望ましい。
【００２１】なお、本実施例の半導体製造用マスクは、
例えばダイナミックラム、スタティックラム、ロムなど
の半導体記憶装置用のマスクとして利用することができ
、記憶容量のアップを図るのに適したものである。
例えばダイナミックラム、スタティックラム、ロムなど
の半導体記憶装置用のマスクとして利用することができ
、記憶容量のアップを図るのに適したものである。
【００２２】
【発明の効果】本発明の半導体製造用マスクを用いれば
、段差（または凹凸）があるレジストに対しても投影レ
ンズの光結像焦点が正確に合うので、レジストのどの部
位においても露光量が一様となり、エッチングを正確に
行うことができてパターン再現性を向上できるようにな
る。したがって、パターンの微細化に有利となり、デバ
イスの高集積化を容易に達成できるようになる。
、段差（または凹凸）があるレジストに対しても投影レ
ンズの光結像焦点が正確に合うので、レジストのどの部
位においても露光量が一様となり、エッチングを正確に
行うことができてパターン再現性を向上できるようにな
る。したがって、パターンの微細化に有利となり、デバ
イスの高集積化を容易に達成できるようになる。
【図１】本発明の一実施例で、露光形態を示す模式図で
ある。
ある。
【図２】本発明の一実施例で、エッチング後の状態を示
す断面図である。
す断面図である。
【図３】従来例で、平坦なレジストに対する露光形態を
示す模式図である。
示す模式図である。
【図４】従来例で、段差のあるレジストに対する露光形
態を示す模式図である。
態を示す模式図である。
【図５】従来例で、段差のあるレジストのエッチング後
の状態を示す断面図である。
の状態を示す断面図である。
１ 半導体製造用マスク ２
マスク基板２ａ マスク基板の段差上領域 ２
ｂ マスク基板の段差下領域 ３ 光遮蔽膜
４ 投影レンズ５ 半導体基板
６ パターニング対象膜 ７ レジスト
７ａ レジストの段差下領域 ７ｂ レジストの段差上領域
マスク基板２ａ マスク基板の段差上領域 ２
ｂ マスク基板の段差下領域 ３ 光遮蔽膜
４ 投影レンズ５ 半導体基板
６ パターニング対象膜 ７ レジスト
７ａ レジストの段差下領域 ７ｂ レジストの段差上領域
Claims (1)
- 【請求項１】半導体基板表面に塗布されたレジストにお
いて選択される部位を露光するために用いる半導体製造
用マスクであって、マスク基板の光遮蔽膜形成面に、半
導体基板表面に塗布されたレジスト表面の凹凸に対応し
た凹凸が設けられていることを特徴とする半導体製造用
マスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403049A JPH04216553A (ja) | 1990-12-18 | 1990-12-18 | 半導体製造用マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403049A JPH04216553A (ja) | 1990-12-18 | 1990-12-18 | 半導体製造用マスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04216553A true JPH04216553A (ja) | 1992-08-06 |
Family
ID=18512799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403049A Pending JPH04216553A (ja) | 1990-12-18 | 1990-12-18 | 半導体製造用マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04216553A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04285957A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 露光方法及びレチクルの製造方法 |
| JPH06163361A (ja) * | 1992-11-25 | 1994-06-10 | Shodenryoku Kosoku Tsushin Kenkyusho:Kk | 光リソグラフィー縮小投影露光方法 |
| JP2021149019A (ja) * | 2020-03-23 | 2021-09-27 | キオクシア株式会社 | パターン形成方法、フォトマスク基板作成方法、フォトマスク作成方法及びフォトマスク |
| JP2022049435A (ja) * | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | 原版の製造方法、マスクブランク、フォトマスク、および半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01147458A (ja) * | 1987-12-04 | 1989-06-09 | Hitachi Ltd | マスク及びパターン転写方法並びに半導体集積回路の製造方法 |
| JPH03203737A (ja) * | 1989-12-29 | 1991-09-05 | Hitachi Ltd | マスクおよび露光装置 |
| JPH0467147A (ja) * | 1990-07-09 | 1992-03-03 | Matsushita Electron Corp | フォトマスク |
-
1990
- 1990-12-18 JP JP2403049A patent/JPH04216553A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01147458A (ja) * | 1987-12-04 | 1989-06-09 | Hitachi Ltd | マスク及びパターン転写方法並びに半導体集積回路の製造方法 |
| JPH03203737A (ja) * | 1989-12-29 | 1991-09-05 | Hitachi Ltd | マスクおよび露光装置 |
| JPH0467147A (ja) * | 1990-07-09 | 1992-03-03 | Matsushita Electron Corp | フォトマスク |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04285957A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 露光方法及びレチクルの製造方法 |
| JPH06163361A (ja) * | 1992-11-25 | 1994-06-10 | Shodenryoku Kosoku Tsushin Kenkyusho:Kk | 光リソグラフィー縮小投影露光方法 |
| JP2021149019A (ja) * | 2020-03-23 | 2021-09-27 | キオクシア株式会社 | パターン形成方法、フォトマスク基板作成方法、フォトマスク作成方法及びフォトマスク |
| JP2022049435A (ja) * | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | 原版の製造方法、マスクブランク、フォトマスク、および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006800A (ko) | 마스크, 그 제조방법과 그것을 사용한 패턴 형성방법및 마스크 블랭크 | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| JPH0450943A (ja) | マスクパターンとその製造方法 | |
| JP4834235B2 (ja) | グレートーン露光用フォトマスク | |
| JPH04216553A (ja) | 半導体製造用マスク | |
| US3507592A (en) | Method of fabricating photomasks | |
| JP2731177B2 (ja) | フォトマスク | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JP2001166109A (ja) | 短周期的構造を持つ曲面の形成方法および光学素子 | |
| JPH07325382A (ja) | 位相シフトマスクの製造方法 | |
| JPH0345951A (ja) | 露光用マスク、露光用マスクの製造方法およびこれを用いた露光方法 | |
| JPH04273243A (ja) | 位相シフトマスクとその製造方法 | |
| JPH0298147A (ja) | 半導体装置の製造方法 | |
| JPH03172848A (ja) | ホトマスクの製造方法 | |
| JP2791757B2 (ja) | 半導体マスク及びその製造方法 | |
| JP2697946B2 (ja) | フォトマスク | |
| JPH04285957A (ja) | 露光方法及びレチクルの製造方法 | |
| JPH03230511A (ja) | パターンの形成方法 | |
| JP2001005164A (ja) | 露光マスク | |
| JPH06118618A (ja) | フォトマスクおよびその製造方法 | |
| JPH05134391A (ja) | 露光用マスク | |
| JPS6329505A (ja) | 露光装置 | |
| JPH0462166B2 (ja) | ||
| JPH05204130A (ja) | レチクル及びマスクとその製造方法 | |
| JPH05205990A (ja) | パターン形成方法 |