JPH03230511A - パターンの形成方法 - Google Patents

パターンの形成方法

Info

Publication number
JPH03230511A
JPH03230511A JP2026724A JP2672490A JPH03230511A JP H03230511 A JPH03230511 A JP H03230511A JP 2026724 A JP2026724 A JP 2026724A JP 2672490 A JP2672490 A JP 2672490A JP H03230511 A JPH03230511 A JP H03230511A
Authority
JP
Japan
Prior art keywords
film
pattern
resist
processed
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2026724A
Other languages
English (en)
Inventor
Takeo Hashimoto
橋本 武夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2026724A priority Critical patent/JPH03230511A/ja
Publication of JPH03230511A publication Critical patent/JPH03230511A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パターンの形成方法に関し、特に半導体集積
回路の作成における各種半導体基板へのパターンの形成
方法に関する。
〔従来の技術〕
従来、レジストパターンをマスクとして平行平板電極型
リアクティブ・イオンエツチング装置等を用いて半導体
基板上の被加工膜を加工した場合、エツジが非常に急峻
となり、第4図(a)に示したように、半導体基板11
の上の被加工膜12の上に形成した被膜25が他の部分
に形成した被膜25′から切断したり、あるいは切断し
ない場合でもエツジ26の部分で被膜25の厚さが大き
く変化するような場合が生じていた。この切断事故を防
ぐために、第4図(b)に示すように、被加工膜12に
ゆるやかな傾斜をもたせる必要が生じていた。
このためには、第5図(a)に示すように、半導体基板
11上の被加工膜12上に傾斜をもったレジストパター
ン27を形成し、次に第5図(b)に示すように、被加
工膜12をスパッタエツチングなどでエツチングする。
このとき、レジストパターン27もエツチングが進行し
、膜厚の薄いエッチ部がまず除去され、その下の被加工
膜12が露出する。露出した被加工膜12は以前から露
出していた被加工膜12とともにエツチングされるよう
になる。その結果、第5図(c)に示したように、エッ
チ部が傾斜したパターンを有する被加工膜12が得られ
る。
この加工方法においては、傾斜をもったレジストパター
ンを精度よく形成することが非常に重要であるか、従来
このようなパターンを形成するためには、レジストパタ
ーンを形成した後、レジストパターンの軟化点より高い
温度でベークを行ない、パターンをフローさせるような
方法が用いられていた。
〔発明が解決しようとする課題〕
上述した従来のレジスl−パターンの形成方法は、パタ
ーンの変形を利用しているので、寸法精度よく加工する
ことか難しく、制御性および再現性に欠けるという欠点
がある。
〔課題を解決するための手段〕
本発明のパターン形成方法は、半導体基板上の被加工股
上にポジ型レジスト被膜を形成する工程と、このレジス
ト被膜を露光及び現像し凹型パターンを形成する工程と
、この凹型パターンの一部領域を露光及び現像し逆テー
パ形状を有するレジストパターンを形成する工程と、こ
のレジストパターンをマスクとして被加工膜をリアクテ
ィブイオンエツチングする工程を有する。また、本発明
のパターン形成方法は、半導体基板上の被加工膜上にポ
ジ型レジスト被膜を形成する工程と、この被膜上に水溶
性樹脂よりなる被膜を形成する工程と、この水溶性樹脂
よりなる被膜上にポジ型レジスト被膜を再度形成する工
程と、このポジ型レジスト被膜を露光及び現像し凹型パ
ターンを形成する工程と、この凹型パターンの一部領域
を露光及び現像し下層ポジ型レジスト被膜よりなる逆テ
ーパ形状を有するパターンを形成する工程と、このレジ
ストパターンをマスクとして被加工膜をリアクティブイ
オンエツチングする工程とを有している。
〔実施例〕
次に、本発明について図面を参照して説明する。第1図
(a)〜(d)は本発明の第1の実施例を工程順に示し
た断面図である。第1図(a)では半導体基体11上に
被加工膜12、例えば多結晶シリコン被膜を0.4μm
の膜厚で被着形成する。次いでポジ型レジスト被膜13
、例えばPMMA (ポリメチルメタクリレート)被膜
を1.5μmの膜厚で塗布し、300 nm以下の露光
光14を用いた投影露光装置によって露光する。
露光されるパターンは1.OXl、OJimのホールパ
ターンであるか、このパターンは、0.1程度の十分に
低い開口数(NA)の露光機で露光されるか、もしくは
特願昭62−125215に記載の方法を用い、かつレ
ジスト表面から0.4μm程度の深さまで現像進行する
のに足る露光量で露光する。
第1図(b)は、レジスト被膜13を現像液、例えはト
ルエンで現像し凹型パターン15を形成した様子を示し
である。
第1図(c)では上記凹型パターンの直上に300 n
m以下の露光光16を用いた投影露光装置によって、0
.5μm幅のスリットパターンを転写した様子を示した
。凹型パターン15のレンズ効果によって露光光16は
下方に広げられる。次いで、トルエンによって現像する
と第1図(d)に示した様な断面形状をもつレジストパ
ターン17が得られる。
上記レジストパターン17をマスクとして被加工膜12
をリアクティブイオンエツチングすると、応用物理学会
1988年秋季講演集P567に河津等によって示され
たように、被加工膜にテーパをつけた加工が可能である
。第2図(a)には半導体基体11上の被加工膜12に
テーパのついてスリットパターンが形成された場合の平
面図、第2図(b)にはその断面図を示した。
第3図(a)〜(d)は本発明の第2の実施例を工程順
に示した断面図である。第3図(a>では半導体基体1
1上に被加工膜18、例えばシリコン酸化膜を膜厚0.
5μmで形成し、次いでボジ型フォトレジスト被膜1つ
、例えば東京応化製のTSMR8900を膜厚1.5μ
mの膜厚で塗布し被膜を形成する。その上に、ポリビニ
ルアルコール(PVA)の被膜20を膜厚80〇八で形
成し、この被膜の上に高忌度かつ解像力の低いポジ型フ
ォトレジスト被膜21、例えば東京応化製の0FPR5
000を膜厚0.5umで塗布し被膜を形成する。次い
て、2 X 2 B mのホールパターンをNA=0.
35のg線(λ−436nm)縮小投影露光装置を用い
て露光する。
第3図(b)では、上記によって露光されたレジストを
有機アルカリ現像7夜、例えば東京応化製のNMD−3
で現像するか、レジスト被膜21は十分に少ない露光量
で露光しであるので凹型パターン15が得られる。
次に第3図(c)に示したように、NA=0゜54のg
線縮小投影露光装置を用いて0.7XO37μmのホー
ルパターンを露光する。このときレジスト被膜2]に形
成された凹型パターンのレンズ効果によって露光光は下
方に広げられる。
第3図(d)では、上記露光されたレジストを前記NM
D−3によって現像した様子を示しである。PVA被膜
20は水溶性であるため、レジスト被膜21の未露光部
及びPVA被膜20はレジスト被膜1つの現像時に同時
に除去されレジストパターン24が形成される。
この後、第1の実施例に記載したのと同様の方法で酸化
膜の被加工膜18にテーパのついたコンタクトホールか
形成される。
〔発明の効果〕
以上説明したように本発明は、レジスト上部あるいは3
層レジスト構造における最上層に露光及び現像によって
凹型レンズ構造をもつレジストパターンを形成し、この
凹型レジストパターン領域を露光及び現像することによ
って逆テーパ形状を有するレジストパターンと形成する
ことが可能てあり、このレジストパターンをマスクとし
てリアクデイブイオンエッチング装置により被加工膜に
順テーパをつけることができる効果がある。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の第1の実施例を工程順
に示した断面図、第2図(a)は本発明の第1の実施例
に従って加工された被加工膜及び半導体基体の平面図、
第2図(b)はその断面図、第3図(a)〜(d)は本
発明の第2の実施例を工程順に示した断面図、第4図(
a)は従来技術の問題点を指摘するための断面図、第4
図(b)は従来技術の問題点を解決する方法を示した断
面図、第5図(a)〜(c)は従来技術の問題点を解決
するための工程を示した断面図である。 11・・・半導体基体、12.18・・・被加工膜、1
3.19.21・・・ポジ型レジスト被膜、1416.
22.23・・・露光光、15・・・凹型パターン、1
7,24.27・・・レジストパターン、209.・P
VA被膜。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に直接もしくはこの基体とは異なる物質膜
    を介してポジ型レジストよりなる被膜を形成する工程と
    、露光及び現像し凹レンズ形状を有するパターンをレジ
    スト被膜表面に形成する工程と、凹レンズ状パターンの
    一部あるいは全領域を再度露光及び現像し前記凹レンズ
    状パターンの下にレジストパターンを形成する工程と、
    このレジストパターンをマスクとして被加工膜をリアク
    ティブイオンエッチングする工程とを備えていることを
    特徴とするパターンの形成方法。
JP2026724A 1990-02-05 1990-02-05 パターンの形成方法 Pending JPH03230511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2026724A JPH03230511A (ja) 1990-02-05 1990-02-05 パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2026724A JPH03230511A (ja) 1990-02-05 1990-02-05 パターンの形成方法

Publications (1)

Publication Number Publication Date
JPH03230511A true JPH03230511A (ja) 1991-10-14

Family

ID=12201276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2026724A Pending JPH03230511A (ja) 1990-02-05 1990-02-05 パターンの形成方法

Country Status (1)

Country Link
JP (1) JPH03230511A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835535B2 (en) * 2000-07-31 2004-12-28 Corning Incorporated Microlens arrays having high focusing efficiency
US7092165B2 (en) 2000-07-31 2006-08-15 Corning Incorporated Microlens arrays having high focusing efficiency
JP2013055161A (ja) * 2011-09-01 2013-03-21 Canon Inc フォトレジストパターンの形成方法およびマイクロレンズアレイの形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835535B2 (en) * 2000-07-31 2004-12-28 Corning Incorporated Microlens arrays having high focusing efficiency
US7092165B2 (en) 2000-07-31 2006-08-15 Corning Incorporated Microlens arrays having high focusing efficiency
JP2013055161A (ja) * 2011-09-01 2013-03-21 Canon Inc フォトレジストパターンの形成方法およびマイクロレンズアレイの形成方法

Similar Documents

Publication Publication Date Title
JPH03230511A (ja) パターンの形成方法
US4368245A (en) Method for making matt diffusion patterns
JP2616091B2 (ja) 半導体装置の製造方法
JPH0293537A (ja) フォトマスク
JPH0467613A (ja) 微細コンタクトホールの形成方法
JPS6156349A (ja) フオト・マスクの製造方法
JPH04216553A (ja) 半導体製造用マスク
JPS60217628A (ja) パタ−ン形成方法
JPS58100434A (ja) リフトオフ用スペ−サ−の形成方法
KR970009821B1 (ko) 반도체소자의 제조방법
KR100250265B1 (ko) 미세 패턴 형성 방법
JPH05347244A (ja) レジストパターン形成方法
JPH03142466A (ja) 半導体装置の製造方法及びそれに用いられるマスク
JPH04364726A (ja) パターン形成方法
JP2666420B2 (ja) 半導体装置の製造方法
JPS62137831A (ja) 半導体装置の製造方法
JP2780265B2 (ja) パターン形成方法
JPH0462166B2 (ja)
JPS5825234A (ja) レジストパタ−ンの形成方法
JPH08262686A (ja) フォトリソグラフィ方法
JPS63308316A (ja) 半導体装置の製造方法
JPH0822947A (ja) パターン形成方法及び半導体装置の製造方法
JPS59121841A (ja) パタ−ン形成方法
JPH01239928A (ja) パターン形成方法
JPS6312131A (ja) 半導体装置の製造方法