JPS59121841A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS59121841A
JPS59121841A JP22317782A JP22317782A JPS59121841A JP S59121841 A JPS59121841 A JP S59121841A JP 22317782 A JP22317782 A JP 22317782A JP 22317782 A JP22317782 A JP 22317782A JP S59121841 A JPS59121841 A JP S59121841A
Authority
JP
Japan
Prior art keywords
resist film
mask
pattern
aperture
development
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22317782A
Other languages
English (en)
Inventor
Kazumasa Shigematsu
重松 和政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22317782A priority Critical patent/JPS59121841A/ja
Publication of JPS59121841A publication Critical patent/JPS59121841A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はパターン形成方法、詳しくは波長域260 n
m−300nmの光を用い、ウェット現像とドライ現像
の双方によって微細パターンを形成する方法に関する。
(2)技術の背景 ウェハまたはその上に形成された窒化膜等(以下には基
板と呼称する)をエツチングして基板に所望のパターン
を形成するときには、このエツチングされる基板上にレ
ジスト膜を塗布形成し、このレジスト膜を露光、現像し
てレジストのパターンを作り、このレジストパターンを
マスクにして基板をエツチングし基板に所望のパターン
を形成する。前記したレジスト膜の露光には遠紫外線(
deep UV )を用い、ウェット現像には、ケトン
系またはメチルイソブチルケルトン系とキシレン系の混
合液を、またドライ現像には酸素プラズマを用いること
が一般に行われる。
(3)従来技術と問題点 前記のウェット現像においては、第1図の断面図に示さ
れるように、パターン精度に問題がある。なお同図にお
いて、1は基板(これは前記した如くウェハまたはその
上に形成された例えば窒化膜である)、2はレジスト膜
を示し、路光用マスクのパターン幅が例えば1μmとす
ると、レジスト膜の最下方部分では1μmの幅が得られ
るが、最上方部分の幅Wは1.5μmにも達する場合も
ある。すなわち、現像によって形成される開孔がテーバ
した形状をとる。しかし、ウェット現像においては、露
光しないレジスト膜はほぼ最初の膜厚を保つ、すなわち
膜減りがない利点がある。
このようなレジストパターンをマスクに基板1をエツチ
ングすると、最下方部分のレジストの厚さによりバクー
ン幅が大きく出たり、小さく出たりする。すなわち、パ
ターン形成に際し、寸法的に再現性のないものしか得ら
れない。
他方、酸素プラズマを用いるドライ現像においては、第
2図に示される如く (なお第2図以下において、既に
図示した部分と同じ部分は同一符号を付して示す)、サ
イドエツチングを伴わないので、開孔の幅は、マスクパ
ターンの幅が1μmであれば、開孔の上方でも下方でも
1μmの幅が得られ、パターン精度は良好である。しか
し、ドライエツチングにおいては膜減りが著しく、最初
1μmの厚さに形成したレジスト膜2は、ドライ現像後
には2000人〜3000人の膜厚にまで薄くなる。
かかるレジストパターンをマスクに基板1をエツチング
すると、前記した選択比の関係で、基板1に所望のパタ
ーンがエツチングされる前にレジストパターンが消滅し
てしまう。
(4)発明の目的 本発明は上記従来の問題点に鑑み、大規模集積回路(L
SI)、超大規模集積回路(νLSI)のパターン形成
において、例えばサブミクロンの微細パターンを形成す
る方法を提供することを目的とする。
(5)発明の構成 そしてこの目的は本発明によれば、パターンが形成され
るべき対象上に形成したレジスト膜を、遠紫外線で露光
する工程、前記レジスト膜に形成されるべき開孔の底部
分にレジスト膜が残留する程度にウェット現像する工程
、次いでレジスト膜全面をドライ現像して前記対象に達
する開孔を形成する工程、および引続き前記対象をエツ
チングする工程を含むことを特徴とするパターン形成方
法を提供することによって達成される。
(6)発明の実施例 以下本発明実施例を図面によって詳述する。
白板ソーダガラス、パイレ・ノクスガラス(例えば保谷
ガラス0勅製のホワイトクラウン)等は、/gL長26
0nm 〜300nm  (ナノメータ)の光(遠紫外
線)に対し、光の透過率が20%〜50%である。本願
発明者はかかるガラスが特定の波長の光に対し透過率が
悪い(ちなみに、石英ガラスの場合は番よとんど100
%に近い)事実を応用する。
第3図を参照すると、本発明の方法においては、前記し
たガラスでマスク3を用意する。マスク3の部分4は光
を通さない部分、5は光を通す部分である。
かかるマスクを用い、基板1のレジスト膜2(膜厚1μ
m)を露光する。露光には、前記した260nm−30
0nmの遠紫外線(deep UV )を用し)る。
マスクはかかる光に対する透過率が20%〜50%であ
るため、4光時間を適宜選定すると、レジスト膜のマス
クの部分5に対応する部分では全部が露光されない状態
にある。かかるレジス日臭2を前記したエソチノグ液を
用いてウニ・ノド現像すると、第3図に示される如く、
エツチングで形成された開孔6の下方には、現像されず
に3000人の厚さの部分2aが残留する。もっとも、
前記した露光において十分に時間をかけると、マスク5
に対応する部分がすべて露光され現像においてすべてな
くなり基板1に達する開孔が形成されるのであるが、前
記した如く露光時間をマスクの光透過率に対応して適宜
選定することにより、上記した3000人の厚さの部分
2aを残すことが可能になる。なお、レジスト膜2に形
成された孔の上方縁部分はサイドエツチングにより僅か
に丸みをとるが、この程度のサイドエツチングは以後の
工程にほとんど影響しない。
次に、例えば酸素プラズマでドライ現像を行うと、第4
図に示される如く、開孔6に対応した基板1に達する開
孔6aが穿孔されたレジストパターンが得られ、このパ
ターンにおいては、開孔6aの幅は上方でも下方でもほ
とんど変っていない。
もっとも、前記ドライ現像によって、レジスト膜2の膜
厚は、1μmあったものが8000人〜9000人程度
に薄くなるが、この程度の膜減りは十分な選択比を得る
になんら支障ない。
引続き、反応ガスを変えて基板1を工・ノチングして所
望のパターンを形成する。この工程において、レジスト
膜2は損傷を受けることなくマスクとしての機能を果す
本願発明者は上記の方法を用い、サブミクロン(例えば
0.5μm)のパターンを形成することに成功した。
(7)発明の効果 以上詳細に説明した如く、本発明の方法においては、ウ
ェット現像とドライ現像のそれぞれの利点を組合せて、
サブミクロンの微細パターンの形成が可能となるだけで
なく、ドライ現像に引続いて、反応ガスを変えるだけで
所望のエツチングを実施しうる利点、ならびに、前記し
たガラスは石英ガラスの価格の数分の1であるので、本
発明の方法はコスト安に実施しうる効果もある。なお前
記した如く、本発明の方法は、ウェハに対してだけでな
く、ウェハ上に形成された膜に対しても実施可能である
ので、LSI、νLSIの製造において有効である。
【図面の簡単な説明】
第1図と第2図は従来のウェット現像とドライ現像を示
す半導体装置要部の断面図、−第3図と第4図は本発明
の方法を実施する工程における半導体装置要部の断面図
である。 1一基板、2− レジスト膜、2a−レジスト膜の残留
部分、3−マスク、4−・マスクの光を通さない部分、
5−マスクの光を通す部分、6.6a −開孔

Claims (1)

    【特許請求の範囲】
  1. パターンが形成されるべき対象上に形成したレジスト膜
    を遠紫外線で露光する工程、前記レジスト膜に形成され
    るべき開孔の底部分にレジスト膜が残留する程度にウェ
    ット現像する工程、次いでレジスト膜全面をドライ現像
    して前記対象に達する開孔を形成する工程、および引続
    き前記対象をエンチングする工程を含むことを特徴とす
    るパターン形成方法。
JP22317782A 1982-12-20 1982-12-20 パタ−ン形成方法 Pending JPS59121841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22317782A JPS59121841A (ja) 1982-12-20 1982-12-20 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22317782A JPS59121841A (ja) 1982-12-20 1982-12-20 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS59121841A true JPS59121841A (ja) 1984-07-14

Family

ID=16794006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22317782A Pending JPS59121841A (ja) 1982-12-20 1982-12-20 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS59121841A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105536A (ja) * 1987-10-19 1989-04-24 Sanyo Electric Co Ltd フォトレジストパターン形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5228267A (en) * 1975-08-28 1977-03-03 Nippon Telegr & Teleph Corp <Ntt> Minute processing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5228267A (en) * 1975-08-28 1977-03-03 Nippon Telegr & Teleph Corp <Ntt> Minute processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105536A (ja) * 1987-10-19 1989-04-24 Sanyo Electric Co Ltd フォトレジストパターン形成方法

Similar Documents

Publication Publication Date Title
JP2000331928A (ja) リソグラフ方法
JPH0128373B2 (ja)
JPH0446346A (ja) 半導体装置の製造方法
JPS59121841A (ja) パタ−ン形成方法
JPH0468352A (ja) 位相シフト層を有するフォトマスク及びその製造方法
JPH01106049A (ja) パターン形成方法
JP2783582B2 (ja) フォトマスク
JPH0651489A (ja) ハーフトーン位相シフトフォトマスクの製造方法
JPS62183449A (ja) パタ−ン形成方法
KR950012541B1 (ko) 반도체 소자의 미세패턴 형성방법
JPH0513325A (ja) パターン形成方法
KR100244265B1 (ko) 반도체소자의 트랜치 형성방법
JPS60106132A (ja) パタ−ン形成方法
JPH01302350A (ja) レジストパターン形成方法
JPS60123842A (ja) ホトマスクの製造方法
JPS628513B2 (ja)
JPH0553322A (ja) パターン形成方法
JPS62184451A (ja) パタ−ン形成方法
JPH05343313A (ja) 半導体装置の製造方法
JPS6224941B2 (ja)
JPS61209450A (ja) ホトマスク
JPS60217628A (ja) パタ−ン形成方法
JPH03149808A (ja) レジストパターンの形成方法
JPH06260382A (ja) 半導体装置の製造方法
JPH05134395A (ja) 位相シフトフオトマスクの欠陥修正法