KR100250265B1 - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR100250265B1
KR100250265B1 KR1019980013769A KR19980013769A KR100250265B1 KR 100250265 B1 KR100250265 B1 KR 100250265B1 KR 1019980013769 A KR1019980013769 A KR 1019980013769A KR 19980013769 A KR19980013769 A KR 19980013769A KR 100250265 B1 KR100250265 B1 KR 100250265B1
Authority
KR
South Korea
Prior art keywords
film
photosensitive film
photoresist
pattern
photosensitive
Prior art date
Application number
KR1019980013769A
Other languages
English (en)
Other versions
KR19990080469A (ko
Inventor
이경윤
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019980013769A priority Critical patent/KR100250265B1/ko
Publication of KR19990080469A publication Critical patent/KR19990080469A/ko
Application granted granted Critical
Publication of KR100250265B1 publication Critical patent/KR100250265B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

단차가 형성되어 있는 박막층 위에 DUV용 제1 감광막을 도포한 후, 그 위에 노볼락 수지계인 i-line용 제2 감광막을 1μm 정도의 두께로 도포한다. 다음, 제2 감광막을 i-line광으로 노광한 후 현상하여 미세화된 감광막 패턴을 형성한다. 다음, DUV광을 사용하여 전면 노광하면 미세 패턴이 형성된 부분을 제외한 부분의 제1 감광막이 노광되고, 제2 감광막 패턴을 유지하도록 현상하여 정확한 미세 패턴을 형성한다.
이와 같은 방법으로 미세 패턴을 형성할 경우, 단차가 형성되어 있는 기판 위에라도 정확한 미세 패턴을 형성할 수 있으므로, 결국, 반도체 소자의 신뢰도 향상 및 수율 향상을 기대할 수 있다.

Description

미세 패턴 형성 방법
본 발명은 반도체 소자 제조 방법 중 미세 패턴을 형성하는 방법에 관한 것이다.
일반적으로 반도체 제조 공정은 웨이퍼 위에 전자 회로를 구성하는 공정, 칩을 리드 프레임과 결합하여 완제품으로 조립하는 공정, 완성된 제품을 검사하는 공정을 포함한다.
이 중에서 웨이퍼 위에 전자 회로를 구성하기 위해 실시하는 사진 식각 공정(photolithography process)은 다음과 같다.
먼저, 유리판의 표면 위에 크롬, 에멀션(emulsion) 등을 이용하여 마스크를 제작한다. 다음, 웨이퍼의 표면에 감광막을 원하는 두께로 도포한 후, 유리판 위에 크롬 패턴으로 변환, 전사하여 제조한 마스크를 통하여 빛을 조사하여 마스크의 도면화된 패턴을 웨이퍼에 옮기고 노광을 한 감광막을 현상한다. 이 때, 양성(positive) 감광제가 사용된 경우에는 빛이 조사되지 않은 부분이 남고 조사된 부분은 현상액에 용해되어 나오므로, 결과적으로, 조사되지 않은 부분이 감광막 패턴이 되며, 음성(negative) 감광제가 사용된 경우에는 빛이 조사된 부분만이 남고 조사되지 않은 부분이 용해되어 제거되므로 조사된 부분이 패턴이 된다. 이와 같이 형성된 패턴을 이용하여 박막을 식각한 후, 남아있는 감광막을 제거한다.
박막을 식각하는 현상 공정에서는 일반적으로 알카리 용액을 현상 용액으로 사용하는 습식 식각 또는 가스 플라스마를 사용하는 건식 식각을 이용하며, 건식 식각 중에서 반응성 이온 식각(reactive ion etching) 방법은 과다 식각(undercut)을 일으키지 않고 수직 가공을 가능하게 하므로 미세 패턴 형성에 용이하다.
한편, 실제의 기판 표면은 복잡한 단차를 가지고 있어 감광막 패턴 형성시 여러 가지 문제점이 발생한다. 예를 들면, 단차부에서는 감광막의 도포된 두께가 균일하지 않아 노출 시간 등의 노광 조건을 조절하기가 어렵고, 또 미세 패턴을 형성하기 위하여 감광막의 두께 자체를 감소시키면 핀 홀 등이 발생할 수 있다.
도 1은 위와 같은 종래의 방법으로 형성한 미세 패턴을 도시한 단면도로서, 웨이퍼(1) 위에 배선(10) 등이 형성되어 있고, 그 위에 제1 절연막(11), SiO2막(12) 및 제2 절연막(13)이 차례로 적층되어 있다. 그 위에 금속막(14)이 적층되어 있고 그 위에는 감광막 패턴(15)이 형성되어 있다. 도 1에서 볼 수 있는 바와 같이, 배선(10)이 형성된 부분과 그렇지 않은 부분에는 단차가 형성되어 있으며, 따라서, 높이가 낮은 부분 위에 형성된 감광막 패턴(A)의 두께는 상대적으로 얇게 형성되고 높이가 높은 부분 위에 형성된 감광막 패턴(B)의 두께는 상대적으로 두껍게 형성된다.
이와 같이, 감광막 패턴의 두께가 균일하지 않을 경우, 설계상으로는 동일하지만 실제 형성된 감광막의 패턴상으로는 서로 동일하지 않은 선폭(critical dimension)의 차이로 인해, 높이가 상대적으로 작은 부분에 형성되어 있는 두꺼운 감광막 패턴(A)을 노광하기 위하여 필요한 노광량을 주면 단차가 큰 부분에 형성되어 있는 감광막 패턴(B)은 과다 노광이 되는 벌크 현상(bulk effect)이 발생한다.
또한, 감광막 패턴(15) 하부에 금속막(14)과 같이 반사율이 높은 박막이 형성되어 있는 경우에는 노광 단계시 높이가 변화하는 부분에서 감광막을 통과한 빛이 무질서하게 반사됨으로써, 난반사 및 측면 반사 등에 의해 불필요한 곳에 빛이 침투하게 되어 해상도 또는 패턴 등의 열화가 발생할 수 있으며, 기판 위에 형성되어 있는 단차로 인해 초점 심도(depth of focus)를 감소시켜 결국 공정 마진을 감소시키게 된다.
본 발명이 이루고자 하는 과제는 단차에 영향을 받지 않고 안정적이며 정확한 패턴을 형성할 수 있는 미세 패턴 형성 방법을 제공하는 것이다.
도 1은 종래 기술에 따른 미세 패턴 형성 방법을 순서대로 도시한 단면도이고,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 미세 패턴 형성 방법을 순서대로 도시한 단면도이다.
이러한 과제를 이루기 위하여 본 발명에서는 반응하는 파장역이 서로 다른 두 감광막층을 형성하는데, 하부 감광막은 비교적 두껍게 도포하여 표면을 평탄하게 형성한 후, 그 위에 하부층의 노광시 마스크가 되는 상부 감광막을 얇게 차례로 도포한다.
즉, 단차가 형성된 기판 위에 양성(positive) 감광막인 제1 감광막을 도포하고 그 위에 노볼락 레진(novolak resin)으로 이루어진 제2 감광막을 1μm 정도의 두께로 도포한 다음. 제2 감광막을 노광, 현상하여 제2 감광막 패턴을 형성한다. 다음, 제1 감광막이 반응하는 파장의 빛을 이용하여 광을 이용하여 형성된 제2 감광막 패턴과 제 1감광막을 전면 노광하여 제2 감광막 패턴이 형성된 부분을 제외한 부분의 제2 감광막을 노광시킨 후, 제2 감광막 패턴을 마스크로 하여 노광된 제1 감광막을 현상하면 감광막 하부의 단차에도 불구하고 정확한 미세 패턴을 형성할 수 있다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 미세 패턴 형성 방법을 차례로 도시한 단면도로서, 도 2a 내지 도 2e를 참고로 하여 본 발명의 실시예에 따른 미세 패턴의 형성 방법에 대하여 설명한다.
먼저, 도 2a에 도시된 바와 같이, 배선(21)이 형성되어 있고, 그 위에 제1 절연막(22), 제2 절연막(23) 및 제3 절연막(24)이 차례로 적층되어 있는 웨이퍼(25) 위에 금속 박막층(20)을 증착한다. 그 위에 180∼330nm, 특히, 248nm의 빛에 반응하는 DUV(deep ultra violet)용 제1 감광막(30)을 도포하여 기판 표면의 단차를 무시할 수 있도록 평탄화한 다음, 그 위에 도 2b에 도시한 바와 같이, 노볼락 레진(novolak resin)으로 이루어져 있으며 150∼405nm, 특히, 365nm의 빛에 반응하는 i-line용 제2 감광막(40)을 도포한다. 이 때, 제1 감광막으로 빛을 받은 부분이 현상액에 용해되는 양성(positive) 감광제를 사용하고, 감광막의 두께가 얇을수록 해상 한계 및 초점 여유도가 향상되므로 제2 감광막(12)의 두께는 0.6∼1.5μm 정도로 얇게 형성한다.
한편, 제2 감광막(40) 도포시 제1 감광막(30)을 효과적으로 보호하기 위하여 제2 감광막(40)을 도포하기 전에 제1 감광막(30)을 고온에서 가열하여 경화시킨다. 이 때, 가열 온도는 DUV용 감광막의 종류에 따라 다르나 약 90∼120℃ 정도가 바람직하다.
다음, 도 2c에 도시한 바와 같이, i-line에 해당하는 365nm의 파장의 빛을 미세 패턴이 새겨진 마스크를 통하여 노광한 후 현상하여 제2 감광막 패턴(50)을 형성한다. 이 때, 제2 감광막(40)의 두께가 얇고 일정하기 때문에 원하는 패턴이 정확하게 형성되며, 공정 마진 또한 높아진다.
다음, 도 2d에 도시한 바와 같이, 248nm의 빛(60)을 사용하여 전면 노광하는데, 이때, 노볼락 레진으로 만들어진 i-line용 감광막은 DUV광에 대하여 투과율이 10%/um 정도이므로, 제2 감광막 패턴(50) 하부에 위치한 DUV용 감광막(30)은 감광되지 않는다. 노광에 사용되는 광으로는 평행한 광을 사용하는 것이 바람직하다. 다음, 도 2e에 도시한 것처럼, 현상 단계를 거쳐 제2 감광막 패턴 하부를 제외한 DUV용 감광막을 제거하여 미세 패턴(70)을 형성한다. 즉, 반응성 이온 식각(reactive ion etching) 방법을 사용하여 이방성 식각을 하여 미세화된 제2 감광막 패턴을 마스크로 하여 제2 감광막을 식각함으로써, 미세 패턴을 형성한다.
위에서 알 수 있는 바와 같이, 감응하는 파장이 서로 다른 두 감광막을 상, 하부에 형성한 후, 얇게 도포된 상부 감광막을 이용하여 먼저, 미세화된 감광막 패턴을 형성하고 다시 전면 노광한 후, 현상시 상부 감광막 패턴을 유지하여 미세 패턴을 형성함으로써, 단차가 심한 기판 상에 패턴을 형성하는 경우에도 미세화된 패턴을 정확하게 형성할 수 있으므로, 결과적으로, 반도체의 소자의 신뢰도 향상 및 수율 향상을 기대할 수 있다.

Claims (8)

  1. 박막층 위에 제1 감광막을 도포하는 단계,
    상기 제1 감광막 위에 제1 감광막과는 다른 파장역에 반응하는 제2 감광막을 도포하는 단계,
    상기 제2 감광막에 패턴을 형성하는 단계,
    상기 제1 감광막의 감광 파장역의 빛을 사용하여 상기 제1 및 제2 감광막 패턴을 전면 노광하는 단계,
    제1 감광막을 현상하는 단계
    를 포함하는 미세 패턴 형성 방법.
  2. 제1항에서,
    상기 제1 감광막은 180∼330nm의 파장의 빛에 반응하는 미세 패턴 형성 방법.
  3. 제2항에서,
    상기 제1 감광막으로 양성 감광제를 사용하는 미세 패턴 형성 방법.
  4. 제3항에서,
    상기 제2 감광막은 150∼405nm의 파장의 빛에 반응하는 미세 패턴 형성 방법.
  5. 제4항에서,
    상기 제2 감광막으로 노볼락 수지계 감광막을 사용하는 미세 패턴 형성 방법.
  6. 제5항에서,
    상기 제2 감광막은 0.6∼1.5μm의 두께로 형성하는 미세 패턴 형성 방법.
  7. 제6항에서,
    상기 제1 감광막 도포 후 고온으로 가열하여 경화시키는 단계를 더 포함하는 미세 패턴 형성 방법.
  8. 제7항에서,
    상기 가열 온도는 90∼120℃ 정도인 미세 패턴 형성 방법.
KR1019980013769A 1998-04-17 1998-04-17 미세 패턴 형성 방법 KR100250265B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980013769A KR100250265B1 (ko) 1998-04-17 1998-04-17 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980013769A KR100250265B1 (ko) 1998-04-17 1998-04-17 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR19990080469A KR19990080469A (ko) 1999-11-05
KR100250265B1 true KR100250265B1 (ko) 2000-06-01

Family

ID=19536371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013769A KR100250265B1 (ko) 1998-04-17 1998-04-17 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100250265B1 (ko)

Also Published As

Publication number Publication date
KR19990080469A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
JP4613364B2 (ja) レジストパタン形成方法
KR100432794B1 (ko) 배선 패턴을 형성하는 공정
KR100250265B1 (ko) 미세 패턴 형성 방법
JP2616091B2 (ja) 半導体装置の製造方法
KR100291331B1 (ko) 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법
KR100284026B1 (ko) 실릴레이션을이용한미세패턴형성방법
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JPH06104171A (ja) 半導体装置の製造方法
JPH11204414A (ja) パターン形成法
KR101004513B1 (ko) 반도체소자의 콘택홀 형성방법
JPH06140297A (ja) レジスト塗布方法
JPH02156244A (ja) パターン形成方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
KR920003811B1 (ko) 레지스트의 이중 도포에 의한 이중 노광방법
KR100223755B1 (ko) 반도체 장치의 미세 패턴 형성 방법
JPS58171818A (ja) 半導体装置の製造方法および半導体装置の製造装置
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
JPS61263223A (ja) 半導体装置の製造方法
KR19990073659A (ko) 실릴레이션을 이용한 미세 패턴 형성 방법
KR20010036215A (ko) 반도체 장치의 미세 콘택패턴 형성방법
KR19990003517A (ko) 반도체 소자의 제조방법
JPH03104113A (ja) レジストパターンの形成方法
JPS60106132A (ja) パタ−ン形成方法
JPS6119128A (ja) パタ−ン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee