JP2011198841A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011198841A JP2011198841A JP2010061425A JP2010061425A JP2011198841A JP 2011198841 A JP2011198841 A JP 2011198841A JP 2010061425 A JP2010061425 A JP 2010061425A JP 2010061425 A JP2010061425 A JP 2010061425A JP 2011198841 A JP2011198841 A JP 2011198841A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- thickness
- polysilicon resistor
- protective oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 150
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 148
- 230000001681 protective effect Effects 0.000 claims abstract description 96
- 230000003647 oxidation Effects 0.000 claims abstract description 46
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 51
- 239000010936 titanium Substances 0.000 claims description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 239000012298 atmosphere Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 229910015900 BF3 Inorganic materials 0.000 claims description 8
- -1 boron fluoride ions Chemical class 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 22
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000002513 implantation Methods 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】多種のポリシリコン抵抗体全てにおいて、急速熱酸化処理によりポリシリコン抵抗体上に生成される熱酸化膜の膜厚と、ポリシリコン抵抗体を含む非シリサイド化領域に形成された保護酸化膜の膜厚との和が、シリサイド化ブロック用酸化膜としてのブロック性能を確保するために必要な膜厚以上となるように、保護酸化膜の膜厚を決定する。多種のポリシリコン抵抗体間で急速熱酸化処理により生成される熱酸化膜の膜厚に差が生じる場合でも、熱酸化膜と保護酸化膜とをシリサイド化ブロック用酸化膜として用いることにより、充分なブロック性能を確保することができる。
【選択図】 図4
Description
例えば、チタンサリサイドプロセスでは、シート抵抗値330〔Ω/□〕のN型ポリシリコン抵抗体を、PMOS及びNMOSトランジスタと共に搭載する場合、次のような工程で形成している。
そして、酸素雰囲気中で950〔℃〕の温度条件下で150秒の急速熱酸化処理を行うことで、前記注入されたイオンの活性化や、シリサイド化ブロック用酸化膜としてのブロック性能を強化するための、前記CVD法で新たに形成した保護酸化膜60の焼き締めを図ると同時に、このシリサイド化ブロック用の保護酸化膜60と前記N型ポリシリコン抵抗体57との界面、保護酸化膜60とゲート電極53bとの界面、保護酸化膜60と各MOSトランジスタのソース/ドレイン拡散層58、59との間に、100〔Å〕の熱酸化膜61を生成する。
以上の工程により、CVD法によって形成された膜厚150〔Å〕のシリサイド化ブロック用の保護酸化膜60と急速熱酸化処理によって生成された100〔Å〕の熱酸化膜61とをシリサイド化ブロック用酸化膜として用いて、シリサイド化ブロック用酸化膜が形成されていない部分63をシリサイド化すると共に、N型ポリシリコン抵抗体57を形成している。
高精度アナログ受動素子としてP型ポリシリコン抵抗体を用いたとき、このP型ポリシリコン抵抗体を、上述のN型ポリシリコン抵抗体57を生成した場合と同様のプロセスで作成する場合、P型ポリシリコン抵抗体(例えば、シート抵抗値250〔Ω/□〕)は、N型ポリシリコン抵抗体に比較して、急速熱酸化処理時のポリシリコン抵抗体上の酸化速度が遅いため、急速熱酸化処理によりCVD法で形成した保護酸化膜とポリシリコン抵抗体との界面に生成される熱酸化膜の膜厚が、N型ポリシリコン抵抗体の場合に比較して薄くなる。
また、抵抗値がより高いP型のポリシリコン抵抗体(例えば、シート抵抗値40〔kΩ/□〕)の場合には、酸化速度はさらに遅くその傾向が顕著に現れる。このことから、シリサイドプロセスにおいて、導電タイプや抵抗値の異なる多種のポリシリコン抵抗体を混載する場合には、各ポリシリコン抵抗体における抵抗値のばらつきを回避するのに十分なブロック性能を有するシリサイド化ブロック用酸化膜を用いる必要がある。
本発明は、このような課題に鑑みてなされたものであり、その目的とするところは、急速酸化処理における処理条件を変更せずに、シリサイド化ブロック用酸化膜のブロック性能を強化することの可能な半導体装置の製造方法を提供することを目的としている。
また、請求項2にかかる半導体装置の製造方法は、前記多種のポリシリコン抵抗体は、少なくとも導電タイプ又はシート抵抗値が異なる複数のポリシリコンを含むことを特徴としている。
さらにまた、請求項4にかかる半導体装置の製造方法は、前記ポリシリコン抵抗体として、フッ化ホウ素イオン“BF2+”を“P+”イオンとして、ドーズ量9.0×E13〔個/cm2〕の条件下でイオン注入したP型ポリシリコン抵抗体を含み、且つ前記多種のポリシリコン抵抗体はそのシート抵抗値が60〔kΩ/□〕以下であって、前記急速熱酸化処理を950〔℃〕の温度条件下で150秒間行い、さらに、金属膜としてチタン膜を用い、670〔℃〕の温度条件下であり且つ窒素N2ガス雰囲気中で1分間のアニール処理をして前記シリサイド化を行うことを特徴としている。
本発明者は、鋭意検討の結果、急速熱酸化の処理条件を変更せずにシリサイド化ブロック用の酸化膜のブロック性能を強化する方法を見出し、導電タイプや抵抗値の異なる多種のポリシリコン抵抗体が搭載される半導体装置を製造する際のチタンサリサイドプロセスにおいて、シリサイド化ブロック用の一部として急速熱酸化処理によりポリシリコン抵抗体上に生成される熱酸化膜が、必要とする膜厚よりも薄くなってしまうP型ポリシリコン抵抗体に対して、前記熱酸化膜と共にシリサイド化ブロック用の酸化膜をなす保護酸化膜の膜厚として最適な膜厚を適用することで、導電タイプに関係なく、シート抵抗値60〔kΩ/□〕以下の多種のポリシリコン抵抗体を混載させる場合でも、安定したポリシリコン抵抗体を製造することを可能にした。
ここで、シリサイド化ブロック用として生成される保護酸化膜の膜厚350〔Å〕は、この保護酸化膜をCVD法で成膜する際の製造ばらつきを考慮したものであり、実際には320〔Å〕でも十分なブロック性能を有していることは確認されている。
その結果、保護酸化膜の膜厚の目標値が150〔Å〕及び250〔Å〕の場合には、目標とする抵抗値(シート抵抗値40〔kΩ/□〕)を得ることはできないが、320〔Å〕及び350〔Å〕の場合には目的とする抵抗値(シート抵抗値40〔kΩ/□〕)を得ることができることが確認された。
したがって、チタンサリサイドプロセスにおいて、シリサイド化ブロック用として生成する保護酸化膜の膜厚を350〔Å〕に厚膜化することで、導電タイプに関係なくシート抵抗値60〔kΩ/□〕以下の多種ポリシリコン抵抗体を混載させた場合であっても、安定したポリシリコン抵抗体を製造することができる。
そのため、保護酸化膜を厚くしすぎることは望ましくない。つまり、厚膜化する保護酸化膜は、ポリシリコン抵抗体上のシリサイド化を防ぐのに必要最小限の膜厚を選択することが求められる。その観点から、CVD法で形成するシリサイド化ブロック用としての保護酸化膜の膜厚の目標値350〔Å〕は前述の問題が生じることを極力抑え、且つ製造ばらつきを考慮した上で十分なブロック性能を有しているため、最適な膜厚であると言える。
図1から図4は、P型及びN型のMOSトランジスタとP型及びN型のポリシリコン抵抗体とを備えた半導体装置を製造する場合の製造工程を表したものである。
まず、図1(a)に示すように、シリコン基板1上に素子分離用のLOCOS領域2を形成し、MOSトランジスタのゲート酸化絶縁膜となる絶縁膜3を、LOCOS領域2で囲まれた領域に熱酸化処理により形成し、その上にCVD法によりゲート電極及びポリシリコン抵抗体となるポリシリコン膜4を3500〔Å〕の厚みになるよう形成する。
レジストパターン7を除去した後、1600〔Å〕のナイトライド膜を形成し、セルフアラインでナイトライド膜をエッチングすることによりゲート電極4a及びゲート酸化絶縁膜3aからなるゲート電極部と、ポリシリコン抵抗体部4bの側壁にナイトライドスペーサ8を形成する(図2(a))。
その後、レジストパターンを用いて“N+”イオンと“P+”イオンを選択的にイオン注入する。すなわち、P型ポリシリコン抵抗体となる領域及びPMOSトランジスタのソース/ドレイン不純物拡散層となる領域にレジストパターン10aを形成し、“N+”イオンとして砒素イオン“As+”を注入エネルギ80〔keV〕、ドーズ量5×E15〔個/cm2〕の条件下で、NMOSトランジスタのソース/ドレイン不純物拡散層となる領域と、後にN型ポリシリコン抵抗体とするポリシリコン抵抗体部4bに対してイオン注入し、NMOSトランジスタのソース/ドレイン不純物拡散層11とN型ポリシリコン抵抗体12とを同時に形成する(図2(c)、(d))。同様に、N型ポリシリコン抵抗体となる領域及びNMOSトランジスタのソース/ドレイン不純物拡散層となる領域にレジストパターン10bを形成し、“P+”イオンとしてフッ化ホウ素イオン“BF2+”を注入エネルギ60〔keV〕、ドーズ量2.5×E15〔個/cm2〕の条件下で、PMOSトランジスタのソース/ドレイン不純物拡散層となる領域と、後にP型ポリシリコン抵抗体とするポリシリコン抵抗体部4bに対してイオン注入し、PMOSトランジスタのソース/ドレイン不純物拡散層13とP型ポリシリコン抵抗体14とを同時に形成する(図3(a))。
次に、図3(b)に示すように、シリサイド化ブロック用の保護酸化膜15を、その膜厚が350〔Å〕となるようにCVD法により新たに形成する。ここでシリサイド化ブロック用の保護酸化膜15の膜厚は少なくとも320〔Å〕以上必要となる。
これにより、後の急速熱酸化処理工程で生成される熱酸化膜と保護酸化膜15とからなるシリサイド化ブロック用酸化膜としての積層膜のブロック性能は充分となる。
そして、670〔℃〕の温度条件下で、窒素N2ガス雰囲気中で1分間アニール処理を行い、シリサイド化を行う。これにより、図4(d)に示すように、MOSトランジスタのソース/ドレイン拡散層やゲート上部などのシリサイド化ブロック用酸化膜(保護酸化膜15+熱酸化膜16)が形成されていない部分19がシリサイド化される。
以上の工程によって、MOSトランジスタのソース/ドレイン拡散層やゲート上部などをシリサイド化させることができると共に、ポリシリコン抵抗体12、14にTiがスパッタリングされることはないため、安定した抵抗値を有するポリシリコン抵抗体12、14を得ることができる。
また、急速熱酸化処理条件の変更を必要としないため、既にFixされた他素子の特性変更を起こすことなく、シリサイド化ブロック用酸化膜のブロック性能の強化を図ることができる。
同様に、チタンを用いてシリサイド化を行う場合に限らず、金属としてコバルト(Co)やニッケル(Ni)等を用いてシリサイド化を図ることも可能であり、使用する金属の種類によって、シリサイド化ブロック用酸化膜として必要とするブロック性能が変化するため、これを考慮して保護酸化膜の膜厚を設定すればよい。
2 LOCOS領域
3 絶縁膜
3a ゲート酸化絶縁膜
4 ポリシリコン膜
4a ゲート電極
4b ポリシリコン抵抗体部
5 ゲートイオン注入用の保護酸化膜
6 ゲートイオン注入用のレジストパターン
7 ポリシリコン膜エッチング用のレジストパターン
8 ナイトライドスペーサ
9 N+、P+イオン注入用の保護酸化膜
11 NMOSトランジスタのソース/ドレイン不純物拡散層
12 N型ポリシリコン抵抗体
13 PMOSトランジスタのソース/ドレイン不純物拡散層
14 P型ポリシリコン抵抗体
15 シリサイド化ブロック用の保護酸化膜
16 熱酸化膜
17 シリサイド化ブロック用酸化膜エッチング用のレジストパターン
18 Ti膜
Claims (4)
- 多種のポリシリコン抵抗体を含む非シリサイド化領域に保護酸化膜を生成する工程と、
一定条件で急速熱酸化処理を行い、前記保護酸化膜と前記ポリシリコン抵抗体との界面に熱酸化膜を生成する工程と、
前記保護酸化膜と前記熱酸化膜との積層膜をシリサイド化ブロック用酸化膜としてシリサイド化を行う工程と、を含む半導体装置の製造方法であって、
前記保護酸化膜の膜厚を、前記急速熱酸化処理により前記各ポリシリコン抵抗体上に生成される熱酸化膜の最小値と前記保護酸化膜の膜厚との和が、前記シリサイド化ブロック用酸化膜としてのブロック性能を確保するために必要な膜厚以上となる値に設定したことを特徴とする半導体装置の製造方法。 - 前記多種のポリシリコン抵抗体は、少なくとも導電タイプ又はシート抵抗値が異なる複数のポリシリコンを含むことを特徴とする請求項1記載の半導体装置の製造方法。
- 膜厚が350〔Å〕となるように、前記保護酸化膜を生成することを特徴とする請求項1又は請求項2記載の半導体装置の製造方法。
- 前記ポリシリコン抵抗体として、フッ化ホウ素イオン“BF2+”を“P+”イオンとして、ドーズ量9.0×E13〔個/cm2〕の条件下でイオン注入したP型ポリシリコン抵抗体を含み、且つ前記多種のポリシリコン抵抗体はそのシート抵抗値が60〔kΩ/□〕以下であって、
前記急速熱酸化処理を950〔℃〕の温度条件下で150秒間行い、
さらに、金属膜としてチタン膜を用い、670〔℃〕の温度条件下であり且つ窒素N2ガス雰囲気中で1分間のアニール処理をして前記シリサイド化を行うことを特徴とする請求項3記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061425A JP5524662B2 (ja) | 2010-03-17 | 2010-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061425A JP5524662B2 (ja) | 2010-03-17 | 2010-03-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011198841A true JP2011198841A (ja) | 2011-10-06 |
JP5524662B2 JP5524662B2 (ja) | 2014-06-18 |
Family
ID=44876721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061425A Expired - Fee Related JP5524662B2 (ja) | 2010-03-17 | 2010-03-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5524662B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02128465A (ja) * | 1988-11-08 | 1990-05-16 | Yamaha Corp | 集積回路装置の製法 |
JPH053172A (ja) * | 1990-08-07 | 1993-01-08 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JPH11145080A (ja) * | 1997-11-13 | 1999-05-28 | Asahi Kasei Micro Syst Co Ltd | 半導体装置の製造方法 |
JP2001007220A (ja) * | 1999-04-21 | 2001-01-12 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2001308202A (ja) * | 2000-04-25 | 2001-11-02 | Nec Microsystems Ltd | 半導体装置およびその製造方法 |
JP2002176109A (ja) * | 2000-12-08 | 2002-06-21 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP2007115914A (ja) * | 2005-10-20 | 2007-05-10 | Seiko Epson Corp | 半導体装置の製造方法 |
WO2007069292A1 (ja) * | 2005-12-12 | 2007-06-21 | Fujitsu Limited | 半導体装置およびその製造方法 |
JP2007318019A (ja) * | 2006-05-29 | 2007-12-06 | Seiko Instruments Inc | 半導体装置の製造方法および半導体装置 |
-
2010
- 2010-03-17 JP JP2010061425A patent/JP5524662B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02128465A (ja) * | 1988-11-08 | 1990-05-16 | Yamaha Corp | 集積回路装置の製法 |
JPH053172A (ja) * | 1990-08-07 | 1993-01-08 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JPH11145080A (ja) * | 1997-11-13 | 1999-05-28 | Asahi Kasei Micro Syst Co Ltd | 半導体装置の製造方法 |
JP2001007220A (ja) * | 1999-04-21 | 2001-01-12 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2001308202A (ja) * | 2000-04-25 | 2001-11-02 | Nec Microsystems Ltd | 半導体装置およびその製造方法 |
JP2002176109A (ja) * | 2000-12-08 | 2002-06-21 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP2007115914A (ja) * | 2005-10-20 | 2007-05-10 | Seiko Epson Corp | 半導体装置の製造方法 |
WO2007069292A1 (ja) * | 2005-12-12 | 2007-06-21 | Fujitsu Limited | 半導体装置およびその製造方法 |
JP2007318019A (ja) * | 2006-05-29 | 2007-12-06 | Seiko Instruments Inc | 半導体装置の製造方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5524662B2 (ja) | 2014-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4313065B2 (ja) | シリコンゲルマニウムゲートを利用した半導体素子及びその製造方法 | |
KR100310494B1 (ko) | 상전이를사용한반도체장치제조방법 | |
KR20050001257A (ko) | 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자 | |
JP2001244346A (ja) | シリサイド層の形成方法 | |
US7371646B2 (en) | Manufacture of insulated gate type field effect transistor | |
TWI229374B (en) | Method for fabricating semiconductor device | |
JP4505349B2 (ja) | 半導体装置の製造方法 | |
WO2004114413A1 (ja) | 半導体装置及びその製造方法 | |
JP5524662B2 (ja) | 半導体装置の製造方法 | |
KR100685898B1 (ko) | 반도체 소자의 제조방법 | |
US7709911B2 (en) | Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same | |
JP3794915B2 (ja) | 半導体装置の製造方法 | |
US6368960B1 (en) | Double sidewall raised silicided source/drain CMOS transistor | |
KR100690910B1 (ko) | 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조 방법 | |
KR100353550B1 (ko) | 실리사이드 구조 및 그 형성방법 | |
JPH1140679A (ja) | 半導体装置およびその製造方法 | |
JPH10209291A (ja) | Mos型半導体装置の製造方法 | |
JP3362722B2 (ja) | 半導体装置の製造方法 | |
JPH0661482A (ja) | Mos型トランジスタおよびその製造方法 | |
JPH11340424A (ja) | 半導体装置の製造方法 | |
TWI222113B (en) | Silicide layer and fabrication method thereof and method for fabricating metal-oxide semiconductor transistor | |
JP2008085306A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2007051728A1 (en) | Low resistance contact semiconductor device structure | |
KR100487655B1 (ko) | 니켈 샐리사이드 공정 및 이를 사용하여 모스트랜지스터를 제조하는 방법 | |
KR100400305B1 (ko) | Cmos의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5524662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |