KR20070114661A - 반도체 장치 제조 방법 및 반도체 장치 - Google Patents

반도체 장치 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20070114661A
KR20070114661A KR1020070051913A KR20070051913A KR20070114661A KR 20070114661 A KR20070114661 A KR 20070114661A KR 1020070051913 A KR1020070051913 A KR 1020070051913A KR 20070051913 A KR20070051913 A KR 20070051913A KR 20070114661 A KR20070114661 A KR 20070114661A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
electrode
centrifugal force
field oxide
forming
Prior art date
Application number
KR1020070051913A
Other languages
English (en)
Other versions
KR101437683B1 (ko
Inventor
아키코 츠카모토
히사시 하세가와
준 오사나이
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20070114661A publication Critical patent/KR20070114661A/ko
Application granted granted Critical
Publication of KR101437683B1 publication Critical patent/KR101437683B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

활성 영역(13)에서, 반도체 기판(11)의 표면을 따라 원심력 작용 방향(F)으로 반도체 기판(11)의 표면에서 스핀 코팅의 회전 중심(O)에 대향하고 원심력 작용 방향(F)의 전방 측에 위치된 활성 영역(13)의 측면부에 대응하는 부분(13a)이 반도체 기판(11)을 평면도에서 보았을 때 원심력 작용 방향(F)의 전방 측으로 볼록한 곡면을 갖도록, 필드 산화물 절연막(12)을 형성하는 단계를 포함하는 필드 산화물 절연막 형성 단계를 포함하는 반도체 장치 제조 방법을 제공한다.

Description

반도체 장치 제조 방법 및 반도체 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 1 단계를 도시한 도면이다.
도 2는 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 2 단계를 도시한 도면이다.
도 3은 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 3 단계를 도시한 도면이다.
도 4는 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 4 단계를 도시한 도면이다.
도 5는 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 5 단계를 도시한 도면이다.
도 6은 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 6 단계를 도시한 도면이다.
도 7은 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 7 단계를 도시한 도면이다.
도 8은 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 8 단계를 도 시한 도면이다.
도 9는 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 9 단계를 도시한 도면이다.
도 10은 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 10 단계를 도시한 도면이다.
도 11은 본 발명의 실시형태에 따른 반도체 장치 제조 방법의 제 11 단계를 도시한 도면이다.
도 12는 본 발명의 실시형태에 따른 반도체 장치의 활성 영역의 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 필드 산화물 절연막
13 : 활성 영역 14 : 전극막
15 : 포토레지스트 16 : 전극
17 : 레지스터막 18a, 18b : 레지스터
본 발명은 반도체 장치 제조 방법 및 반도체 장치에 관한 것이다.
JP 10-303098 A에 개시된 바와 같이, 이 분야의 반도체 장치는 일반적으로 다음 단계들: 반도체 기판의 표면을 복수의 활성 영역으로 분할하기 위해, 반도체 기판의 표면을 따라 두껍게 성장하는, 필드 산화물 절연막을 형성하기 위해 반도체 기판의 표면이 국부적으로 산화되는 필드 산화물 절연막 형성 단계; 반도체 기판의 표면 상에 전극막이 형성되고, 스핀 코팅에 의해 전극막의 표면에 인가되는 포토 레지스트가 광에 노출되며, 전극을 형성하기 위해 전극막의 불필요한 부분이 에칭되어 제거되는 전극 형성 단계; 및 반도체 기판의 표면에 레지스터막이 형성되고, 스핀 코팅에 의해 레지스터막의 표면에 인가되는 포토레지스트가 광에 노출되며, 레지스터를 형성하기 위해 레지스터막의 불필요한 부분이 에칭되어 제거되는 레지스터 형성 단계의 순서로 형성된다.
이 단계들에서, 볼록부가 필드 산화물 절연막으로 구성되고 오목부가 활성 영역으로 구성되는 비평탄 구조물이 전극막 형성시에 반도체 기판의 표면에 형성되었다. 그 다음, 이러한 반도체 기판에 형성되는 전극막의 표면이 또한 반도체 기판의 표면의 평탄하지 않음에 대응하여 평탄하지 않게 만들어진다. 따라서, 이러한 전극막의 표면에 스핀 코팅을 통해 균일한 두께를 갖도록 포토레지스트를 인가하는 것은 어렵고, 결론적으로 평탄하지 않은 코팅을 초래할 수 있다.
특히, 전극막의 표면에, 기본 활성 영역(underlying active region)에 대응하는, 오목부로 포토레지스트가 흐를 때, 반도체 기판을 평면도에서 보았을 때 원심력 작용방향의 전방 측에 위치되고, 반도체 기판의 표면을 따라 원심력 작용 방향으로 스핀 코팅의 반도체 기판의 표면에서의 회전 중심에 대향하는 볼록부의 측면부로 둘러싸인 코너에서 포토레지스트가 집중된다. 그 다음, 일정량의 집중된 포토레지스트가 오목부의 외부로 흐른다. 결과적으로, 원심력 작용 방향을 따라 코너의 전방 측에서, 전극막의 표면에, 평탄하지 않은 코팅이 일어날 수 있다.
상기한 반도체 장치 제조 방법에서, 전극막의 표면의 포토레지스트의 평탄하지 않은 코팅은 전극의 치수 정밀도를 낮추고, 또한 이어지는 레지스터 형성 단계에 영향을 미쳐서, 반도체 장치가 원하는 특성을 갖지 못할 정도로 레지스터의 치수 정밀도를 낮춘다.
본 발명은 상기의 관점에서 이루어진 것으로, 본 발명의 목적은 스핀 코팅에서 포토레지스트의 평탄한 인가를 제공할 수 있는 반도체 장치 제조 방법 및 반도체 장치를 제공하는 것이며, 상기 반도체 장치는 원하는 특성을 갖는다.
본 발명에 따르면, 상기한 바와 같이 상기 문제점들을 해소하고 상기 목적을 달성하기 위해,
반도체 기판의 표면을 국부적으로 산화시키는 단계, 상기 반도체 기판의 표면을 따라 필드 산화물 절연막을 형성하는 단계, 및 상기 필드 산화물 절연막을 사용하여 상기 반도체 기판의 표면을 복수의 활성 영역으로 분할하는 단계를 포함하는 필드 산화물 절연막 형성 단계;
상기 반도체 기판의 표면에 전극막을 형성하는 단계, 스핀 코팅에 의해 상기 전극막의 표면에 포토레지스트를 인가하는 단계, 상기 포토레지스트를 광에 노출시키는 단계, 및 전극을 형성하기 위해, 상기 전극막의 불필요한 부분을 에칭하여 제거하는 단계를 포함하는 전극 형성 단계; 및
상기 기판의 표면에 레지스터막을 형성하는 단계, 스핀 코팅에 의해 상기 레지스터막의 표면에 포토레지스트를 인가하는 단계, 상기 포토레지스트를 광에 노출 시키는 단계, 및 레지스터를 형성하기 위해, 상기 레지스터막의 불필요한 부분을 에칭하여 제거하는 단계를 포함하는 레지스터 형성 단계를 포함하며,
상기 필드 산화물 절연막 형성 단계는 상기 활성 영역 각각의 측면부를 구성하고, 상기 스핀-코팅을 위한 상기 반도체 기판의 표면의 회전 중심에 대향하며, 상기 반도체 기판의 표면을 따라 원심력 작용 방향의 전방 측에 위치하는 부분이 상기 반도체 기판을 따라 원심력의 전방 방향으로 볼록한 곡면을 갖도록 상기 필드 산화물 절연막을 형성하는 단계를 포함하는, 반도체 장치 제조 방법을 제공한다.
또한, 본 발명에 따르면,
반도체 기판의 표면을 따라 배치되어, 상기 반도체 기판의 표면을 복수의 활성 영역으로 분할하는 필드 산화물 절연막;
전극; 및
레지스터를 포함하며,
상기 필드 산화물 절연막은 상기 활성 영역 각각의 측면부를 구성하고, 스핀 코팅을 위해 상기 반도체 기판의 표면의 회전 중심에 대향하고, 상기 반도체 기판의 표면을 따라 원심력 작용 방향의 전방 측에 위치하는 부분을 가지며, 이 부분은 상기 반도체 기판을 따라 원심력의 전방 방향으로 볼록한 곡면을 갖는, 반도체 장치를 제공한다.
상기한 바와 같이 본 발명에 따르면, 필드 산화물 절연막 형성 단계에서, 활성 영역의 측면부 중에서, 스핀 코팅에서 원심력 작용 방향의 전방 측에 위치된 부분이 반도체 기판을 따라 원심력 작용 방향의 전방 측에 볼록한 곡면을 갖도록 필 드 산화물 절연막이 형성된다. 전극 형성 단계에서의 스핀 코팅시, 전극막의 표면의 활성 영역에 대응하는 오목부로 흐른 포토레지스트가 작은 영역으로 집중되지 않고 분산되는 방식으로 오목부의 외부로 흐를 수 있다. 따라서, 전극막의 표면의 오목부와 관련하여 원심력 작용 방향의 전방 측에 위치된 부분에서 평탄하지 않은 코팅이 방지될 수 있어, 전극 형성시에 보다 높은 치수 정밀도를 준다. 결과적으로, 전극의 치수 정밀도가 낮아짐으로 인해, 전극의 형성 후 형성되는, 레지스터의 치수 정밀도가 낮아지는 것이 방지될 수도 있어, 원하는 특성을 갖는 반도체 장치의 형성을 가능하게 한다.
또한, 반도체 기판의 표면에서 복수의 전극 및 레지스터의 위치에 따른 복수의 전극 및 레지스터 사이의 치수 정밀도 편차가 방지될 수도 있다.
상기한 바와 같이 반도체 장치 제조 방법에서, 전극 형성 단계는, 전극에서, 원심력 작용 방향의 후방 측에 배치되고 반도체 기판의 표면을 따라 원심력 작용 방향으로 반도체 기판의 표면에서 스핀 코팅의 회전 중심에 대향하는 전극의 측면부에 대향하는 부분이, 반도체 기판을 따라 원심력 작용 방향의 후방 측으로 볼록한 곡면을 갖도록, 불필요한 부분을 에칭하여 제거하는 단계를 포함할 수 있다.
또한, 상기한 바와 같은 반도체 장치에서, 상기 전극은, 원심력 작용 방향의 후방 측에 위치되고 반도체 기판의 표면을 따라 원심력 작용 방향으로 반도체 기판의 표면에서 스핀 코팅의 회전 중심에 대향하는 전극의 측면부에 대응하는 부분을 포함하며, 이 부분은 상기 반도체 기판을 따라 원심력 작용 방향의 후방 측으로 볼록한 곡면을 갖는다.
여기서, 전극 형성 단계에서, 스핀 코팅의 원심력 작용 방향의 후방 측에 위치된, 전극의 측면부의 부분이 반도체 기판을 따라 원심력 작용 방향의 후방 측으로 볼록한 곡면을 갖도록 전극이 형성된다. 상기 전극 형성은, 보다 적은 레지스턴스로 볼록부의 표면에, 레지스터막 표면의 전극에 대응하는 볼록부와 상충된, 포토레지스트의 원할한 장착을 가능하게 한다. 따라서, 레지스터막 표면의 볼록부와 관련하여 원심력 작용 방향의 전방 측에 위치된 부분과 볼록부 표면의 평탄하지 않은 코팅이 방지될 수 있어, 보다 높은 치수 정밀도를 갖는 레지스터의 형성을 가능하게 함으로써, 상기한 바와 같이 전극의 보다 높은 치수 정밀도와 함께 원하는 특성을 갖는 반도체 장치의 일정한 형성을 가능하게 한다.
이하, 도 1 내지 12를 참조하여 본 발명의 실시형태를 설명한다. 본 발명의 반도체 장치 제조 방법은: 반도체 기판(11)의 표면에 국부적인 산화법(소위 LOCOS법)을 적용하는 단계, 반도체 기판(11)의 표면과 관련하여 두껍게 성장하는 필드 산화물 절연막(12)을 형성하는 단계, 및 필드 산화물 절연막(12)을 사용하여 반도체 기판(11)의 표면을 복수의 활성 영역(13)으로 한정하는 단계를 포함하는 필드 산화물 절연막 형성 단계; 반도체 기판(11)의 표면에 전극막(14)을 형성하는 단계, 스핀 코팅에 의해 전극막(14)의 표면에 포토레지스트(15)를 인가하는 단계, 포토레지스트(15)를 광에 노출시키는 단계, 및 전극(16)을 형성하기 위해, 전극막(14)의 불필요한 부분을 에칭하여 제거하는 단계를 포함하는 전극 형성 단계; 및 기판(11)의 표면에 레지스터막(17)을 형성하는 단계, 스핀 코팅에 의해 레지스터막(17)의 표면에 포토레지스트(15)를 인가하는 단계, 포토레지스트(15)를 광에 노출시키는 단계, 및 레지스터(18a, 18b)를 형성하기 위해, 레지스터막(17)의 불필요한 부분을 에칭하여 제거하는 단계를 포함하는 레지스터 형성 단계를 포함한다. 상기한 바와 같이 각 단계에서, 포토레지스트(15)의 스핀 코팅의 경우에, 포토레지스트(15)는 반도체 기판(11) 표면의 회전 중심 근처에 떨어진다.
이하, 각각의 단계를 상세히 설명한다.
우선, 도 1을 참조하여, 필드 산화물 절연막 형성 단계를 설명한다.
필드 산화물 절연막 형성 단계에서, 우선, 반도체 기판(11)의 표면에, 활성 영역(13)(후술됨)이 형성되는 부분의 일부가 불순물로 이온주입(ion-implement)된다. 그 다음 얻어진 부분이 불순물을 확산시키기 위해 고온에서 어닐링 처리되어서 웰 확산층(11a)을 형성한다. 여기서, 반도체 기판(11)이 예를 들어 P타입 실리콘으로 만들어진 경우에, 이온주입은 N타입의 웰 확산층(11a)을 얻기 위해 불순물로서 인으로 수행된다. 다음에, 반도체 기판(11)의 표면이 국부적으로 산화되고, 예를 들어 질화 실리콘으로 만들어지고 형성될 필드 산화물 절연막(12)의 평면도에서의 형성에 대응하도록 패터닝되는 마스크(11b) 그 각각이 반도체 기판(11)의 표면에 면하도록 배치되어서, 필드 산화물 절연막(12)을 형성한다. 필드 산화물 절연막(12)은 원래의 반도체 기판(11)의 표면에 관해 내부 및 외부로 팽창하고, 전체 팽창된 부분은 6000Å 내지 8000Å의 두께를 갖는다. 그렇게 얻어진 필드 산화물 절연막(12)으로 인해, 복수의 활성 영역(13)이 반도체 기판(11)의 표면에 한정된다. 활성 영역(13) 각각은 전체적으로 필드 산화물 절연막(12)에 의해 둘러싸임에 주의 해야 한다.
이 경우에, 반도체 기판(11)의 표면이 평탄하지 않게 형성되고 필드 산화물 절연막(12)은 반도체 기판(11)의 표면에 관해 볼록하며 활성 영역(13)의 각각은 그에 관해 오목하다.
다음에, 도 2 내지 4를 참조로, 전극 형성 단계를 설명한다.
전극 형성 단계에서, 우선, 각 활성 영역(13)은 열 산화 처리되어서, 100Å 내지 400Å의 두께를 갖는 게이트 산화물 절연막(11c)을 형성한다. 다음에, 각 게이트 산화물 절연막(11c)이 이온주입되어서, 그래서 게이트 산화물 절연막(11c) 각각에 대해 원하는 임계전압을 부여한다.
다음에, 예를 들어, 폴리실리콘으로 만들어진 전극막(14)은 반도체 기판(11)의 실질적으로 전체 표면에 CVD법으로 형성된다. 이 경우에, 전극막(14)은 반도체 기판(11)의 평탄하지 않은 표면에 대응하도록 평탄하지 않게 형성된다. 즉, 전극막(14)은 볼록부(14a) 및 오목부(14b)를 갖는다. 볼록부(14a)는 필드 산화물 절연막(12)이 형성되는 부분에 대응하고, 오목부(14b)는 활성 영역(13)이 형성되는 부분에 대응한다. 다음에, 전극막(14)은 붕소 또는 BF2와 같은 불순물로 이온주입되어서, 전체 전극막(14)을 P+타입 폴리실리콘으로 형성한다(도 2).
이어서, 전극막(14)의 표면은 난융 금속 실리사이드로 만들어진 텅스텐 실리사이드 층(19)를 형성하기 위해 스퍼터링 등이 이루어진다. 그 다음, 텅스텐 실리사이드 층(19)의 표면은 포토레지스트(15)로 스핀 코팅되고, 그 위에 패턴을 갖는 마스크가 배치되며, 전체가 광에 노출되고, 불필요한 부분이 에칭되어 제거되어서, P+타입 폴리실리콘으로 형성된 복수의 전극(16)을 형성한다(도 3). 도 3의 실시예에서, 복수의 전극(16)이 각각의 활성 영역(13)에 배치됨에 주의해야 한다.
다음에, 전극(16)의 표면에 배치된 각 포토레지스트(15)가 제거되고, 열 산화 CVD법 , 저압 CVD법 등이 수행되어서, 복수의 전극(16)과 텅스텐 실리사이드 층(19)의 외면을 커버하도록 산화물 절연막(20)을 형성한다(도 4).
다음에, 도 5 내지 11을 참조하여, 레지스터 형성 단계를 설명한다.
레지스터 형성 단계에서, 우선, 예를 들어 폴리실리콘으로 만들어지고 500 내지 3000Å의 두께를 갖는 레지스터막(17)이 반도체 기판(11)의 실질적으로 전체 표면에 CVD법 또는 스퍼터링법에 의해 형성된다. 이 경우에, 레지스터막(17)은 볼록부(17a)와 오목부(17b)를 갖는다. 볼록부(17a)는 필드 산화물 절연막(12)이 형성되는 부분과 전극(16)이 형성되는 부분에 대응한다. 필드 산화물 절연막(12)은 반도체 기판(11)의 표면에 관련하여 볼록하다. 오목부(17b)는 활성 영역(13)이 형성되는 부분에 대응한다. 활성 영역(13)은 반도체 기판(11)의 표면에 관련하여 오목하다. 그 다음, 레지스터막(17)의 전체 표면이 예를 들어 대략 1×1014 atoms/cm2의 적량(dosage)으로 붕소 또는 BF2와 같은 불순물로 이온주입되어서, 전체 레지스터막(17)을 저농도의 P타입 폴리실리콘으로 형성한다(도 5).
그 다음, 포토레지스트(21)가 레지스터막(17)의 표면에서 패터닝되어 레지스터막(17)의 소정 부분(도 6의 실시예에서, 필드 산화물 절연막(12)에 배치된 레지 스터막(17)의 일부의 부분)이 국부적으로 노출된다. 그 후, 레지스터막(17)의 소정 부분이 붕소 또는 BF2와 같은 불순물로 이온주입되어서, 상이한 불순물 농도를 갖는 레지스터막을 형성한다. 인 또는 비소로 이온주입을 수행하여 N타입 레지스터막을 형성하는 것도 가능하다(도 6).
이어서, 포토레지스트(21)가 레지스터막(17)의 표면으로부터 제거되고, 포토레지스트(15)가 스핀 코팅에 의해 레지스터막(17)의 표면에 인가되고, 형성될 복수의 레지스터(18a, 18b)의 패턴 형성에 대응하는 패턴을 갖는 마스크가 반도체 기판(11)의 표면에 배치되며, 전체가 광에 노출된다. 그 후, 레지스터막(17)의 불필요한 부분이 예를 들어 이방성 드라이 에칭(특히, RIE)을 수행하여 제거되어서, 제 1 레지스터(18a) 및 제 2 레지스터(18b)를 형성한다. 제 1 레지스터(18a)는 레지스터막(17)의 소정의 부분의 N타입 폴리실리콘으로 만들어지고, 제 2 레지스터(18b)는 P타입 폴리실리콘으로 만들어진다(도 7).
다음에, 제 1 레지스터(18a) 및 제 2 레지스터(18b)의 표면에 배치된 포토레지스트(15)가 제거되고, 웰 확산층(11a)이 형성되지 않은 복수의 활성 영역(13)의 일부가 국부적으로 노출되도록 포토레지스트(21)가 패터닝되고, 노출된 활성 영역(13)이 비소로 이온주입된다. 전극(16)의 주변의 그리고 연속하는 활성 영역(13)의 부분이 1×1016atoms/cm3 내지 1×1018atoms/cm3의 불순물 농도를 갖도록 만들어져, N타입 저농도 불순물 영역(25)을 형성한다(도 8).
그 다음, 포토레지스트(21)가 제거되고, 다른 포토레지스트(21)는 웰 확산층 (11a)이 형성되는 복수의 활성 영역(13)의 일부가 국부적으로 노출되도록 패터닝되며, 노출된 활성 영역(13)에 형성된 웰 확산층(11a)이 붕소 또는 BF2로 이온주입된다. 전극(16)의 주변의 그리고 연속하는 웰 확산층(11a)의 부분이 1×1016atoms/cm3 내지 1×1018atoms/cm3의 불순물 농도를 갖도록 만들어져, P타입 저농도 불순물 영역(22)을 형성한다(도 9).
다음에, 포토레지스트(21)가 제거되고, 웰 확산층(11a)과 P타입 저농도 불순물 영역(22)을 포함하는 활성 영역(13)과, 외주부를 배제한 제 1 레지스터(18a)의 부분을 국부적으로 커버하도록 다른 포토레지스트(21)가 패터닝된다. 제 1 레지스터(18a)의 외주부와 반도체 기판(11) 표면의 N타입 저농도 불순물 영역(25)이 예를 들어 5×1015 atoms/cm2의 도즈량으로 비소로 이온주입된다. 따라서, 제 1 레지스터(18a)의 외주부가 고농도 불순물 영역(23)으로서 형성되어, 예를 들어, 알루미늄 합금으로 만들어진 도전라인이 충분히 연결될 수 있다. 또한, N타입 저농도 불순물 영역(25)에서, N타입 고농도 불순물 영역(24)이 NMOS 트랜지스터의 소스 및 드레인으로서 좋은 특성을 포함하도록 형성된다. 그래서 N타입 저농도 불순물 영역(25)과 N타입 고농도 불순물 영역(24)이 형성되는 활성 영역(13)이 NMOS 트랜지스터로서 역할할 수 있다(도 10).
다음에, 포토레지스트(21)가 제거되고, 제 1 레지스터(18), NMOS 트랜지스터로 역할하는 활성 영역(13), 및 외주부를 배제한 제 2 레지스터(18b)의 부분을 국 부적으로 커버하도록 다른 포토레지스트(21)가 패터닝된다. 제 2 레지스터(18b)의 외주부와 반도체 기판(11) 표면의 P타입 저농도 불순물 영역(22)이 예를 들어 5×1015 atoms/cm2 의 도즈량으로 BF2로 이온주입된다. 따라서, 제 2 레지스터(18b)의 외주부가 고농도 불순물 영역(26)으로서 형성되어 예를 들어 알루미늄 합금으로 만들어진 도전라인이 충분히 연결될 수 있다. 또한, P타입 저농도 불순물 영역(22)에서, P타입 고농도 불순물 영역(27)이 PMOS 트랜지스터의 소스와 드레인으로서 좋은 특성을 포함하도록 형성된다. 그래서, P타입 저농도 불순물 영역(22)과 P타입 고농도 불순물 영역(27)이 형성되는 활성 영역(13)은 PMOS 트랜지스터로서 역할할 수 있다(도 11).
그 후, 종래의 반도체 장치 제조 공정의 경우에서처럼, 중간 절연막, 접촉홀, 도전라인, 보호막 등이 형성되어서, MOS 반도체 장치를 형성한다.
도 12에 도시된 것처럼, 본 발명의 실시형태에 따른 필드 산화물 절연막 형성 단계에서, 활성 영역(13)에서, 원심력 작용 방향(F)의 전방 측에 위치되고 반도체 기판(11)의 표면을 따라 원심력 작용 방향(F)으로 반도체 기판(11)의 표면에서 스핀 코팅의 회전 중심(0)에 대향하는 활성 영역(13)의 측면부에 대응하는 부분(13a)이 반도체 기판(11)을 평면도에서 보았을 때 원심력 작용 방향(F)의 전방 측으로 볼록한 곡면을 갖도록, 필드 산화물 절연막(12)이 형성된다. 도 12의 실시예에서, 활성 영역(13)은 평면도에서 직사각형을 가지며 4개의 코너 각각은 활성 영역(13)의 외측으로 볼록한 곡면을 갖는다.
또한, 전극 형성 단계에서, 도 12에 도시된 바와 같이, 전극(16)에서, 원심력 작용 방향(F)의 후방 측에 위치되고 반도체 기판(11)의 표면을 따라 원심력 작용 방향(F)으로 반도체 기판(11)의 표면에서 스핀 코팅의 회전 중심(0)에 대향하는 전극(16)의 측면부에 대응하는 부분(16a)이 반도체 기판(11)을 평면도에서 보았을 때 원심력 작용 방향(F)의 후방 측으로 볼록한 곡면을 갖도록, 전극막(14)의 불필요한 부분이 에칭되어 제거된다. 도 12의 실시예에서, 전극(16)의 모든 코너 각각은 전극(16)의 외측으로 볼록한 곡면을 갖는다.
상기한 바와 같이, 본 발명의 실시형태의 반도체 장치 제조 방법 및 반도체 장치에 따르면, 스핀 코팅의 원심력 작용 방향(F)의 전방 측에 위치된, 활성 영역(13)의 측면부의 부분(13a)이 반도체 기판(11)을 평면도에서 보았을 때 원심력 작용 방향(F)의 전방 측으로 볼록한 곡면을 갖도록, 필드 산화물 절연막(12)이 형성된다. 결과적으로, 활성 영역(13)에 대응하는 전극막(14)의 표면에서 오목부(14b)(도 2)로 흐른 포토레지스트(15)가, 전극 형성 단계에서 스핀 코팅 동안 작은 영역에 집중되지 않고 분산되는 방식으로 오목부(14b)의 외부로 흐를 수 있다.
따라서, 전극막(14)의 표면의 오목부(14b)와 관련하여 원심력 작용 방향(F)의 전방 측에 위치된 부분에서 평탄하지 않은 코팅을 방지할 수 있고, 보다 높은 치수 정밀도를 갖는 전극(16)의 형성을 가능하게 한다. 그래서, 전극(16)의 치수 정밀도가 낮아짐으로 인해, 전극(16)의 형성 후에 형성되는 레지스터(18a, 18b)의 치수 정밀도의 낮아짐이 방지될 수 있고, 원하는 특성을 갖는 반도체 장치의 형성을 가능하게 한다.
또한, 전극 형성 단계에서, 스핀 코팅의 원심력 작용 방향(F)의 후방 측에서 위치된, 전극(16)의 외면부의 부분(16a)이 반도체 기판(11)을 평면도에서 보았을 때 원심력 작용 방향(F)의 후방 측으로 볼록한 곡면을 갖도록 전극(16)이 형성된다. 전극(16)의 형성은 보다 낮은 레지스턴스의 볼록부(17a)의 표면에, 레지스터막(17)의 표면에서 전극에 대응하는 볼록부(17a)(도 5)와 상충한, 포토레지스트(15)의 원할한 장착을 가능하게 한다. 따라서, 볼록부(17a) 표면의 평탄하지 않은 코팅과 레지스터막(17)의 표면에서 볼록부(17a)와 관련하여 원심력 작용 방향(F)의 전방 측에 위치된 부분이 방지될 수 있어, 보다 높은 치수 정밀도를 갖는 레지스터(18a, 18b)의 형성을 가능하게 하여, 원하는 특성을 갖는 반도체 장치의 일정 형성을 가능하게 한다.
또한, 이 단계들을 통해 반도체 장치가 형성되므로, 복수의 전극(16), 복수의 레지스터(18a), 및 복수의 레지스터(18b)가 반도체 기판(11)의 표면에 형성될 때에도, 반도체 기판(11)의 표면상의 위치에 따른 전극(16)과 레지스터(18a, 18b)의 치수 정밀도에서의 편차가 방지될 수 있어, 상기한 바와 같이, 원하는 특성을 갖는 반도체 장치의 일정 형성을 가능하게 한다.
본 발명의 기술적 범위는 상기한 실시형태의 본 발명에 한정되지 않고, 본 발명의 실시형태는 본 발명의 요점으로부터 일탈하지 않는 한 다양하게 변형될 수 있다.
예를 들어, 본 발명의 실시형태에서, 도 2에 도시된 전극 형성 단계에서, 전 극막(14)이 형성되고 전극막(14)은 불순물로 이온주입되어서, 전극막(14)을 P+타입 폴리실리콘으로 형성한다. 또는, 전극 기판(11)의 표면에 전극막(14)을 형성시 불순물이 동시에 혼합되는 소위 도핑 CVD법(doped-CVD method)이 수행되어서, P+타입 폴리실리콘의 전극막(14)을 직접 형성한다.
또한, 본 발명의 실시형태에서, 도 3의 전극 형성 단계에서, 난융 금속 실리사이드로 만들어진 텅스텐 실리사이드층(19)이 전극층(14)의 표면에 형성된다. 또는, 몰리부덴 실리사이드, 티타늄 실리사이드, 또는 플래티늄 실리사이드가 사용될 수 있다.
또한, 본 발명의 실시형태에서, 도 4의 전극 형성 단계에서, 열 산화 CVD법, 저압 CVD법 등이 수행되어서, 전극(16) 등의 외면을 커버하도록 100Å 내지 500Å의 두께를 갖는 산화물 절연막(20)을 형성한다. 또는, 전극(16) 등의 외면에, 그 각각이 300Å의 두께를 갖는 산화막, CVD법에 의해 형성된 500Å의 두께를 갖는 질화물막, 및 10Å의 두께를 갖는 열 산화물막이 차례로 적층되는 절연막이 형성될 수 있다.
또한, 본 발명의 실시형태에서, 레지스터 형성 단계에서, 우선, 레지스터막(17)의 전체 표면이 붕소와 같은 불순물로 이온주입되어서, 도 5에 도시된 바와 같이 저농도 P타입으로 전체 레지스터막(17)을 형성한다. 또는, 이온주입을 수행하지 않고, 도 9를 참조로 설명된 바와 같이 웰 확산층(11a)에서 P타입 저농도 불순물 영역(22)을 형성함과 동시에, 제 2 레지스터(18b)의 전체 영역이 붕소 또는 BF2으로 이온주입될 수 있어서, 저농도의 P타입 폴리실리콘으로 제 2 레지스터(18b)를 형성한다.
또한, 본 발명의 실시형태에서, 레지스터 형성 단계에서, 레지스터막(17)의 소정 부분이 인과 같은 불순물로 국부적으로 이온주입되어서, 상기 부분을 도 6에 도시된 바와 같이 저농도 N타입으로 형성한다. 또는 이온주입을 수행하지 않고, 도 10을 참조로 상기한 바와 같이 고농도 불순물 영역(23)으로 제 1 레지스터(18a)의 외주부를 형성함과 동시에, 전체 제 1 레지스터(18a)가 고농도 불순물 영역(23)의 고농도 불순물로 도핑될 수 있어서, 본 발명의 실시형태에서 얻어진 제 1 레지스터(18a)보다 낮은 레지스턴스를 갖는 레지스터를 형성한다.
또한, 본 발명의 실시형태에서, 레지스터 형성 단계에서, 전체 레지스터막(17)이 붕소와 같은 불순물로 이온주입되어서, 도 5에 도시된 바와 같이 저농도 P타입으로 전체 레지스터막(17)을 형성한다. 또는, 이온주입을 수행하지 않고, 도 11을 참조하여 위에서 설명한 바와 같이 제 2 레지스터(18b)의 외주부를 고농도 불순물 영역으로 형성함과 동시에, 전체 제 2 레지스터(18b)가 고농도 불순물 영역(26)의 고농도 불순물로 도핑될 수 있고, 그래서 본 발명의 실시형태에서 얻어진 제 2 레지스터(18b)보다 작은 레지스턴스를 갖는 레지스터를 형성한다.
또한, 도 2의 전극막(14)을 도 3의 전극(16)으로 형성함과 동시에 제 2 레지스터(18b)를 형성하는 것이 가능하다.
또, 본 발명의 실시형태에서, 도 12에 도시된 바와 같이, 활성 영역(13)과 전극(16) 각각은 볼록면부를 포함한다. 또는, 활성 영역(13)의 측면부 중에서, 적 어도, 스핀 코팅의 원심력 작용 방향(F)의 전방 측에 위치된 부분(13a)은 원심력 작용 방향(F)의 전방 측으로 볼록한 곡면을 가질 수 있다.
또한, 본 발명의 실시형태에서, 도 12에 도시된 바와 같이, 전극(16)의 모든 코너가 원심력 작용 방향(F)의 후방 측으로 볼록한 곡면을 가진다. 또는, 전극(16)의 측면부 중에서, 적어도 원심력 작용 방향(F)의 후방 측에 위치된 부분(16a)은 원심력 작용 방향(F)의 후방 측으로 볼록한 곡면을 가질 수 있다.
이상에서 설명한 바와 같이 본 발명에 따르면, 스핀 코팅에서 포토레지스트의 평탄한 인가를 제공할 수 있을 뿐만 아니라 반도체 장치가 원하는 특성을 갖는 효과가 있다.

Claims (4)

  1. 반도체 기판의 표면을 국부적으로 산화시키는 단계, 상기 반도체 기판의 표면을 따라 팽창(swell)하는 필드 산화물 절연막을 형성하는 단계, 및 상기 필드 산화물 절연막을 사용하여 상기 반도체 기판의 표면을 복수의 활성 영역으로 분할하는 단계를 포함하는 필드 산화물 절연막 형성 단계;
    상기 반도체 기판의 표면에 전극막을 형성하는 단계, 스핀 코팅에 의해 상기 전극막의 표면에 포토레지스트를 인가하는 단계, 상기 포토레지스트를 광에 노출시키는 단계, 및 전극을 형성하기 위해, 상기 전극막의 불필요한 부분을 에칭하여 제거하는 단계를 포함하는 전극 형성 단계; 및
    상기 기판의 표면에 레지스터막을 형성하는 단계, 스핀 코팅에 의해 상기 레지스터막의 표면에 포토레지스트를 인가하는 단계, 상기 포토레지스트를 광에 노출시키는 단계, 및 레지스터를 형성하기 위해, 상기 레지스터막의 불필요한 부분을 에칭하여 제거하는 단계를 포함하는 레지스터 형성 단계를 포함하며,
    상기 필드 산화물 절연막 형성 단계는 상기 활성 영역 각각의 측면부를 구성하고, 상기 스핀 코팅을 위한 상기 반도체 기판의 표면의 회전 중심에 대향하며, 상기 반도체 기판의 표면을 따라 원심력 작용 방향의 전방 측에 위치하는 부분이 상기 반도체 기판을 따라 원심력의 전방 방향으로 볼록한 곡면을 갖도록 상기 필드 산화물 절연막을 형성하는 단계를 포함하는, 반도체 장치 제조 방법.
  2. 청구항 1에 있어서,
    상기 전극 형성 단계는, 상기 전극에서, 원심력 작용 방향의 후방 측에 위치되고 상기 반도체 기판의 표면을 따라 원심력 작용 방향으로 반도체 기판의 표면에서 스핀 코팅의 회전 중심에 대향하는 전극의 측면부에 대응하는 부분이 상기 반도체 기판을 따라 원심력 작용 방향의 후방 측으로 볼록한 곡면을 가지도록 불필요한 부분을 에칭하여 제거하는 단계를 포함하는, 반도체 장치 제조 방법.
  3. 반도체 기판의 표면을 따라 배치되어, 상기 반도체 기판의 표면을 복수의 활성 영역으로 분할하는 필드 산화물 절연막;
    전극; 및
    레지스터를 포함하며,
    상기 필드 산화물 절연막은 상기 활성 영역 각각의 측면부를 구성하고, 스핀 코팅을 위한 상기 반도체 기판의 표면의 회전 중심에 대향하며, 상기 반도체 기판의 표면을 따라 원심력 작용 방향의 전방 측에 위치하는 부분을 가지며, 이 부분은 상기 반도체 기판을 따라 원심력의 전방 방향으로 볼록한 곡면을 갖는, 반도체 장치.
  4. 청구항 3에 있어서,
    상기 전극은, 원심력 작용 방향의 후방 측에 위치되고 상기 반도체 기판의 표면을 따라 원심력 작용 방향으로 반도체 기판의 표면에서 스핀 코팅의 회전 중심 에 대향하는 전극의 측면부에 대응하는 부분을 포함하며, 이 부분은 상기 반도체 기판을 평면도에서 보았을 때 원심력 작용 방향의 후방 측으로 볼록한 곡면을 갖는, 반도체 장치.
KR1020070051913A 2006-05-29 2007-05-29 반도체 장치 제조 방법 및 반도체 장치 KR101437683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00148448 2006-05-29
JP2006148448A JP4863770B2 (ja) 2006-05-29 2006-05-29 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
KR20070114661A true KR20070114661A (ko) 2007-12-04
KR101437683B1 KR101437683B1 (ko) 2014-09-03

Family

ID=38748753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070051913A KR101437683B1 (ko) 2006-05-29 2007-05-29 반도체 장치 제조 방법 및 반도체 장치

Country Status (5)

Country Link
US (1) US7790555B2 (ko)
JP (1) JP4863770B2 (ko)
KR (1) KR101437683B1 (ko)
CN (1) CN101083228B (ko)
TW (1) TWI423304B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090067595A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7785979B2 (en) * 2008-07-15 2010-08-31 International Business Machines Corporation Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same
JP5524662B2 (ja) * 2010-03-17 2014-06-18 旭化成エレクトロニクス株式会社 半導体装置の製造方法
JP2016134544A (ja) * 2015-01-21 2016-07-25 キヤノン株式会社 半導体装置の製造方法
US11664436B2 (en) * 2021-03-01 2023-05-30 Wolfspeed, Inc. Semiconductor devices having gate resistors with low variation in resistance values

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246660A (ja) * 1984-05-22 1985-12-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH07263434A (ja) * 1994-03-22 1995-10-13 Nippon Steel Corp 素子分離領域の形成方法
JPH10303098A (ja) 1997-04-24 1998-11-13 Matsushita Electric Works Ltd 半導体装置の製造方法
JPH1187335A (ja) * 1997-09-04 1999-03-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3349423B2 (ja) * 1998-02-12 2002-11-25 三洋電機株式会社 半導体集積回路
JP2000131824A (ja) * 1998-10-28 2000-05-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004200372A (ja) * 2002-12-18 2004-07-15 Renesas Technology Corp 半導体装置
JP2007258295A (ja) * 2006-03-22 2007-10-04 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR101437683B1 (ko) 2014-09-03
JP4863770B2 (ja) 2012-01-25
US7790555B2 (en) 2010-09-07
CN101083228A (zh) 2007-12-05
US20070272984A1 (en) 2007-11-29
TWI423304B (zh) 2014-01-11
JP2007318019A (ja) 2007-12-06
TW200816270A (en) 2008-04-01
CN101083228B (zh) 2012-06-20

Similar Documents

Publication Publication Date Title
JPH1074847A (ja) 半導体記憶装置の製造方法
KR20070114661A (ko) 반도체 장치 제조 방법 및 반도체 장치
US8063439B2 (en) Semiconductor device and fabrication method thereof
KR100311498B1 (ko) 반도체 소자의 이중 게이트 형성방법
JPH1064898A (ja) 半導体装置の製造方法
KR100249168B1 (ko) 반도체소자 제조방법
JPH1098186A (ja) 半導体装置及びその製造方法
KR20030013624A (ko) 노치부가 있는 게이트 전극을 갖춘 반도체 소자 및 그제조 방법
KR0180135B1 (ko) 반도체 소자 제조방법
KR100379510B1 (ko) 반도체 소자 제조방법
KR100236073B1 (ko) 반도체 소자의 제조방법
JPH10163490A (ja) トランジスタの製造方法
KR20010059735A (ko) 금속 게이트전극을 갖는 모스트랜지스터 제조방법
KR100978044B1 (ko) 레지스터 제조 방법
US6638806B2 (en) Semiconductor device and method of fabricating the same
JP2004023005A (ja) 半導体装置及びその製造方法
KR20010008591A (ko) 반도체장치의 게이트전극 제조방법
KR20010004551A (ko) 반도체 집적 장치의 제조방법
JPH01266765A (ja) Ｍｉｓ型電界効果半導体装置の製造方法
JPH04337650A (ja) 半導体集積回路装置の製造方法
JPH02237146A (ja) 半導体装置の製造方法
KR19990002165A (ko) 저항 소자의 제조 방법
JPH0878534A (ja) 半導体装置及びその製造方法
KR20010091776A (ko) 반도체 소자의 콘택홀 형성 방법
JPH0582547A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 6