CN101083228A - 半导体装置制造方法及半导体装置 - Google Patents

半导体装置制造方法及半导体装置 Download PDF

Info

Publication number
CN101083228A
CN101083228A CNA2007101064443A CN200710106444A CN101083228A CN 101083228 A CN101083228 A CN 101083228A CN A2007101064443 A CNA2007101064443 A CN A2007101064443A CN 200710106444 A CN200710106444 A CN 200710106444A CN 101083228 A CN101083228 A CN 101083228A
Authority
CN
China
Prior art keywords
semiconductor substrate
electrode
resistor
film
substrate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101064443A
Other languages
English (en)
Other versions
CN101083228B (zh
Inventor
塚本明子
长谷川尚
小山内润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101083228A publication Critical patent/CN101083228A/zh
Application granted granted Critical
Publication of CN101083228B publication Critical patent/CN101083228B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

提供了一种半导体装置制造方法，包括场氧化物绝缘薄膜形成步骤，所述场氧化物绝缘薄膜形成步骤包括形成场氧化物绝缘薄膜(12)，使得当在平面图中观察半导体衬底(11)时，在有源区域(13)中，部分(13a)朝着离心力作用方向(F)的前向侧具有曲面凸出，所述部分(13a)对应于所述有源区域(13)的侧表面部分，所述侧表面部分沿着半导体衬底(11)的表面在离心力作用方向(F)上与半导体衬底(11)的表面上旋转涂覆中的旋转中心(O)相对。

Description

半导体装置制造方法及半导体装置
技术领域
本发明涉及半导体装置制造方法及半导体装置。
背景技术
如在JP 10-303098A中所公开的，该领域的半导体装置通常按照以下步骤顺序形成：场氧化物绝缘薄膜形成步骤，其中使半导体衬底表面经历局部氧化，以形成沿着半导体衬底表面增厚的场氧化物绝缘薄膜，从而将半导体衬底表面分成多个有源区域；电极形成步骤，其中在半导体衬底表面上形成电极薄膜，使通过旋转涂覆涂覆至电极薄膜表面的光致抗蚀剂暴露于光，以及刻蚀电极薄膜的不必要部分并将其移除以形成电极；和电阻器形成步骤，其中在半导体衬底表面上形成电阻器薄膜，使通过旋转涂覆涂覆至电阻器薄膜表面的光致抗蚀剂暴露于光，以及刻蚀电阻器薄膜的不必要部分并将其移除以形成电阻器。
在这些步骤中，在电极薄膜形成时已经在半导体衬底表面上形成了不平坦结构，其中凸出部分由场氧化物绝缘薄膜构成而凹入部分由有源区域构成。然后，还使得在这样的半导体衬底上形成的电极薄膜的表面不平整，该表面不平整与半导体衬底表面不平整对应。因此经过在这样的电极薄膜表面上进行旋转涂覆很难来涂覆光致抗蚀剂以得到均匀的厚度，随后可能导致不平整涂覆。
更加确切地讲，当光致抗蚀剂流进凹入部分时，所述凹入部分对应于下面的有源区域，在电极薄膜的表面上光致抗蚀剂将集中在拐角处，当在平面图中观察半导体衬底时，所述拐角由凸出部分的侧表面部分包围，所述侧表面部分沿着半导体衬底表面在离心力作用方向上与用于旋转涂覆的半导体衬底表面中的旋转中心相对，并且所述拐角定位在离心力作用方向的前向侧。然后，一定量的集中光致抗蚀剂流出凹入部分。结果，沿着离心力作用方向在所述拐角的前向侧，在电极薄膜表面上的部分上可能出现不平整的涂覆。
在上述的半导体装置制造方法中，在电极薄膜表面上的光致抗蚀剂的不平整涂覆降低了电极尺寸的准确性，进一步影响了随后的电阻器形成步骤，这导致电阻器尺寸准确性一定程度的降低，使得半导体装置将不具有期望的性质。
发明内容
鉴于上述内容，进行了本发明，并且本发明的目标是提供半导体装置制造方法和半导体装置，其能够在旋转涂覆中提供平整的光致抗蚀剂涂覆且能够提供具有期望性质的半导体装置。
为了解决所述的问题并实现如上所述的本发明的目标，根据本发明，提供了一种半导体装置制造方法，包括：
场氧化物绝缘薄膜形成步骤，包括：
使半导体衬底表面经历局部氧化；
沿着半导体衬底表面形成场氧化物绝缘薄膜；和
通过使用场氧化物绝缘薄膜将半导体衬底表面分成多个有源区域；
电极形成步骤，包括：
在半导体衬底表面上形成电极薄膜；
通过旋转涂覆在电极薄膜表面上涂覆光致抗蚀剂；
使光致抗蚀剂暴露于光；和
刻蚀并移除电极薄膜的不必要部分，以形成电极；和
电阻器形成步骤，包括：
在衬底表面上形成电阻器薄膜；
通过旋转涂覆在电阻器薄膜的表面上涂覆光致抗蚀剂；
使光致抗蚀剂暴露于光；和
刻蚀并移除电阻器薄膜的不必要部分，以形成电阻器；
其中，所述场氧化物绝缘薄膜形成步骤包括：形成场氧化物绝缘薄膜，使得一部分沿着半导体衬底朝着离心力的前向方向具有曲面凸出，所述一部分构成每个有源区域的侧表面部分，与用于旋转涂覆的半导体衬底表面的旋转中心相对，且沿着半导体衬底表面定位在离心力作用方向的前侧。
此外，根据本发明，提供了一种半导体装置，包括：
沿着半导体衬底表面布置的场氧化物绝缘薄膜，所述场氧化物绝缘薄膜将半导体衬底表面分成多个有源区域；
电极；和
电阻器；
其中，所述场氧化物绝缘薄膜具有沿着半导体衬底朝着离心力的前向方向具有曲面凸出的部分，所述部分构成每个有源区域的侧表面部分，与用于旋转涂覆的半导体衬底表面的旋转中心相对，且沿着半导体衬底表面定位在离心力作用方向的前侧。
根据上述的本发明，在场氧化物绝缘薄膜形成步骤，形成场氧化物绝缘薄膜使得在有源区域的侧表面部分，在旋转涂覆中定位在离心力作用方向前侧的部分沿着半导体衬底朝着离心力作用方向的前向侧具有曲面凸出。在电极形成步骤中的旋转涂覆期间，流进对应于电极薄膜表面上有源区域的凹入部分的光致抗蚀剂可以以分散的方式流出凹入部分，而未集中至小区域。因此，在相对于电极薄膜表面上的凹入部分定位在离心力作用方向前侧的部分中可以避免不平整涂覆，在电极形成中给出更高的尺寸精确度。因而，还可以避免由于电极尺寸精确度降低而引起的电极形成之后形成的电阻器尺寸精确度的降低，使得能够形成具有期望性质的半导体装置。
另外，还可以避免多个电极和电阻器根据其在半导体衬底表面上的位置的尺寸精确度偏差。
在上述的半导体装置制造方法中，电极形成步骤可以包括刻蚀和移除不必要部分，使得在电极中，一部分沿着半导体衬底朝着离心力作用方向的后向侧具有曲面凸出，所述一部分对应于电极的侧表面部分，所述侧表面部分沿着半导体衬底表面在离心力作用方向上与半导体衬底表面上旋转涂覆中的旋转中心相对，并且定位在离心力作用方向的后向侧。
另外，在如上所述的半导体装置中，电极可以包括沿着半导体衬底朝着离心力作用方向的后向侧具有曲面凸出的部分，所述部分对应于电极的侧表面部分，所述侧表面部分沿着半导体衬底表面在离心力作用方向上与半导体衬底表面上旋转涂覆中的旋转中心相对，并且定位在离心力作用方向的后向侧。
此处，在电极形成步骤形成电极，使得在旋转涂覆中定位在离心力作用方向后向侧的电极侧表面部分的那个部分沿着半导体衬底朝着离心力作用方向的后向侧具有曲面凸出。电极的形状使得可以平滑地将与凸出部分(所述凸出部分与电阻器薄膜表面上的电极对应)相碰撞的光致抗蚀剂放置在电阻较小的凸出部分的表面上。因此，可以避免凸出部分表面上以及相对于电阻器薄膜表面上的凸出部分定位在离心力作用方向前侧的部分表面上的不平整涂覆，使得能够形成具有更高精确度的电阻器，这使得能够必然形成具有期望性质以及在上述电极中具有更高尺寸精确度的半导体装置。
附图说明
图中：
图1示出了根据本发明实施例的半导体装置制造方法的第一步骤的图示；
图2示出了根据本发明实施例的半导体装置制造方法的第二步骤的图示；
图3示出了根据本发明实施例的半导体装置制造方法的第三步骤的图示；
图4示出了根据本发明实施例的半导体装置制造方法的第四步骤的图示；
图5示出了根据本发明实施例的半导体装置制造方法的第五步骤的图示；
图6示出了根据本发明实施例的半导体装置制造方法的第六步骤的图示；
图7示出了根据本发明实施例的半导体装置制造方法的第七步骤的图示；
图8示出了根据本发明实施例的半导体装置制造方法的第八步骤的图示；
图9示出了根据本发明实施例的半导体装置制造方法的第九步骤的图示；
图10示出了根据本发明实施例的半导体装置制造方法的第十步骤的图示；
图11示出了根据本发明实施例的半导体装置制造方法的第十一步骤的图示；和
图12示出了根据本发明实施例的半导体装置的有源区域的平面图。
具体实施方式
在下文中，将参考图1至图12描述本发明的实施例。本发明的半导体装置制造方法包括：场氧化物绝缘薄膜形成步骤，所述场氧化物绝缘薄膜形成步骤包括：使半导体衬底11的表面经历局部氧化方法(所谓的LOCOS方法)，形成相对于半导体衬底11的表面增厚的场氧化物绝缘薄膜12以及通过使用场氧化物绝缘薄膜12将半导体衬底11的表面限定为多个有源区域13；电极形成步骤，所述电极形成步骤包括：在半导体衬底11的表面上形成电极薄膜14，通过旋转涂覆在电极薄膜14的表面上涂覆光致抗蚀剂15，使光致抗蚀剂15暴露于光以及刻蚀并移除电极薄膜14的不必要部分以形成电极16；和电阻器形成步骤，所述电阻器形成步骤包括：在衬底11的表面上形成电阻器薄膜17，通过旋转涂覆在电阻器薄膜17的表面上涂覆光致抗蚀剂15，使光致抗蚀剂15暴露于光以及刻蚀并移除电阻器薄膜17的不必要部分以形成电阻器18a和18b。在如上所述的每个步骤中，在光致抗蚀剂15的旋转涂覆情况下，使光致抗蚀剂15落在半导体衬底11表面上的旋转中心处或者其附近。
下文中，将详细描述各个步骤。
首先，将参考图1描述场氧化物绝缘薄膜形成步骤。
在场氧化物绝缘薄膜形成步骤，首先在半导体衬底11的表面上，使用杂质对其中将形成有源区域13(随后进行描述)的部分的一部分执行离子注入。然后使得到的部分经历高温退火处理以使杂质扩散，从而形成良好扩散层11a。此处，在半导体衬底11由例如P型硅制成的情况下，使用磷作为杂质执行离子注入以得到N型的良好扩散层11a。接着，对半导体衬底11的表面进行局部氧化，同时布置掩模11b以面对半导体衬底11的表面，从而形成场氧化物绝缘薄膜12，所述每个掩模11b均被构图以对应于待由例如氮化硅形成或者制成的场氧化物绝缘薄膜12的平面视图中的形状。场氧化物绝缘薄膜12相对于原始的半导体衬底11的表面向内和向外膨胀，且整个膨胀部分具有6000至8000的厚度。由于场氧化物绝缘薄膜12这样得到，因此在半导体衬底11表面上限定了多个有源区域13。应当注意，每个有源区域13完全由场氧化物绝缘薄膜12包围。
在这种情况下，不平整地形成了半导体衬底11的表面，同时场氧化物绝缘薄膜12相对于半导体衬底11的表面凸出，而每个有源区域13相对于其凹入。
接着，将参考图2至图4描述电极形成步骤。
在电极形成步骤中，首先，使每个有源区域13经历热氧化处理，从而形成每个厚度均为100至400的栅氧化物绝缘薄膜11c。然后，对每个栅氧化物绝缘薄膜11c进行离子注入，从而对于每个栅氧化物绝缘薄膜11c赋予期望的阈值电压。
接着，通过CVD方法在半导体衬底11的基本整个表面上形成例如由多晶硅制成的电极薄膜14。在这种情况下，形成不平整的电极薄膜14，以与半导体衬底11的不平整表面对应。换言之，电极薄膜14具有凸出部分14a和凹入部分14b。凸出部分14a对应于其中形成场氧化物绝缘薄膜12的部分，而凹入部分14b对应于其中形成有源区域13的部分。然后，使用诸如硼或者BF2的杂质对电极薄膜14执行离子注入，从而使整个电极薄膜14形成为P+型多晶硅(图2)。
随后，对电极薄膜14的表面进行溅射等，以形成由耐熔金属硅化物制成的硅化钨层19。然后，使用光致抗蚀剂15对硅化钨层19的表面进行旋转涂覆，在其上布置具有图案的掩模，使整体暴露于光，并且刻蚀和移除不必要部分，从而形成由P+型多晶硅制成的多个电极16(图3)。应当注意在图3的实例中，多个电极16布置在各个有源区域13上。
然后，移除布置在电极16的表面上的每个光致抗蚀剂15，执行热氧化CVD方法、低压CVD方法等，从而形成氧化物绝缘薄膜20以便覆盖多个电极16的外部表面和硅化钨层19(图4)。
接下来，将参考图5至11描述电阻器形成步骤。
在电阻器形成步骤中，首先，通过CVD方法或者溅射方法，在半导体衬底11的基本整个表面上形成厚度为500至3000且由例如多晶硅制成的电阻器薄膜17。在这种情况下，电阻器薄膜17具有凸出部分17a和凹入部分17b。凸出部分17a对应于其中形成场氧化物绝缘薄膜12的部分以及其中形成电极16的部分。场氧化物绝缘薄膜12相对于半导体衬底11的表面凸出。凹入部分17b对应于其中形成有源区域13的部分。有源区域13相对于半导体衬底11的表面凹入。然后，使用诸如硼或者BF2的杂质，以例如大约1×1014原子/cm2的剂量，对电阻器薄膜17的整个表面进行离子注入，从而使整个电阻器薄膜17形成为低浓度P型多晶硅(图5)。
然后，在电阻器薄膜17的表面上对光致抗蚀剂21进行构图，使得电阻器薄膜17的预定部分(在图6的实例中，布置在场氧化物绝缘薄膜12上的电阻器薄膜17部分的一部分)局部曝光。此后，使用诸如硼或者BF2的杂质对电阻器薄膜17的预定部分进行离子注入，从而形成具有不同杂质浓度的电阻器薄膜。还可能通过以磷或砷执行离子注入形成N型电阻器薄膜(图6)。
随后，从电阻器薄膜17的表面移除光致抗蚀剂21，通过旋转涂覆将光致抗蚀剂15涂覆在电阻器薄膜17的表面，在半导体衬底11的表面上布置具有图案的掩模，所述图案对应于待形成的多个电阻器18a和18b的图案形式，并使整体暴露于光。此后，通过执行例如各向异性干法刻蚀(特别是，RIE)来移除电阻器薄膜17的不必要部分，从而形成第一电阻器18a和第二电阻器18b。第一电阻器18a由电阻器薄膜17的预定部分的N型多晶硅制成，而第二电阻器18b由P型多晶硅(图7)制成。
接着，移除布置在第一电阻器18a和第二电阻器18b表面上的光致抗蚀剂15，对所述光致抗蚀剂21进行构图，使得其中没有形成良好扩散层11a的多个有源区域13的部分被局部曝光，并使用砷对曝光的有源区域13进行离子注入。使与电极16连续且在其外围的有源区域13的部分具有1×1016原子/cm3至1×1018原子/cm3的杂质浓度，从而形成N型低浓度杂质区域25(图8)。
然后，移除光致抗蚀剂21，构图另外的光致抗蚀剂21，使得其中形成了良好扩散层11a的多个有源区域13的部分被局部曝光，并使用硼或者BF2对曝光的有源区域13中形成的良好扩散层11a进行离子注入。使与电极16连续且在其外围的良好扩散层11a的部分具有1×1016原子/cm3至1×1018原子/cm3的杂质浓度，从而形成P型低浓度杂质区域22(图9)。
接着，移除光致抗蚀剂21，构图另外的光致抗蚀剂21，以局部覆盖包括良好扩散层11a和P型低浓度杂质区域22的有源区域13以及除了其外部的外围部分之外的第一电阻器18a的部分。使用砷以例如5×1015原子/cm2的剂量对第一电阻器18a外部的外围部分以及半导体衬底11表面上的N型低浓度杂质区域25执行离子注入。因此，第一电阻器18a外部的外围部分形成为高浓度杂质区域23，使得能够令人满意地连接由例如铝合金制成的导电线。此外，在N型低浓度杂质区域25中，形成N型高浓度杂质区域24以包括作为NMOS晶体管的源和漏的有利特性。其中形成N型低浓度杂质区域25和N型高浓度杂质区域24的有源区域13因此可以用作NMOS晶体管(图10)。
然后，移除光致抗蚀剂21，并对另外的光致刻蚀剂21进行构图，以局部覆盖第一电阻器18a、用作NMOS晶体管的有源区域13以及除了其外部的外围部分之外的第二电阻器18b的部分。使用BF2以例如5×1015原子/cm2的剂量对第二电阻器18b外部的外围部分和半导体衬底11表面上的P型低浓度杂质区域22执行离子注入。因而，使第二电阻器18b外部的外围部分形成为高浓度杂质区域26，使得能够令人满意地连接由例如铝合金制成的导电线。此外，在P型低浓度杂质区域22中，形成P型高浓度杂质区域27以包括作为PMOS晶体管的源和漏的有利特性。其中形成P型低浓度杂质区域22和P型高浓度杂质区域27的有源区域13因此可以用作PMOS晶体管(图11)。
此后，如在传统半导体装置制造过程的情况一样，形成中间绝缘薄膜、接触孔、导电线、保护薄膜等，从而形成MOS半导体装置。
如图12所示，在根据本发明实施例的场氧化物绝缘薄膜形成步骤，形成场氧化物绝缘薄膜12，使得在平面图中观察半导体衬底11时，在有源区域13中，部分13a朝着离心力作用方向F的前向侧具有曲面凸出，所述部分13a对应于有源区域13的侧表面部分，所述侧表面部分沿着半导体衬底11的表面在离心力作用方向F与半导体衬底11表面上旋转涂覆中的旋转中心O相对，并且定位在离心力作用方向F的前向侧。在图12的实例中，在平面图中所述有源区域13具有矩形形状以及四个拐角，所述每个拐角朝着有源区域13的外侧具有曲面凸出。
另外，在电极形成步骤，如图12所示，刻蚀并移除电极薄膜14的不必要的部分，使得在平面图中观察半导体衬底11时，在电极16中，部分16a朝着离心力作用方向F的后向侧具有曲面凸出，所述部分16a对应于电极16的侧表面部分，所述侧表面部分沿着半导体衬底11的表面在离心力作用方向F上与半导体衬底11表面上旋转涂覆中的旋转中心O相对，并且定位在离心力作用方向F的后向侧。在图12的实例中，电极16的所有拐角中的每个拐角朝着电极16的外侧具有曲面凸出。
如上所述，根据本发明实施例的半导体装置制造方法和半导体装置，形成场氧化物绝缘薄膜12，使得在平面图中观察半导体衬底11时，定位在旋转涂覆中离心力作用方向F前向侧的有源区域13侧表面部分的部分13a朝着离心力作用方向F的前向侧具有曲面凸出。结果，在电极形成步骤中的旋转涂覆期间，流入与有源区域13对应的电极薄膜14表面上的凹入部分14b(图2)中的抗蚀剂15可以以分散的方式流出凹入部分14b，而没有集中在小面积内。
因此，可以相对于电极薄膜14的表面上的凹入部分14b在定位在离心力作用方向F前侧的部分中避免不平整涂覆，使得可以形成具有更高尺寸精确度的电极16。因此就可以避免因电极16的尺寸精确度降低而导致的电极16形成之后形成的电阻器18a和18b的尺寸精确度降低，使得可以形成具有期望性质的半导体装置。
此外，在电极形成步骤中，形成电极16，使得在平面图中观察半导体衬底11时，在旋转涂覆中定位在离心力作用方向F后向侧的电极16的部分侧表面部分16a朝着离心力作用方向F的后向侧具有曲面凸出。电极16的形状使得可以平滑地将与凸出部分17a碰撞的(图5)光致抗蚀剂15放置在电阻较小的凸出部分17a的表面上，所述凸出部分17a对应于电阻器薄膜17表面上的电极。因此，可以避免凸出部分17a以及相对于电阻器薄膜17表面上的凸出部分17a定位在离心力作用方向F前侧的部分的不平整涂覆，使得能够形成具有更高尺寸精确度的电阻器18a和18b，这使得能够必然形成具有期望性质的半导体装置。
另外，由于经过这些步骤形成半导体装置，因此即使当多个电极16、多个电阻器18a以及多个电阻器18b形成在半导体衬底11的表面上时，可以避免根据半导体衬底11表面上位置的电极16和电阻器18a及18b的尺寸精确度偏差，使得能够必然形成具有期望性质的半导体装置，如上所述。
应当注意，本发明的技术范围并不仅限于本发明的上述实施例，本发明的实施例可以进行各种变型只要它没有偏离本发明的宗旨。
例如，在本发明的实施例中，在图2示出的电极形成步骤中，形成电极薄膜14，并使用杂质对电极薄膜14执行离子注入，从而将电极薄膜14形成为P+型多晶硅。备选地，可以实施所谓掺杂CVD方法，其中在电极衬底11表面上的电极薄膜14形成中同时混合杂质，使得直接形成P+型多晶硅的电极薄膜14。
另外，在本发明的实施例中，在图3的电极形成步骤，由耐熔金属硅化物制成的硅化钨层19形成在电极层14的表面上。备选地，可以使用硅化钼、硅化钛或者硅化铂。
另外，在本发明的实施例中，在图4的电极形成步骤，执行热氧化CVD方法、低压CVD方法等，从而形成厚度为100至500的氧化物绝缘薄膜20，以覆盖电极16的外部表面等。备选地，在电极16的外部表面上等，可以形成绝缘薄膜，在每个绝缘薄膜中，厚度300的氧化物薄膜、通过CVD方法形成的厚度500的氮化物薄膜以及厚度为10的热氧化物薄膜按照该顺序层叠。
此外，在本发明的实施例中，在电阻器形成步骤中，首先使用诸如硼的杂质对电阻器薄膜17的整个表面进行离子注入，从而使整个电阻器薄膜17形成为低浓度P型，如图5中所示。备选地，不执行离子注入，而在如上参考图9所述的在良好扩散层11a中形成P型低浓度杂质区域22的同时，使用硼或者BF2对第二电阻器18b的整个区域进行离子注入，从而使第二电阻器18b形成为低浓度P型多晶硅。
此外，在本发明的实施例中，在电阻器形成步骤，使用诸如磷的杂质对电阻器薄膜17的预定部分进行局部离子注入，从而使所述部分形成为低浓度N型，如图6中所示。备选地，不执行离子注入，而在如上参考图10所述的将第一电阻器18a外部的外围部分形成为高浓度杂质区域23的同时，可以使用高浓度杂质区域23的高浓度杂质掺杂整个第一电阻器18a，从而形成电阻低于本发明实施例中得到的第一电阻器18a的电阻的电阻器。
另外，在本发明的实施例中，在电阻器形成步骤中，使用诸如硼的杂质对整个电阻器薄膜17进行离子注入，从而使整个电阻器薄膜17形成低浓度P型，如图5中所示。备选地，不执行离子注入，而在如上参考图11所述的将第二电阻器18b外部的外围部分形成为高浓度杂质区域26的同时，可以使用高浓度杂质区域26的高浓度杂质掺杂整个第二电阻器18b，从而形成电阻低于本发明实施例中得到的第二电阻器18b的电阻的电阻器。
另外，可能在将图2的电极薄膜14形成为图3的电极16的同时形成第二电阻器18b。
此外，在本发明的实施例中，如图12所示，每个有源区域13和电极16包括凸出表面部分。备选地，在有源区域13的侧表面部分中，在旋转涂覆中定位在离心力作用方向F的前向侧的至少部分13a可以朝着离心力作用方向F的前向侧具有曲面凸出。
另外，在本发明的实施例中，如图12所示，电极16的所有拐角朝着离心力作用方向F的后向侧具有曲面凸出。备选地，在电极16的侧表面部分中，定位在离心力作用方向F的后向侧的至少部分16a可以朝着离心力作用方向F的后向侧具有曲面凸出。

Claims (4)

1.一种半导体装置制造方法，包括：
场氧化物绝缘薄膜形成步骤，包括：
使半导体衬底表面经历局部氧化；
沿着半导体衬底表面形成场氧化物绝缘薄膜；和
通过使用场氧化物绝缘薄膜将半导体衬底表面分成多个有源区域；
电极形成步骤，包括：
在半导体衬底表面上形成电极薄膜；
通过旋转涂覆在电极薄膜表面上涂覆光致抗蚀剂；
使光致抗蚀剂暴露于光；和
刻蚀并移除电极薄膜的不必要部分，以形成电极；和
电阻器形成步骤，包括：
在衬底表面上形成电阻器薄膜；
通过旋转涂覆在电阻器薄膜的表面上涂覆光致抗蚀剂；
使光致抗蚀剂暴露于光；和
刻蚀并移除电阻器薄膜的不必要部分，以形成电阻器；
其中，所述场氧化物绝缘薄膜形成步骤包括：形成场氧化物绝缘薄膜，使得一部分沿着半导体衬底朝着离心力的前向方向具有曲面凸出，所述一部分构成每个有源区域的侧表面部分，与用于旋转涂覆的半导体衬底表面的旋转中心相对，且沿着半导体衬底表面定位在离心力作用方向的前侧。
2.根据权利要求1所述的半导体装置制造方法，其中，所述电极形成步骤包括刻蚀和移除不必要部分，使得在电极中，一个部分沿着半导体衬底朝着离心力作用方向的后向侧具有曲面凸出，所述这样一个部分对应于电极的侧表面部分，所述侧表面部分沿着半导体衬底表面在离心力作用方向上与半导体衬底表面上旋转涂覆中的旋转中心相对，并且定位在离心力作用方向的后向侧。
3.一种半导体装置，包括
沿着半导体衬底表面布置的场氧化物绝缘薄膜，所述场氧化物绝缘薄膜将半导体衬底表面分成多个有源区域；
电极；和
电阻器；
其中，所述场氧化物绝缘薄膜具有沿着半导体衬底朝着离心力的前向方向具有曲面凸出的部分，所述部分构成每个有源区域的侧表面部分，与用于旋转涂覆的半导体衬底表面的旋转中心相对，且沿着半导体衬底表面定位在离心力作用方向的前侧。
4.根据权利要求3所述的半导体装置，其中当在平面图中观察半导体衬底时，电极包括朝着离心力作用方向的后向侧具有曲面凸出的部分，所述部分对应于电极的侧表面部分，所述侧表面部分沿着半导体衬底表面在离心力作用方向上与半导体衬底表面上旋转涂覆中的旋转中心相对，并且定位在离心力作用方向的后向侧。
CN2007101064443A 2006-05-29 2007-05-29 半导体装置制造方法及半导体装置 Expired - Fee Related CN101083228B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-148448 2006-05-29
JP2006148448 2006-05-29
JP2006148448A JP4863770B2 (ja) 2006-05-29 2006-05-29 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN101083228A true CN101083228A (zh) 2007-12-05
CN101083228B CN101083228B (zh) 2012-06-20

Family

ID=38748753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101064443A Expired - Fee Related CN101083228B (zh) 2006-05-29 2007-05-29 半导体装置制造方法及半导体装置

Country Status (5)

Country Link
US (1) US7790555B2 (zh)
JP (1) JP4863770B2 (zh)
KR (1) KR101437683B1 (zh)
CN (1) CN101083228B (zh)
TW (1) TWI423304B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090067595A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7785979B2 (en) * 2008-07-15 2010-08-31 International Business Machines Corporation Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same
JP5524662B2 (ja) * 2010-03-17 2014-06-18 旭化成エレクトロニクス株式会社 半導体装置の製造方法
JP2016134544A (ja) * 2015-01-21 2016-07-25 キヤノン株式会社 半導体装置の製造方法
US11664436B2 (en) * 2021-03-01 2023-05-30 Wolfspeed, Inc. Semiconductor devices having gate resistors with low variation in resistance values

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246660A (ja) * 1984-05-22 1985-12-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH07263434A (ja) * 1994-03-22 1995-10-13 Nippon Steel Corp 素子分離領域の形成方法
JPH10303098A (ja) 1997-04-24 1998-11-13 Matsushita Electric Works Ltd 半導体装置の製造方法
JPH1187335A (ja) * 1997-09-04 1999-03-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3349423B2 (ja) * 1998-02-12 2002-11-25 三洋電機株式会社 半導体集積回路
JP2000131824A (ja) * 1998-10-28 2000-05-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004200372A (ja) * 2002-12-18 2004-07-15 Renesas Technology Corp 半導体装置
JP2007258295A (ja) * 2006-03-22 2007-10-04 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070272984A1 (en) 2007-11-29
KR20070114661A (ko) 2007-12-04
KR101437683B1 (ko) 2014-09-03
US7790555B2 (en) 2010-09-07
TWI423304B (zh) 2014-01-11
JP4863770B2 (ja) 2012-01-25
TW200816270A (en) 2008-04-01
CN101083228B (zh) 2012-06-20
JP2007318019A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
US5585299A (en) Process for fabricating a semiconductor electrostatic discharge (ESD) protective device
KR100226740B1 (ko) 반도체 소자의 제조방법
JP2004274022A (ja) 高性能で低コストのｃｍｏｓデバイスを形成する方法
CN101083228B (zh) 半导体装置制造方法及半导体装置
US6743669B1 (en) Method of reducing leakage using Si3N4 or SiON block dielectric films
JPH113992A (ja) 半導体装置及びその製造方法
US7585733B2 (en) Method of manufacturing semiconductor device having multiple gate insulation films
KR100754262B1 (ko) 반도체 장치 및 그 제조 방법
KR100311498B1 (ko) 반도체 소자의 이중 게이트 형성방법
US7709911B2 (en) Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same
US5646056A (en) Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor
US6521500B1 (en) Semiconductor device and method of manufacturing the same
US20050170596A1 (en) Semiconductor device and method for manufacturing the same
KR100341588B1 (ko) 실리사이드층의 저항 및 누설전류 감소를 위한 반도체소자 제조 방법
KR100603512B1 (ko) 폴리사이드막 형성 방법 및 이를 이용한 반도체 장치 제조방법
US6238958B1 (en) Method for forming a transistor with reduced source/drain series resistance
KR0150986B1 (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
JP3380069B2 (ja) Ｍｏｓ半導体装置の製造方法
JPH08316336A (ja) 半導体装置および半導体装置の製造方法
JPH03106072A (ja) 半導体装置の製造方法
JPH02129928A (ja) 半導体装置およびその製造方法
JPS62147777A (ja) Ｍｏｓ形電界効果トランジスタの製造方法
KR20020010341A (ko) 반도체 소자 제조방법
JP2002057121A (ja) 半導体装置及びその製造方法
JPH03270138A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160323

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120620

CF01 Termination of patent right due to non-payment of annual fee