KR0150986B1 - 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 - Google Patents

구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조

Info

Publication number
KR0150986B1
KR0150986B1 KR1019940011922A KR19940011922A KR0150986B1 KR 0150986 B1 KR0150986 B1 KR 0150986B1 KR 1019940011922 A KR1019940011922 A KR 1019940011922A KR 19940011922 A KR19940011922 A KR 19940011922A KR 0150986 B1 KR0150986 B1 KR 0150986B1
Authority
KR
South Korea
Prior art keywords
material layer
diffusion barrier
barrier material
forming
copper
Prior art date
Application number
KR1019940011922A
Other languages
English (en)
Other versions
KR950034828A (ko
Inventor
이종호
문종
주석호
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940011922A priority Critical patent/KR0150986B1/ko
Publication of KR950034828A publication Critical patent/KR950034828A/ko
Application granted granted Critical
Publication of KR0150986B1 publication Critical patent/KR0150986B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

구리전극을 갖는 모스 트랜지스터의 제조방법 및 게이트 구조가 개시되어 있다. 반도체기판 상에, 게이트전극이 형성될 부위를 개구시키도록 질화막 패턴을 형성한다. 질화막 패턴의 측면부에 불순물이 도우프된 스페이서를 형성하고,열처리공정에 의해 스페이서 내의 불순물을 기판으로 확산시켜 제1소오스 및 드레인영역을 형성한다. 스페이서에 의해 노출된 기판 상에 게이트절연막을 형성한 다음, 결과물상에 확산 방지 물질층 및 구리막을 차례로 형성한다. 게이트전극이 형성될 부위 이외의 구리막 및 확산 방지 물질층을 식각하여, 구리막으로 이루어진 게이트전극을 형성한 다음, 질화막 패턴을 제거한다. CMP방법 또는 에치백 방법과 고체간 접촉에 의한 확산방법으로 구리전극을 적용한 0.1㎛의 게이트길이를 갖는 모스 트랜지스터를 제조할 수 있다.

Description

구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
제1a도 내지 제1h도는 본 발명의 제1실시예에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도들.
제2a도 내지 제2d도는 본 발명의 제2실시예에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도들.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 14 : 질화막 패턴
16 : 스페이서 24 : 게이트절연막
26,32 : 확산방지막 28a,36 : 게이트전극
본 발명은 모스(Metal Oxide Semiconductor)트랜지스터의 제조방법에 관한 것으로, 특히 구리전극을 적용한 0.1㎛의 게이트길이를 갖는 모스 트랜지스터의 제조방법에 관한 것이다.
모스 트랜지스터는 반도체기판에 기판과 반대의 도전형 불순물이온을 주입하여 형성된 소오스영역 및 드레인영역과, 상기 소오스영역과 드레인영역 사이에 형성되는 채널영역 및 기판 상에 게이트절연막을 개재하여 형성된 게이트전극으로 이루어진다.
일반적으로 모스 트랜지스터의 게이트전극은 불순물이 도우프된 폴리실리콘으로 구성된다. 이와 같이 폴리실리콘으로 게이트전극을 구성하는 경우에는 공정이 매우 안정적으로 수행되는 잇점을 가지는 반면에, 금속으로 구성되는 게이트전극에 비하여 면 저항(Sheet resistance)이 높다는 단점을 갖는다. 즉, 게이트전극을 구성하는 폴리실리콘은 대략적으로 ∼1000μΩ㎝의 저항을 가지기 때문에, 신호의 전달이 지연되고 전력 소모를 증가시키게 된다.
높은 저항값을 갖는 전극이 가지는 상기한 바와 같은 단점들은 반도체 소자가 미세화 및 고집적화 될수록 더욱 현저하게 나타나 소자의 성능 및 신뢰도를 저하시키는 주요한 원인으로 대두되고 있다.
따라서, 이러한 단점들을 보완하기 위하여 게이트절연막 상에 확산방지 물질에 의해 에워싸인 금속을 증착하여 게이트전극을 형성하는 방법이 제안되었다. 이러한 금속전극으로서는 구리(Cu)가 전자이동내성 및 저항측면에서 가장 유리한 것으로 알려져 있으나, 공기중에서의 산화 및 건식식각 공정의 어려움과 같은 많은 문제점이 있다.
한편, 모스 트랜지스터가 미세화됨에 따라 2차원 전계 효과에 의한 쇼트-채널 효과(Short-channel effect)가 심화되었다. 이러한 쇼트-채널 효과는 트랜지스터의 소오스 및 드레인영역의 접합(junction)깊이를 얕게 함으로써 어느 정도 방지할 수 있는데, 이러한 방법으로서 레이저를 이용하여 소오스와 드레인의 불순물을 활성화시키고 얕은 접합을 형성시키는 것이 제안되었다. 그러나, 현재로서는 레이저 어닐(Anneal)공정기술이 안정적으로 구축되어 있지 않다는 단점이 있다.
따라서, 본 발명의 목적은 용이한 공정으로 상술한 문제점들을 해결할 수 있는, 구리전극을 적용한 0.1㎛의 게이트길이를 갖는 모스 트랜지스터의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 모스 트랜지스터의 제조방법에 의해 제조된, 구리전극으로 이루어진 반도체장치의 게이트 구조를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은,
반도체기판 상에, 게이트전극이 형성될 부위를 개구시키도록 질화막 패턴을 형성하는 단계;
상기 질화막 패턴의 측면부에 불순물이 도우프된 스페이서를 형성하는 단계;
열처리 공정에 의해 상기 스페이서 내의 불순물을 상기 기판으로 확산시켜 제1 소오스 및 드레인영역을 형성하는 단계;
상기 스페이서에 의해 노출된 상기 기판 상에 게이트절연막을 형성하는 단계;
상기 결과물 상에 확산 방지 물질층 및 구리막을 차례로 형성하는 단계;
게이트전극이 형성될 부위 이외의 상기 구리막 및 확산 방지 물질층을 식각하여, 상기 구리막으로 이루어진 게이트전극을 형성하는 단계; 및
상기 질화막 패턴을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 확산 방지 물질층 및 구리막을 형성하는 단계는,
상기 제1 소오스 및 드레인영역이 형성된 결과물 상에 확산 방지 물질층을 형성하는 단계;
상기 확산 방지 물질층 상에 포토레지스트를 도포하는 단계;
상기 포토레지스트를 에치백하여, 게이트전극이 형성될 부위에만 상기 포토레지스트를 남기는 단계;
상기 잔류하는 포토레지스트를 마스크로서 사용하여, 게이트전극이 형성될 부위 이외의 상기 확산 방지 물질층을 식각하는 단계;
상기 잔류하는 포토레지스트을 제거하는 단계; 및
상기 잔류하는 확산 방지 물질층 상에 선택적으로 구리를 증착하여 구리막을 형성하는 단계로 이루어진다.
또한, 상기 제1 소오스 및 드레인영역을 형성하는 단계 후, 상기 스페이서를 마스크로서 사용하여 트랜지스터의 문턱전압 조절을 위한 불순물 이온을 주입하는 단계를 더 구비하며, 상기 질화막 패턴을 제거하는 단계 후, 상기 게이트전극을 마스크로서 사용하여 제2 소오스 및 드레인영역을 형성하기 위한 불순물 이온을 주입하는 단계를 더 구비한다.
상기 확산 방지 물질층을 구성하는 물질로서 WN, TiN 및 TaNW의 군에서 선택된 어느 하나를 사용하고, 상기 스페이서를 구성하는 물질로는 불순물이 도우프된 폴리실리콘을 사용하는 것이 바람직하다.
상기 확산 방지 물질층은 스퍼터링(Sputtering)방법에 의해 증착될 수 있고, 상기 구리막 및 확산 방지 물질층은 CMP(Chemical Mechnical Polishing)방법에 의해 식각될 수 있다.
상기 다른 목적을 달성하기 위하여 본 발명은,
반도체기판;
서로 떨어져서 상기 반도체기판 상에 형성된 한쌍의 스페이서;
상기 스페이서 사이의 노출된 반도체기판 상에 형성된 게이트절연막;
상기 게이트절연막 상에 형성된 확산 방지 물질층; 및
상기 확산 방지 물질층 상에 형성된 구리전극을 구비하는 것을 특징으로 하는 반도체장치의 게이트 구조을 제공한다.
본 발명의 바람직한 실시예의 의하면, 상기 게이트절연막은 상기 스페이서 상에도 형성되며, 상기 스페이서는 불순물이 도우프된 폴리실리콘으로 이루어진다.
본 발명은, 통상의 고체간 접촉에 의한 확산방법과 CMP방법 또는 포토레지스트를 이용한 에치백(etch-back)방법에 의하여 구리전극을 적용한 0.1㎛의 게이트 길이를 갖는 모스 트랜지스터를 제조할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
제1a도 내지 제1h도는 본 발염의 제1실시예에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
제1a도는 질화막 패턴(14)을 형성하는 단계를 도시한다. 반도체기판(10)상에 산화물 및 질화물을 차례로 증착한 다음, 이들을 리소그파피 공정으로 선택적으로 식각함으로써,트랜지스터의 게이트전극이 형성될 부위를 개구시키는 질화막 패턴(14) 및 산화막 패턴(12)을 형성한다.
제1b도는 스페이서(16) 및 N-소오스 및 드레인영역(18a,18b)을 형성하는 단계를 도시한다. 상기 질화막 패턴(14)이 형성된 결과물 전면에, 임의의 식각 공정에 대하여 상기 질화막 패턴(14)을 구성하는 물질과는 다른 식각율을 갖는 물질, 예컨대 불순물이 도우프된 폴리실리콘을 증착한다. 이어서, 상기 폴리실리콘층을 에치백하여 상기 질화막 패턴(14)과 산화막 패턴(12)의 측면부에 상기 불순물이 도우프된 폴리실리콘으로 이루어진 스페이서(16)를 형성한다. 여기서, 상기 스페이서(16)를 구성하는 물질로, N-채널 모스 트랜지스터의 경우는 인 또는 비소가 도우프된 폴리실리콘을 사용하고, P-채널 모스 트랜지스터의 경우는 보론이 도우프된 폴리실리콘을 사용하는 것이 바람직하다. 다음에, 상기 스페이서(16)가 형성된 결과물 전면에 열처리 공정을 실시하여 상기 스페이서(16)내의 불순물을 기판(10)으로 확산시킴으로써 트랜지스터의 N-소오스 및 드레인영역(18a,18b)을 형성한다. 이때, 상기 N-소오스 및 드레인영역(18a,18b)의 접합 깊이를 200∼300Å 정도까지 얕게 형성할 수 있다.
제1c도는 문턱전압(Threshold Voltage)조절용 불순물이온(22)을 주입하는 단계를 도시한다. 상기 N-소오스 및 드레인영역(18a,18b)이 형성된 결과물 전면에 열산화 공정을 실시하여, 상기 스페이서(16)에 의해 노출된 기판(10) 상부에 산화막(20)을 형성한다. 이때, 상기 스페이서(16)를 구성하는 불순물이 도우프된 폴리실리콘의 표면 역시 소정깊이로 산화된다. 이어서, 상기 스페이서(16)를 마스크로 사용하여, 트랜지스터의 채널이 형성될 영역, 즉 상기 스페이서(16)에 의해 노출된 기판 표면에 문턱전압 조절용 불순물이온(22)을 주입한다. 여기서, 상기 산화막(20)은 트랜지스터의 문턱전압을 조절하기 위한 이온주입시 기판이 손상되는 것을 방지하기 위해 제공되었음을 알 수 있다.
제1d도는 게이트절연막(24)을 형성하는 단계를 도시한다. 상기 문턱전압 조절용 불순물 이온주입시 손상되었을 상기 산화막(20)을 습식식각 공정으로 제거한다. 이어서, 결과물 전면에 열산화 공정을 실시하여, 상기 스페이서(16)에 의해 노출된 기판(10) 상부에 게이트절연막(24)을 형성한다. 이때, 불순물이 도우프된 폴리실리콘으로 이루어진 스페이서(16)도 그 표면이 소정깊이만큼 산화된다.
제1e도는 확산 방지 물질층(26)을 형성하는 단계를 도시한다. 상기 게이트절연막(24)이 형성된 결과물 전면에, 예컨대 텅스텐나이트라이드를 스퍼터링 방법에 의해 증착함으로써 확산 방지 물질층(26)을 형성한다. 상기 확산 방지 물질층(26)은 후속공정에서 형성될 구리막이 그 하부에 위치하는 게이트절연막 및 기판으로 확산 또는 침전(Precipitation)되는 것을 방지하는 역할을 한다.
제1f도는 구리막(28)을 형성하는 단계를 도시한다. 상기 확산 방지 물질층(26)이 형성된 결과물 전면에 구리 금속물질을 화학 기상 증착(Chemical Vapor Depositi on)방법에 의해, 게이트절연막(24)위의 단차부분을 충분히 매립할 수 있을 정도의 두께로 증착한다.
제1g도는 게이트전극(28a)을 형성하는 단계를 도시한다. 상기 질화막 패턴(14)을 식각저지층으로 사용하여, 트랜지스터의 게이트전극이 형성될 상기 구리막(28) 및 확산 방지 물질층(26)을 CMP방법으로 식각한다. 그 결과, 상기 구리막으로 이루어진 게이트전극(28a)이 형성된다.
제1h도는 N+소오스 및 드레인영역(30a,30b)을 형성하는 단계를 도시한다. 상기 질화막 패턴(14)을 건식식각 공정으로 제거한 다음, 상기 게이트전극(28a)을 마스크로 사용하여 불순물 이온을 주입한다. 그 결과, 트랜지스터의 N+소오스 및 드레인영역(30a,30b)이 게이트전극(28a)에 정렬되어 형성된다.
상술한 본 발명의 제1실시예에 의하면, 구리막을 건식식각 방법이 아닌 CMP방법으로 식각하여 용이하게 게이트전극을 형성한다. 또한, 고체간 접촉에 의한 확산방법, 다시 말하면 불순물이 도우프된 폴리실리콘으로 이루어진 스페이서와 기판 간의 접촉에 의한 확산방법으로 얕은 접합의 소오스/드레인영역을형성한다. 이를 좀더 상세하게 설명하면, 종래의 이온주입에 의해 소오스/드레인영역을 형성하는 경우는 반도체기판 상에 버퍼층(Buffer layer)을 형성한 다음 이온주입을 실시하게 된다. 이 경우, 불순물 이온의 투사범위(Projection range)가 반도체기판의 표면에서 벌크쪽으로 약 1,000Å정도 떨어진 곳에 형성된다. 이에 반하여, 본 실시예에서와 같이 고체간 접촉에 의한 확산방법에 의해 소오스/드레인영역을 형성하는 경우는, 확산이 시작됨과 동시에 불순물의 투사범위가 반도체기판의 표면에 존재하게 된다. 따라서, 종래의 이온주입에 의한 경우보다 더 얕은 접합을 갖는 소오스/ 드레인영역을 형성할 수 있다.
제2a도 내지 제2d도는 본 발명의 제2실시예에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
제2a도는 확산 방지 물질층(32) 및 포토레지스트(34)를 형성하는 단계를 도시한다. 상기 제1실시예와 동일한 방법으로 스페이서(16), N-소오스/드레인영역(18a,18b) 및 게이트 절연막(24)을 형성한 다음, 결과물 전면에 확산 방지 물질층(32)으로서 티타늄나이트라이드(TiN)를 스퍼터링 방법에 의해 증착한다. 이어서, 상기 확산 방지물질층(32)이 형성된 결과물 전면에 포토레지스트(34)를 도포한다.
제2b도는 포토레지스트(34) 및 확산 방지 물질층(32)을 에치백하는 단계를 도시한다. 상기 포토레지스트(34)를 에치백하여 게이트전극이 형성될 부위에만 포토레지스트를 남긴다. 이어서, 상기 잔류된 포토레지스트를 식각마스크로 사용하고 상기 질화막 패턴(14)을 식각저지층으로 사용하여 확산 방지 물질층(32)을 에치백함으로써 게이트전극이 형성될 부위에만 상기 확산 방지 물질층(32)을 남긴다.
제2c도는 게이트전극(36)을 형성하는 단계를 도시한다. 상기 잔류된 포토레지스트를 모두 제거한 다음, 결과물 전면에 구리를 화학 기상 증착 방법 또는 유기 금속 기상 증착(Metal Orangic Vapor Deposition)방법에 의해 상기 잔류된 확산 방지 물질층(32) 상에만 선택적으로 증착하여 게이트전극(36)을 형성한다. 이때, 상기 구리는 게이트절연막(24)위의 단차부분을 충분히 매립할수 있을 정도의 두께로 증착한다.
제2d도는 N+소오스 및 드레인영역(30a,30b)을 형성하는 단계를 도시한다. 상기 질화막 패턴(14)을 건식식각 공정으로 제거한 다음, 상기 게이트전극(36)을 마스크로 사용하여 불순물 이온을 주입한다. 그 결과, 트랜지스터의 N+소오스 및 드레인영역(30a,30b)이 게이트전극(36)에 정렬되어 형성된다.
상술한 본 발명의 제2실시예에 의하면, 포토레지스트를 이용한 에치백 방법에 의해 확산 방지 물질층을 패터닝한 다음, 상기 확산 방지 물질층 상에만 선택적으로 구리를 증착하여 용이하게 게이트전극을 형성한다.
이상 상술한 바와 같이 본 발명에 의하면, CMP방법 또는 포토레지스트를 이용한 에치백 방법에 의하여 구리전극을 적용한 모스 트랜지스터를 용이하게 제조할 수 있다. 따라서, 종래의 구리전극 사용시 문제되었던 건식식각 공정의 어려움을 해결할 수 있다.
또한, 통상의 고체간 접촉에 의한 확산방법에 의해 얕은 접합의 소오스/드레인영역을 형성할 수 있으므로, 쇼트-채널 효과가 방지되는 0.1㎛의 게이트길이를 갖는 모스 트랜지스터를 수득할 수 있다.
본 발명의 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (10)

  1. 반도체기판 상에, 게이트전극이 형성될 부위를 개구시키도록 질화막 패턴을 형성하는 단계; 상기 질화막 패턴의 측면부에 불순물이 도우프된 스페이서를 형성하는 단계; 열처리 공정에 의해 상기 스페이서 내의 불순물을 상기 기판으로 확산시켜 제1 소오스 및 드레인영역을 형성하는 단계; 상기 스페이서에 의해 노출된 상기 기판 상에 게이트절연막을 형성하는 단계; 상기 결과물 상에 확산 방지 물질층 및 구리막을 차례로 형성하는 단계; 게이트전극이 형성될 부위 이외의 상기 구리막 및 확산 방지 물질층을 식각하여, 상기 구리막으로 이루어진 게이트전극을 형성하는 단계; 및 상기 질화막 패턴을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 확산 방지 물질층 및 구리막을 형성하는 단계는, 상기 제1 소오스 및 드레인 영역이 형성된 결과물 상에 확산 방지 물질층을 형성하는 단계; 상기 물질층 상에 포토레지스트를 도포하는 단계; 상기 포토레지스트를 에치백하여, 게이트전극이 형성될 부위에만 상기 포토레지스트를 남기는 단계; 상기 잔류하는 포토레지스트를 마스크로서 사용하여, 게이트전극이 형성될 부위 이외의 상기 확산 방지 물질층을 식각하는 단계; 상기 잔류하는 포토레지스트를 제거하는 단계; 및 상기 잔류하는 확산 방지 물질층 상에 선택적으로 구리를 증착하여 구리막을 형성하는 단계로 이루어진 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 확산 방지 물질층은 스퍼터링 방법에 의해 형성되는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 구리막 및 확산 방지 물질층은 CMP 방법을 의해 식각되는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  5. 제1항에 있어서, 상기 스페이서를 구성하는 물질로서 불순물이 도우프된 폴리실리콘을 사용하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 제1 소오스 및 드레인영역을 형성하는 단계 후, 상기 스페이서를 마스크로서 사용하여 트랜지스터의 문턱전압 조절을 위한 불순물 이온을 주입하는 단계를 더 구비하는 것을 특징으로 하는 모스 트렌지스터의 제조방법.
  7. 제1항에 있어서, 상기 질화막 패턴을 제거하는 단계 후, 상기 게이트전극을 마스크로서 사용하여 제2 소오스 및 드레인영역을 형성하기 위한 불순물 이온을 주입하는단계를 더 구비하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  8. 반도체기판; 서로 떨어져서 상기 반도체기판 상에 형성된 한쌍의 스페이서; 상기 스페이서 사이의 노출된 반도체기판 상에 형성된 게이트절연막; 상기 게이트절연막 상에 형성된 확산 방지 물질층; 및 상기 확산 방지 물질층 상에 형성된 구리전극을 구비하는 것을 특징으로 하는 반도체장치의 게이트 구조.
  9. 제8항에 있어서, 상기 게이트절연막은 상기 스페이서 상에도 형성된 것을 특징으로 하는 반도체장치의 게이트 구조.
  10. 제8항에 있어서, 상기 스페이서는 불순물이 도우프된 폴리실리콘으로 이루어진 것을 특징으로 하는 반도체장치의 게이트 구조.
KR1019940011922A 1994-05-30 1994-05-30 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 KR0150986B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940011922A KR0150986B1 (ko) 1994-05-30 1994-05-30 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940011922A KR0150986B1 (ko) 1994-05-30 1994-05-30 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조

Publications (2)

Publication Number Publication Date
KR950034828A KR950034828A (ko) 1995-12-28
KR0150986B1 true KR0150986B1 (ko) 1998-10-01

Family

ID=19384164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011922A KR0150986B1 (ko) 1994-05-30 1994-05-30 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조

Country Status (1)

Country Link
KR (1) KR0150986B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866113B1 (ko) * 2002-06-29 2008-10-31 매그나칩 반도체 유한회사 반도체 소자의 게이트 형성 방법

Also Published As

Publication number Publication date
KR950034828A (ko) 1995-12-28

Similar Documents

Publication Publication Date Title
US5472897A (en) Method for fabricating MOS device with reduced anti-punchthrough region
US5585299A (en) Process for fabricating a semiconductor electrostatic discharge (ESD) protective device
KR100223846B1 (ko) 반도체 소자 및 그의 제조방법
US6566208B2 (en) Method to form elevated source/drain using poly spacer
US6200840B1 (en) Method for producing PMOS devices
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US6380021B1 (en) Ultra-shallow junction formation by novel process sequence for PMOSFET
US6153457A (en) Method of fabricating self-align-contact
US5646056A (en) Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor
KR0150986B1 (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
KR100258000B1 (ko) 모스 트랜지스터 제조방법
KR100295652B1 (ko) 반도체소자의살리사이드제조방법
KR19980038426A (ko) 반도체 소자 제조방법
KR100226766B1 (ko) 반도체 장치의 제조방법
KR100273323B1 (ko) 반도체소자 및 그 제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR940002778B1 (ko) Ldd 구조의 트랜지스터 제조방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR20000074473A (ko) 반도체소자의 실리사이드 형성방법
KR100269571B1 (ko) 엘디디형 모스 트랜지스터 제조 방법
KR19980025543A (ko) 반도체 소자의 실리사이드 형성방법
KR940010923B1 (ko) Mosfet의 구조와 제조방법
KR100252857B1 (ko) 반도체 소자의 제조방법
KR100405452B1 (ko) 반도체 소자 및 그의 제조방법
JPH03106072A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee