KR19990002165A - 저항 소자의 제조 방법 - Google Patents
저항 소자의 제조 방법 Download PDFInfo
- Publication number
- KR19990002165A KR19990002165A KR1019970025709A KR19970025709A KR19990002165A KR 19990002165 A KR19990002165 A KR 19990002165A KR 1019970025709 A KR1019970025709 A KR 1019970025709A KR 19970025709 A KR19970025709 A KR 19970025709A KR 19990002165 A KR19990002165 A KR 19990002165A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- resistance element
- trench isolation
- diffusion
- isolation region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
저항 소자의 제조 방법이 개시되어 있다. 제1 도전형의 반도체 기판에 저항 소자가 형성될 영역을 정의한다. 상기 저항 소자 형성 영역에 제2 도전형의 불순물을 이온 주입한다. 상기 불순물이 이온 주입된 저항 소자 형성 영역에 트렌치(trench) 소자분리 영역을 형성한다. 상기 트렌치 소자분리 영역을 형성한 후 상기 이온 주입된 불순물을 확산시켜 저항 소자를 형성한다. 또는, 상기 트렌치 소자분리 영역을 형성하기 전에 상기 이온 주입된 불순물을 확산시켜 저항 소자를 형성할 수도 있다. 저항 소자들 간의 확산이 트렌치 소자분리 영역에 의해 억제되므로, 확산 저항 소자의 장점을 그대로 유지하면서 칩의 크기 증가를 방지할 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 칩(chip)의 크기 증가를 최소화할 수 있는 확산(diffusion) 저항 소자의 제조 방법에 관한 것이다.
일반적으로, 저항을 얻기 위해 사용하는 저항 소자는 크게 폴리실리콘 저항 소자와 확산 저항 소자로 분류할 수 있다.
폴리실리콘 저항 소자를 사용할 경우에는, 액티브 영역(active region)을 정의한 후 필드 영역(field region)의 상부에 저항 소자의 패턴이 형성된다. 여기서, 폴리실리콘 저항 소자는 기판의 상부에 폴리실리콘층을 증착하고 그 전면에 도판트를 이온 주입한 후 상기 폴리실리콘층을 패터닝하는 방법으로 형성하거나, 기판의 상부에 폴리실리콘층을 증착하고 이를 패터닝한 후 이온 주입을 실시하여 상기 폴리실리콘층을 도핑시키는 방법 중의 어느 하나로 형성할 수 있다.
상기 폴리실리콘 저항 소자들 간에는 후속 공정에서 산화막과 같은 절연층이 형성되므로, 저항 소자 간에 확산 영향이 없어 저항 소자로 인해 칩의 크기가 증가하지 않는다.
반면에, 확산 저항 소자를 사용할 경우에는 칩의 크기가 증가하게 된다. 이를 도면을 참조하여 보다 상세히 설명하기로 한다.
도 1은 확산 저항 소자가 형성된 칩의 측면도이다. 여기서, 참조 부호 10은 실리콘 기판을, 12는 필드 영역을, 그리고 14는 확산 저항 소자가 형성된 영역을 나타낸다.
도 1에 도시된 바와 같이, 확산 저항 소자(14)는 액티브 영역의 상부에 형성되므로 저항 소자의 확산 영향을 고려하여 칩의 크기를 증가시켜야 한다. 따라서, 확산 저항 소자는 초고집적 반도체 장치에 적용하기가 어렵다.
그러나, 상기 폴리실리콘 저항 소자는 그 하지막의 특성이나 후속 패시베이션(passivation) 공정에 의해 저항 산포의 변화가 증가하는 문제가 있지만, 확산 저항 소자는 실리콘 기판 내에서 확산되어 형성되는 것이므로 저항 산포의 변화가 작다. 따라서, 저항 소자의 특성 면에서는 폴리실리콘 저항 소자보다 확산 저항 소자가 월등히 우수한 것으로 나타나고 있다.
본 발명의 목적은 칩의 크기 증가를 최소화함으로써 폴리실리콘 저항 소자의 장점과 확산 저항 소자의 장점을 동시에 구현할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
도 1은 종래 방법에 의해 저항 소자가 형성된 칩의 측면도이다.
도 2는 본 발명에 의해 저항 소자가 형성된 칩의 평면도이다.
도 3 및 도 4는 본 발명에 의한 저항 소자의 제조 공정도이다.
도면의 주요 부분에 대한 부호의 설명
100 ... 실리콘 기판102 ... 이온 주입 영역
104 ... 트렌치 소자분리 영역106 ... 확산 저항 소자
상기 목적을 달성하기 위하여 본 발명은,
제1 도전형의 반도체 기판에 저항 소자가 형성될 영역을 정의하는 단계; 상기 저항 소자 형성 영역에 제2 도전형의 불순물을 이온 주입하는 단계; 및 상기 저항 소자 형성 영역에 트렌치(trench) 소자분리 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 트렌치 소자분리 영역을 형성하는 단계 후에, 상기 이온 주입된 불순물을 확산시켜 저항 소자를 형성하는 단계를 더 구비할 수 있다.
본 발명의 바람직한 다른 실시예에 의하면, 상기 트렌치 소자분리 영역을 형성하는 단계 전에, 상기 이온 주입된 불순물을 확산시켜 저항 소자를 형성하는 단계를 더 구비할 수 있다.
본 발명은 반도체 기판의 액티브 영역의 상부에 확산 저항 소자를 형성하고, 상기 확산 저항 소자들 간에 트렌치 소자분리 영역을 형성한다. 따라서, 저항 소자들 간의 확산이 트렌치 소자분리 영역에 의해 억제되므로, 확산 저항 소자의 장점을 그대로 유지하면서 칩의 크기 증가를 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명에 의해 저항 소자가 형성된 칩의 평면도이다.
도 2를 참조하면, 실리콘 기판(100)의 액티브 영역의 상부에 확산 저항 소자(106)들이 형성되고, 상기 확산 저항 소자(106)들 사이에 트렌치 소자분리 영역(104)이 형성된다.
바람직하게는, 상기 트렌치 소자분리 영역(104)은 확산 저항 소자(106)들을 서로 격리시키는 역할을 할 뿐만 아니라, 상기 실리콘 기판(100)을 액티브 영역과 필드 영역으로 구분하는 역할도 한다.
도 3 및 도 4는 본 발명에 의한 저항 소자의 제조 공정도이다.
도 3을 참조하면, 제1 도전형, 예컨대 p형의 실리콘 기판(100) 또는 p형 통(tub)의 상부에 통상의 소자분리 공정을 실시하여 상기 실리콘 기판(100)을 액티브 영역과 필드 영역으로 구분한다. 바람직하게는, 상기 소자분리 공정으로 트렌치 소자분리 공정을 적용한다.
이어서, 사진 공정을 통해 상기 액티브 영역의 상부에 저항 소자가 형성될 영역(102)을 오픈시키는 포토레지스트 패턴(도시되지 않음)을 형성한다. 다음에, 상기 포토레지스트 패턴을 마스크로 하여 오픈된 저항 소자 형성 영역(102)에 제2 도전형, 예컨대 n형의 불순물을 이온 주입한다. 본 실시예에서는 p형 기판 (또는 p형 통)에 n형 불순물을 이온 주입하였으나, n형 기판 (또는 n형 통)을 사용할 경우에는 p형 불순물을 이온 주입한다. 상기 불순물이 고농도로 이온 주입되면 로우(low) 저항 소자가 형성되며, 저농도로 이온 주입되면 하이(high) 저항 소자가 형성된다.
이어서, 사진식각 공정을 통해 상기 불순물이 이온 주입된 저항 소자 형성 영역(102)을 소정 깊이로 식각하여 트렌치를 형성한 후, 상기 트렌치의 내부를 절연 물질, 예컨대 폴리실리콘 또는 산화물로 매립시켜 트렌치 소자분리 영역(104)을 형성한다. 이때, 상기 트렌치를 형성하기 위한 사진 공정시 최소 디자인 룰(design rule)이 적용되므로, 확산 저항 소자의 크기를 축소시킬 수 있다.
도 4를 참조하면, 상기 이온 주입된 불순물을 확산시켜 저항 소자(106)를 형성한다. 이때, 상기 확산 저항 소자(106)의 영역이 트렌치 소자분리 영역(104)에 의해 고정되므로 확산 차이에 따른 저항 산포를 감소시킬 수 있다.
또한, 본 발명의 바람직한 다른 실시예에 의하면, 상기 트렌치 소자분리 영역(104)을 형성하는 단계 전에, 상기 이온 주입된 불순물을 확산시켜 저항 소자(106)를 형성할 수도 있다.
상술한 바와 같이 본 발명에 의한 저항 소자의 제조 방법에 의하면, 반도체 기판의 액티브 영역의 상부에 확산 저항 소자를 형성하고, 상기 확산 저항 소자들 간에 트렌치 소자분리 영역을 형성한다.
따라서, 저항 소자들 간의 확산이 트렌치 소자분리 영역에 의해 억제되므로, 확산 저항 소자의 장점을 그대로 유지하면서 칩의 크기 증가를 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (3)
- 제1 도전형의 반도체 기판에 저항 소자가 형성될 영역을 정의하는 단계;상기 저항 소자 형성 영역에 제2 도전형의 불순물을 이온 주입하는 단계; 및상기 저항 소자 형성 영역에 트렌치 소자분리 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 트렌치 소자분리 영역을 형성하는 단계 후에, 상기 이온 주입된 불순물을 확산시켜 저항 소자를 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 트렌치 소자분리 영역을 형성하는 단계 전에, 상기 이온 주입된 불순물을 확산시켜 저항 소자를 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970025709A KR19990002165A (ko) | 1997-06-19 | 1997-06-19 | 저항 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970025709A KR19990002165A (ko) | 1997-06-19 | 1997-06-19 | 저항 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990002165A true KR19990002165A (ko) | 1999-01-15 |
Family
ID=65985927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970025709A KR19990002165A (ko) | 1997-06-19 | 1997-06-19 | 저항 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990002165A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838609B1 (ko) * | 2006-06-12 | 2008-06-16 | 가부시키가이샤 리코 | 저항 소자 특성 조정 방법, 이에 따라 저항값 및 온도 의존 특성이 조정된 저항 소자 및 이를 이용한 전류 발생 장치 |
-
1997
- 1997-06-19 KR KR1019970025709A patent/KR19990002165A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838609B1 (ko) * | 2006-06-12 | 2008-06-16 | 가부시키가이샤 리코 | 저항 소자 특성 조정 방법, 이에 따라 저항값 및 온도 의존 특성이 조정된 저항 소자 및 이를 이용한 전류 발생 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100490180B1 (ko) | 더미구조를갖는집적회로및그제조방법 | |
| JPH0787194B2 (ja) | 横方向バイポーラ・トランジスタ及び横方向ｐ−ｎ−ｐトランジスタの形成方法、バイポーラ・トランジスタならびに横方向ｐ−ｎ−ｐトランジスタ | |
| KR930001456A (ko) | 자기 정합된 플레이너 모놀리딕 집적회로의 종적 트랜지스터 프로세스 | |
| KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| US7863147B2 (en) | Semiconductor device and fabrication method thereof | |
| US20070148889A1 (en) | Method for manufacturing a bipolar transisstor | |
| US5208168A (en) | Semiconductor device having punch-through protected buried contacts and method for making the same | |
| US6162584A (en) | Method of fabricating polysilicon structures with different resistance values for gate electrodes, resistors and capacitor plates in an integrated circuit | |
| KR19990002165A (ko) | 저항 소자의 제조 방법 | |
| KR100400860B1 (ko) | 폴리실리콘 전극을 가지는 반도체 소자의 제조 방법 | |
| US6500723B1 (en) | Method for forming a well under isolation and structure thereof | |
| KR20100079575A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| KR100672682B1 (ko) | 바이폴라트랜지스터의 제조방법 | |
| KR920010970A (ko) | 질화 실리콘(Silicon Nitride) 캐패시터의 제조방법 | |
| US6458669B1 (en) | Method of manufacturing an integrated circuit | |
| KR100897474B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR100533375B1 (ko) | 듀얼 게이트전극 형성방법_ | |
| KR0180136B1 (ko) | 마스크름의 워드라인 형성 방법 | |
| KR100209590B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR0172545B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| EP0584436A1 (en) | Process for forming buried regions, having different doping concentration, in monolitic semiconductor devices | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR920008951A (ko) | 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법 | |
| KR100271794B1 (ko) | 반도체장치의콘택형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970619 |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 19990414 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |