KR100209590B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100209590B1
KR100209590B1 KR1019960064562A KR19960064562A KR100209590B1 KR 100209590 B1 KR100209590 B1 KR 100209590B1 KR 1019960064562 A KR1019960064562 A KR 1019960064562A KR 19960064562 A KR19960064562 A KR 19960064562A KR 100209590 B1 KR100209590 B1 KR 100209590B1
Authority
KR
South Korea
Prior art keywords
conductive
contact hole
layer
substrate
region
Prior art date
Application number
KR1019960064562A
Other languages
English (en)
Other versions
KR19980046264A (ko
Inventor
윤규한
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960064562A priority Critical patent/KR100209590B1/ko
Publication of KR19980046264A publication Critical patent/KR19980046264A/ko
Application granted granted Critical
Publication of KR100209590B1 publication Critical patent/KR100209590B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 및 제조 방법에 관한 것으로, 특히 고집적이면서 저저항인 반도체 소자 및 제조 방법에 관한 것이다.
이를 위한 본 발명의 반도체 소자 및 제조 방법은 활성 영역과 격리 영역이 정의된 제1 도전형 기판의 격리 영역에 격리층을 형성하고, 상기 제1 도전형 기판의 활성 영역의 소정 부위에 게이트 절연막을 구비한 게이트 전극을 형성하고, 상기 게이트 전극 양측의 제1 도전형 기판내에 제2 도전형 제1 불순물 영역을 형성하고, 상기 게이트 양측의 제1 도전형 기판상에 절연막 측벽을 형성하고, 전면에 제2 절연막을 형성하고, 상기 제2 도전형 제1 불순물 영역에 절연막 측벽과 격리층 사이의 간격 보다 더 넓도록 상기 제2 절연막과 격리층을 제거하여 콘택홀을 형성하고, 상기 콘택홀 내의 격리층이 제거된 기판에 제2 도전형 제2 불순물 영역이 형성되도록 상기 콘택홀 내부에 제1 도전층을 형성하며, 상기 콘택홀 내에 제1 도전층과 연결되도록 형성되는 저저항의 제2 도전층을 포함하여 구성됨을 특징으로 한다.

Description

반도체 소자 및 그 제조 방법
본 발명은 반도체 소자 및 제조 방법에 관한 것으로, 특히 고집적이면서 저저항인 반도체 소자 및 제조 방법에 관한 것이다.
이하 첨부된 도면을 참조하여 종래의 반도체 소자를 설명하면 다음과 같다.
제1도는 일반적인 반도체 소자의 구조 단면도이다.
제1도에서와 같이, 일반적인 반도체 소자는 활성 영역과 격리 영역이 정의되며 p형인 반도체 기판, 상기 격리 영역의 반도체 기판 표면에 형성되는 필드 산화막, 상기 활성 영역의 반도체 기판상의 소정 영역에 게이트 산화막을 구비하여 형성되는 게이트 전극, 상기 게이트 전극 양측의 반도체 기판내에 형성되는 제1,제2 n형 불순물 영역과 상기 게이트 전극 양측의 반도체 기판상에 형성되는 질화막 측벽으로 구성된다.
제2도는 종래 기술의 제1 실시예에 따른 반도체 소자의 구조 단면도이다.
제2도에서와 같이, 제1도의 가부위에 배선을 형성시 콘택 마진이 있는 종래 기술의 제1 실시예에 따른 반도체 소자는 활성 영역과 격리 영역이 정의되며 p형인 반도체 기판(11), 상기 격리 영역의 반도체 기판(11)표면에 형성되는 필드 산화막(12), 상기 활성 영역의 반도체 기판(11)상의 소정 영역에 게이트 산화막(13)을 구비하여 형성되는 게이트 전극(14), 상기 게이트 전극(14) 양측의 반도체 기판(11)내에 형성되는 제2 n형 불순물 영역(16), 상기 게이트 전극(14) 양측의 반도체 기판(11) 상에 형성되는 질화막 측벽(17), 상기 질화막 측벽(17)과 필드 산화막(12)사이에 콘택홀을 갖으며 전면에 형성되는 산화막(18)과 상기 콘택홀에 의해 노출된 제2 n형 불순물 영역(16)과 산화막(18)상에 형성되어 상기 제2 n형 불순물 영역(16)과 전기적으로 연결된 금속층(19)으로 구성된다.
제3도는 종래 기술의 제2 실시예에 따른 반도체 소자의 구조 단면도이다.
제3도에서와 같이, 제1도의 가부위에 배선을 형성시 콘택 마진이 없는 종래 기술의 제2 실시예에 따른 반도체 소자는 활성 영역과 격리 영역이 정의되며 p형인 반도체 기판(11), 상기 격리 영역의 반도체 기판(11)표면에 형성되는 필드 산화막(12), 상기 활성 영역의 반도체 기판(11)상의 소정 영역에 게이트 산화막(13)을 구비하여 형성되는 게이트 전극(14), 상기 게이트 전극(14) 양측의 반도체 기판(11)내에 형성되는 제2 n형 불순물 영역(16), 상기 게이트 전극(14) 양측의 반도체 기판(11) 상에 형성되는 질화막 측벽(17), 콘택 마진이 없으므로 상기 질화막 측벽(17)과 필드 산화막(12)상의 소정 부위에 콘택홀을 갖으며 전면에 형성되는 산화막(18), 상기 콘택홀에 의해 노출된 제2 불순물 영역(16)과 산화막(18)상에 형성되어 상기 제2 n형 불순물 영역(16)과 전기적으로 연결되며 n형 불순물이 도핑된 다결정 실리콘(20)과 상기 콘택홀 형성시 노출된 반도체 기판(11)에 상기 n형 불순물이 도핑된 다결정 실리콘(20)에 의해서 n형 불순물이 확산되어 형성되는 제3 n형 불순물 영역(21)으로 구성된다.
종래의 반도체 소자는 다음과 같은 문제점이 있었다.
첫째, 콘택 마진이 있는 경우는 콘택 마진을 위해 활성 영역과 콘택간의 공간을 확보해야 하므로 그 만큼의 면적이 증가되어 소자의 고집적화에 부적합하다.
둘째, 콘택 마진이 없는 경우는 콘택홀 형성시 노출되는 반도체 기판때문에 누설 전류의 요지가 있어 저저항의 금속층 대신에 고저항의 다결정 실리콘으로 상기 콘택홀을 메꾸기 때문에 소자의 저항이 증가한다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 하부에는 다결정 실리콘으로 상부에는 금속층으로 콘택홀을 매립하여 고집적이면서 저저항인 반도체 소자 및 제조 방법을 제공하는데 그 목적이 있다.
제1도는 일반적인 반도체 소자의 구조 단면도.
제2도는 종래 기술의 제1 실시예에 따른 반도체 소자의 구조 단면도.
제3도는 종래 기술의 제2 실시예에 따른 반도체 소자의 구조 단면도.
제4도는 본 발명의 실시예에 따른 반도체 소자의 구조 단면도.
제5a도 내지 제5e도는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 32 : 필드 산화막
33 : 게이트 산화막 34 : 게이트
35 : 제1 n형 불순물 영역 36 : 제2 n형 불순물 영역
37 : 절연막 측벽 38 : 산화막
40 : 다결정 실리콘 41 : 금속층
42 : 제3 n형 불순물 영역
본 발명의 반도체 소자는 활성 영역과 격리 영역이 정의된 제1 도전형 기판, 상기 제1 도전형 기판의 격리 영역에 형성되는 격리층, 상기 제1 도전형 기판의 활성 영역의 소정 부위에 게이트 절연막을 구비하여 형성되는 게이트 전극, 상기 게이트 전극 양측의 제1 도전형 기판내에 형성되는 제2 도전형 제1 불순물 영역, 상기 게이트 양측의 제1 도전형 기판상에 형성되는 절연막 측벽, 전면에 형성되는 제2 절연막, 상기 제2 도전형 제1 불순물 영역에 절연막 측벽과 격리층 사이의 간격 보다 더 넓도록 상기 제2 절연막과 격리층을 제거하여 형성되는 콘택홀, 상기 콘택홀 내의 격리층이 제거된 기판에 형성되는 제2 도전형 제2 불순물 영역, 상기 제2 도전형 제1, 제2 불순물 영역과 연결되도록 상기 콘택홀 내부에 형성되는 제1 도전층과 상기 콘택홀 내에 제1 도전층과 연결되도록 형성되는 저저항의 제2 도전층을 포함하여 구성됨을 특징으로 한다.
그리고 본 발명의 반도체 소자의 제조 방법은 제1 도전형 기판의 격리 영역에 격리층을 형성하는 단계, 상기 제1 도전형 기판의 활성 영역의 소정 부위에 게이트 절연막을 구비한 게이트를 형성하는 단계, 상기 게이트 양측의 제1 도전형 기판내에 제2 도전형 불순물 영역을 형성하는 단계, 상기 게이트 양측의 제1 도전형 기판상에 절연막 측벽을 형성하는 단계, 전면에 제2 절연막을 형성하고, 상기 제2 절연막을 절연막 측벽과 격리층 사이의 간격 보다 더 넓게 패터닝하여 콘택홀을 형성하는 단계, 상기 콘택홀 하부에 상기 제1 도전형 기판이 노출된 부위에 제2 도전형 불순물이 확산되어 제2 불순물 영역이 발생되도록 제2 도전형 불순물이 주입된 제1 도전층을 형성하는 단계와 상기 제1 도전층상의 콘택홀내에 저저항의 제2 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자 및 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제4도는 본 발명의 실시예에 따른 반도체 소자의 구조 단면도이다.
제4도에서와 같이, 제1도의 가부위에 배선을 형성시 콘택 마진이 없는 본 발명의 실시예에 따른 반도체 소자는 활성 영역과 격리 영역이 정의되며 p형인 반도체 기판(31), 상기 격리 영역의 반도체 기판(31)표면에 형성되는 필드 산화막(32), 상기 활성 영역의 반도체 기판(31)상의 소정 영역에 게이트 산화막(33)을 구비하여 형성되는 게이트 전극(34), 상기 게이트 전극(34) 양측의 반도체 기판(31)내에 형성되는 제2 n형 불순물 영역(36) 상기 게이트 전극(34) 양측의 반도체 기판(31)상에 형성되는 질화막 측벽(37), 콘택 마진이 없으므로 상기 질화막 측벽(37)과 필드 산화막(32)상의 소정 부위에 콘택홀을 갖으며 전면에 형성되는 산화막(38), 상기 콘택홀의 하부에만 형성되어 상기 제2 n형 불순물 영역(36)과 전기적으로 연결되며 n형 불순물이 도핑된 다결정 실리콘(40), 상기 콘택홀내의 다결정 실리콘(40)상에 형성되어 상기 다결정 실리콘(40)과 전기적으로 연결되어 낮은 접촉 저항을 갖는 저저항의 금속층(41)과 상기 콘택홀 형성시 노출된 반도체 기판(31)에 상기 n형 불순물이 도핑된 다결정 실리콘(40)에 의해서 n형 불순물이 확산되어 형성되는 제3 n형 불순물 영역(42)으로 구성된다.
제5a도 내지 제5e도는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
제5a도에서와 같이, 격리 영역이 정의된 반도체 기판(31)상에 제1 산화막, 제1 질화막과 제1 감광막을 차례로 형성한 다음, 상기 제1 감광막을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제1 감광막을 마스크로 이용하여 상기 제1 질화막과 제1 산화막을 선택적으로 식각하고 상기 제1 감광막을 제거한다.
그리고 상기 제1 질화막을 마스크로 이용하여 전면에 열을 가하므로 상기 격리 영역의 반도체 기판(31) 표면에 필드 산화막(32)을 성장시킨 다음, 상기 반도체 기판(31)상에 형성된 상기 제1 산화막과 제1 질화막을 제거한다.
제5b도에서와 같이, 상기 필드 산화막(32)을 포함한 전면에 제2 산화막, 제1 다결정 실리콘과 제2 감광막을 차례로 형성한 다음, 상기 제2 감광막을 게이트가 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제2 감광막을 마스크로 이용하여 상기 제1 다결정 실리콘과 제2 산화막을 식각함으로 게이트 산화막(33)과 게이트 전극(34)을 형성하고 상기 제2 감광막을 제거한다.
제5c도에서와 같이, 상기 게이트 전극(34)을 마스크로 이용하여 전면에 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 제1,제2 n형 불순물 영역(35,36) 형성한 다음, 전면에 제2 질화막을 형성한 후, 에치백하여 상기 게이트 전극(34) 양측에 질화막 측벽(37)을 형성한다.
제5d도에서와 같이, 전면에 산화막(38)과 제3 감광막을 차례로 형성한 다음, 상기 제3 감광막을 상기 제2 n형 불순물 영역(36)상에 콘택홀이 형성된 부위만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제3 감광막을 마스크로 이용하여 상기 산화막(38)을 식각함으로 제2 n형 불순물 영역(36)상에 콘택홀을 형성하고 상기 제3 감광막을 제거한다. 여기서 상기 질화막 측벽(37)과 필드 산화막(32)사이의 간격이 좁으므로 콘택 마진이 없어 상기 콘택홀 형성 공정시 필드 산화막(32)이 선택적으로 식각되기 때문에 반도체 기판(31)이 노출된다.
제5e도에서와 같이, 전면에 n형 불순물이 도핑된 다결정 실리콘(40)을 형성하고 에치백 한다. 그러므로 상기 다결정 실리콘(40)은 상기 콘택홀 하부 부위만 존재하게 된다. 여기서 상기 n형 불순물이 주입된 다결정 실리콘(40)에 의해서 상기 콘택홀 형성시 노출된 반도체 기판(31)에 n형 불순물이 확산되어 제3 n형 불순물 영역(42)이 형성된다. 그리고 전면에 낮은 접촉 저항을 갖는 저저항의 금속층(41)을 형성하고 에치백하여 상기 다결정 실리콘(40)상의 콘택홀 내에만 존재하게 한다.
본 발명의 반도체 소자 및 그 제조 방법은 하부에는 다결정 실리콘으로, 상부에는 금속층으로 콘택홀을 매립하여 소자의 면적과 저항이 감소되므로 소자의 고집적, 고특성에 큰 효과가 있다.

Claims (2)

  1. 활성 영역과 격리 영역이 정의된 제1 도전형 기판; 상기 제1도전형 기판의 격리 영역에 형성되는 격리층; 상기 제1 도전형 기판의 활성 영역의 소정 부위에 게이트 절연막을 구비하여 형성되는 게이트 전극; 상기 게이트 전극 양측의 제1 도전형 기판내에 형성되는 제2 도전형 제1 불순물 영역; 상기 게이트 양측의 제1 도전형 기판상에 형성되는 절연막 측벽; 전면에 형성되는 제2 절연막; 상기 제2 도전형 제1 불순물 영역에 절연막 측벽과 격리층 사이의 간격보다 더 넓도록 상기 제2 절연막과 격리층을 제거하여 형성되는 콘택홀; 상기 콘택홀 내의 격리층이 제거된 기판에 형성되는 제2 도전형 제2 불순물 영역; 상기 제2 도전형 제1, 제2 불순물 영역과 연결되도록 상기 콘택홀 내부에 형성되는 제1 도전층; 상기 콘택홀 내에 제1 도전층과 연결되도록 형성되는 저저항의 제2 도전층을 포함하여 구성됨을 특징으로 하는 반도체 소자.
  2. 제1 도전형 기판의 격리 영역에 격리층을 형성하는 단계; 상기 제1 도전형 기판의 활성 영역의 소정 부위에 게이트 절연막을 구비한 게이트를 형성하는 단계; 상기 게이트 양측의 제1 도전형 기판내에 제2 도전형 불순물 영역을 형성하는 단계; 상기 게이트 양측의 제1 도전형 기판상에 절연막 측벽을 형성하는 단계; 전면에 제2 절연막을 형성하고, 상기 제2 절연막을 절연막 측벽과 격리층 사이의 간격보다 더 넓게 패터닝하여 상기 제1 도전형 기판이 노출된 콘택홀을 형성하는 단계; 상기 콘택홀 하부에 상기 제1 도전형 기판이 노출된 부위에 제2 도전형 불순물이 확산되어 제2 불순물 영역이 발생되도록 제2 도전형 불순물이 주입된 제1 도전층을 형성하는 단계; 상기 제1 도전층상의 콘택홀내에 저저항의 제2 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
KR1019960064562A 1996-12-12 1996-12-12 반도체 소자 및 그 제조 방법 KR100209590B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064562A KR100209590B1 (ko) 1996-12-12 1996-12-12 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064562A KR100209590B1 (ko) 1996-12-12 1996-12-12 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19980046264A KR19980046264A (ko) 1998-09-15
KR100209590B1 true KR100209590B1 (ko) 1999-07-15

Family

ID=19487355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064562A KR100209590B1 (ko) 1996-12-12 1996-12-12 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100209590B1 (ko)

Also Published As

Publication number Publication date
KR19980046264A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100272527B1 (ko) 반도체 소자 및 그 제조방법
KR100236048B1 (ko) 트랜지스터의 구조 및 제조 방법
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR100209590B1 (ko) 반도체 소자 및 그 제조 방법
KR100592705B1 (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
EP0087472A4 (en) METHOD OF MANUFACTURING AN ELECTRICAL CONTACT ON REGIONS OF SEMICONDUCTOR SUBSTRATES.
KR100469373B1 (ko) 고전압 소자 및 그의 제조방법
KR100226791B1 (ko) 반도체 소자의 제조 방법
KR100533375B1 (ko) 듀얼 게이트전극 형성방법_
KR100382984B1 (ko) 반도체 소자 및 그의 제조 방법
KR940002780B1 (ko) 고전압용 트랜지스터의 구조 및 제조방법
KR100293443B1 (ko) 에스램셀제조방법
KR20000067000A (ko) 모스 트랜지스터 제조방법
KR100239455B1 (ko) 반도체 소자의 제조 방법
KR20020002706A (ko) 트랜지스터 및 그의 제조 방법
KR20010060039A (ko) 반도체 소자의 제조방법
KR100263464B1 (ko) 반도체 소자 격리방법
KR19990005526A (ko) 반도체 소자 및 그 제조 방법
KR0147728B1 (ko) 엘디디 구조를 갖는 반도체 장치 제조방법
KR100257148B1 (ko) 반도체 소자 및 그의 제조방법
KR100249016B1 (ko) 반도체장치의 이에스디 보호회로 제조방법
KR0156103B1 (ko) 반도체 소자의 제조방법
KR100273321B1 (ko) 반도체 장치 제조방법
KR19980037656A (ko) 반도체 소자의 구조 및 제조방법
KR20020071214A (ko) 보더리스 콘택을 구비한 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090406

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee