KR20000067000A - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20000067000A KR20000067000A KR1019990014454A KR19990014454A KR20000067000A KR 20000067000 A KR20000067000 A KR 20000067000A KR 1019990014454 A KR1019990014454 A KR 1019990014454A KR 19990014454 A KR19990014454 A KR 19990014454A KR 20000067000 A KR20000067000 A KR 20000067000A
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- substrate
- gate
- oxide film
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 150000002500 ions Chemical class 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 5
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 14
- 229910021342 tungsten silicide Inorganic materials 0.000 description 14
- 238000005530 etching Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61D—BODY DETAILS OR KINDS OF RAILWAY VEHICLES
- B61D15/00—Other railway vehicles, e.g. scaffold cars; Adaptations of vehicles for use on railways
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61D—BODY DETAILS OR KINDS OF RAILWAY VEHICLES
- B61D3/00—Wagons or vans
- B61D3/16—Wagons or vans adapted for carrying special loads
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61D—BODY DETAILS OR KINDS OF RAILWAY VEHICLES
- B61D47/00—Loading or unloading devices combined with vehicles, e.g. loading platforms, doors convertible into loading and unloading ramps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61H—BRAKES OR OTHER RETARDING DEVICES SPECIALLY ADAPTED FOR RAIL VEHICLES; ARRANGEMENT OR DISPOSITION THEREOF IN RAIL VEHICLES
- B61H1/00—Applications or arrangements of brakes with a braking member or members co-operating with the periphery of the wheel rim, a drum, or the like
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61H—BRAKES OR OTHER RETARDING DEVICES SPECIALLY ADAPTED FOR RAIL VEHICLES; ARRANGEMENT OR DISPOSITION THEREOF IN RAIL VEHICLES
- B61H13/00—Actuating rail vehicle brakes
- B61H13/20—Transmitting mechanisms
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61H—BRAKES OR OTHER RETARDING DEVICES SPECIALLY ADAPTED FOR RAIL VEHICLES; ARRANGEMENT OR DISPOSITION THEREOF IN RAIL VEHICLES
- B61H13/00—Actuating rail vehicle brakes
- B61H13/34—Details
- B61H13/38—Suspension of transmitting mechanisms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Transportation (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 소자의 집적화가 심화되면서, 단채널효과가 발생하여 모스 트랜지스터의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 필드산화막을 형성한 후, 그 필드산화막을 제거하여 기판에 저면이 원형인 홈을 형성하는 채널영역설정단계와; 상기 홈의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 기판하부에 상기 기판과는 도전형이 다른 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 게이트의 측면에 제 1측벽을 형성하고, 그 제 1측벽의 측면에 위치하는 저농도 소스 및 드레인의 일부를 노출시키는 포토레지스트 패턴을 형성하고, 상기 기판과 동일한 도전형의 불순물 이온을 이온주입하여 상기 저농도 소스 및 드레인 하부 일부영역에 이온주입영역을 형성하는 장벽조절영역 형성단계와; 상기 포토레지스트 패턴을 제거한 후, 제 1측벽의 측면에 제 2측벽을 형성하고, 그 제 2측벽의 측면 기판하부에 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계로 구성되어 집적도가 심화되는 경우에도 단채널효과의 발생을 방지하여 모스 트랜지스터의 특성을 향상시키는 효과가 있다.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 채널영역을 곡면으로 형성함과 아울러 고농도 소스 및 드레인과 저농도 소스 및 드레인의 사이에 불순물 이온주입영역을 형성하여, 채널영역을 확장하고 드레인의 전위장벽을 상대적으로 높여 단채널효과를 방지하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부전면에 게이트산화막(2), 다결정실리콘(3), 텅스텐실리사이드(4) 및 산화막(5)을 순차적으로 증착하고, 그 산화막(5)의 상부에 산화막(5)의 일부영역에 위치하는 포토레지스트(6) 패턴을 형성하는 단계(도1a)와; 상기 포토레지스트(6) 패턴을 식각마스크로 하는 식각공정으로 상기 산화막(5), 텅스텐실리사이드(4), 다결정실리콘(3), 게이트산화막(2)을 식각하여 게이트를 형성한 후, 그 게이트의 측면 기판(1) 하부에 불순물 이온을 이온주입하여 저농도 소스 및 드레인(7)을 형성하는 단계(도1b)와; 상기 게이트의 측면에 게이트 측벽(8)을 형성하고, 불순물이온을 이온주입하여 상기 게이트 측벽(8)의 측면 기판(1) 하부에 고농도 소스 및 드레인(9)을 형성하는 단계(도1c)로 구성된다.
이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 제 1도전형의 기판(1) 상에 게이트산화막(2)을 증착하고, 이어서 상기 게이트산화막(2)의 상부전면에 도핑된 다결정실리콘(3)을 증착한다. 이때, 다결정실리콘(3)은 게이트전극 물질이다.
그 다음, 상기 다결정실리콘(3)의 상부전면에 텅스텐실리사이드(4)를 증착하고, 그 텅스텐실리사이드(4)의 상부에 산화막(5)을 증착한다. 이때, 상기 텅스텐실리사이드(4)는 게이트와 배선의 접촉저항의 감소를 목적으로 하는 것이며, 상기 산화막(5)은 그 하부측에 증착된 텅스텐실리사이드(4) 및 다결정실리콘(3)의 보호를 위한 것이다.
그 다음, 상기 산화막(5)의 상부전면에 포토레지스트(6)를 도포하고, 노광 및 현상하여 상기 산화막(5)의 상부일부에 위치하는 포토레지스트(6) 패턴을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 포토레지스트(6) 패턴을 식각마스크로 사용하는 식각공정으로, 상기 증착된 산화막(5), 텅스텐실리사이드(4), 다결정실리콘(3) 및 게이트산화막(2)을 순차적으로 식각하여 그 하부의 기판(1)을 노출시켜 게이트를 형성한다.
그 다음, 상기 포토레지스트(6) 패턴을 제거하여 그 하부의 산화막(5)을 노출시킨 후, 상기 기판(1)과는 다른 제 2도전형의 불순물 이온을 주입하여 상기 게이트산화막(2), 다결정실리콘(3), 텅스텐실리사이드(4), 산화막(5)이 증착된 게이트의 측면 기판(1) 하부에 저농도 소스 및 드레인(7)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 구조의 상부전면에 절연막을 증착하고, 그 절연막을 건식식각하여 상기 게이트의 측면에 게이트 측벽(8)을 형성한다.
그 다음, 상기 게이트 측벽(8)과 산화막(5)을 이온주입 마스크로 사용하는 이온주입공정으로 제 2도전형의 불순물 이온을 이온주입하여 상기 게이트 측벽(8)의 측면 기판(1) 하부에 고농도 소스 및 드레인(9)을 형성한다.
그러나, 상기와 같은 모스 트랜지스터 제조방법은 소자의 집적화가 심화되면서 게이트의 크기가 줄어들 경우 채널의 길이가 짧아지게 되고 이에 따라 단채널효과(short channel effect)가 발생하여 소자의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 소자의 집적도가 심화되는 경우에도 단채널효과를 방지할 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도.
도2a 내지 도2f는 본 발명 모스 트랜지스터의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:게이트산화막
3:다결정실리콘 4:텅스텐실리사이드
5:산화막 6, 13:포토레지스트
7:저농도 소스 및 드레인 8, 15:측벽
9:고농도 소스 및 드레인 10:패드산화막
11:질화막 12:필드산화막
14:이온주입영역
상기와 같은 목적은 기판의 상부에 필드산화막을 형성한 후, 그 필드산화막을 제거하여 기판에 저면이 원형인 홈을 형성하는 채널영역설정단계와; 상기 홈의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 기판하부에 상기 기판과는 도전형이 다른 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 게이트의 측면에 제 1측벽을 형성하고, 그 제 1측벽의 측면에 위치하는 저농도 소스 및 드레인의 일부를 노출시키는 포토레지스트 패턴을 형성하고, 상기 기판과 동일한 도전형의 불순물 이온을 이온주입하여 상기 저농도 소스 및 드레인 하부 일부영역에 이온주입영역을 형성하는 장벽조절영역 형성단계와; 상기 포토레지스트 패턴을 제거한 후, 제 1측벽의 측면에 제 2측벽을 형성하고, 그 제 2측벽의 측면 기판하부에 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2f는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(10)과 질화막(11)을 순차적으로 증착하고, 사진식각공정을 통해 질화막(11)의 일부를 식각하여 그 하부의 패드산화막(10)을 노출시킨 후, 그 노출된 패드산화막(10)을 성장시켜 필드산화막(12)을 형성하는 단계(도2a)와; 상기 질화막(11)과 패드산화막(10) 및 필드산화막(12)을 제거하여 상기 필드산화막(12)이 위치하던 영역에 원형의 홈이형성된 기판(1)을 노출시키는 단계(도2b)와; 상기 기판(1)의 상부전면에 게이트산화막(2), 다결정실리콘(3), 텅스텐실리사이드(4), 산화막(5)을 순차적으로 증착하고, 상기 기판(1)에 형성된 둥근 홈의 상부측에 해당하는 산화막(5) 상부에 포토레지스트(6) 패턴을 형성하는 단계(도2c)와; 상기 포토레지스트(6) 패턴을 식각마스크로 하는 식각공정으로 상기 산화막(5), 텅스텐실리사이드(4), 다결정실리콘(3), 게이트산화막(2)을 식각하여 기판(1)을 노출시킨 후, 그 노출된 기판(1)에 불순물 이온을 이온주입하여 저농도 소스 및 드레인(7)을 형성하는 단계(도2d)와; 상기 잔존하는 산화막(5), 텅스텐실리사이드(4), 다결정실리콘(3) 및 게이트산화막(2) 적층구조의 게이트 측면에 측벽(8)을 형성하고, 상기 측벽(8)과는 소정거리 이격되는 저농도 소스 및 드레인(7)의 상부영역에 포토레지스트(13) 패턴을 형성한 후, 불순물 이온주입을 통해 상기 저농도 소스 및 드레인(7)의 하부기판영역 일부에 이온주입영역(14)을 형성하는 단계(도2e)와; 상기 포토레지스트(13) 패턴을 제거하고, 상기 측벽(8)의 측면에 다시 측벽(15)을 형성한 후, 불순물 이온주입을 통해 상기 측벽(15)의 측면 기판하부에 고농도 소스 및 드레인(9)을 형성하는 단계(도2f)로 구성된다.
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부전면에 패드산화막(10)을 증착하고, 그 패드산화막(10)의 상부전면에 질화막(11)을 증착한다. 이어서, 상기 질화막(11)의 일부를 사진식각공정을 통해 제거하여 그 하부의 패드산화막(10)을 노출시킨 후, 그 패드산화막(10)을 성장시켜 필드산화막(12)을 형성한다.
상기의 과정은 일반적인 로코스공정(LOCOS)으로 상기 패드산화막(10)을 성장시켜 필드산화막(12)을 형성하는 과정에서, 그 패드산화막(10)은 기판(1)의 상부측 뿐만 아니라 기판(1)의 하부측으로도 성장하며, 그 비율은 6:4 정도로 알려져 있다.
그 다음, 도2b에 도시한 바와 같이 상기 질화막(11)을 제거하여 상기 패드산화막(10)을 노출시킨 후, 그 패드산화막(10)과 필드산화막(12)을 식각한다. 이때 필드산화막(12)의 하부측은 상기 기판(1)의 하부영역으로 둥글게 성장되어 형성되었으므로, 그 필드산화막(12)이 식각된 기판영역은 둥근 홈이 형성된다. 이때, 둥근 홈 영역은 본 발명에서 채널영역으로 사용된다.
그 다음, 도2c에 도시한 바와 같이 상기 일부영역에 둥근 홈이 형성된 기판(1)의 상부전면에 게이트산화막(2), 다결정실리콘(3), 텅스텐실리사이드(4), 산화막(5)을 순차적으로 증착하고, 그 산화막(5)의 상부일부에 포토레지스트(6) 패턴을 형성한다. 이때 포토레지스트(6) 패턴의 형성위치는 상기 채널영역인 기판(1)의 둥근 홈의 상부측에 위치하도록 한다.
그 다음, 도2d에 도시한 바와 같이 상기 포토레지스트(6)를 식각마스크로 하는 식각공정으로 상기 산화막(5), 텅스텐실리사이드(4), 다결정실리콘(3), 게이트산화막(2)을 식각하여 상기 기판(1)의 둥근 홈 상에 위치하는 게이트를 정의한다.
그 다음, 상기 포토레지스트(6) 패턴을 제거하고, 상기 게이트의 최상층인 산화막(5)을 이온주입 마스크로 하는 이온주입공정으로 상기 게이트의 측면 기판하부에 저농도 소스 및 드레인(7)을 형성한다.
그 다음, 도2e에 도시한 바와 같이 상기 도2d의 구조 상부전면에 절연막을 증착하고, 그 절연막을 건식식각하여 상기 게이트의 측면에 측벽(8)을 형성한다.
그 다음, 상기 구조의 전면에 포토레지스트(13)를 도포하고, 노광 및 현상하여 상기 상기 측벽(9)의 측면의 저농도 소스 드레인(7)의 일부를 노출시킨다. 이어서, 상기 포토레지스트(13)를 이온주입마스크로 사용하는 이온주입공정으로 상기 저농도 소스 및 드레인(7)과는 도전형이 다른 불순물 이온을 주입하여 그 전오도 소스 및 드레인(7)의 하부 기판에 이온주입영역(14)을 형성한다. 이와 같이 이온주입영역(14)을 형성하면, 드레인측의 전위장벽은 높아지고, 상대적으로 소스측의 전위장벽이 낮아져 유효채널의 길이를 증가시키게 된다.
그 다음, 도2f에 도시한 바와 같이 상기 포토레지스트(13)를 모두 제거하고, 상기 측벽(8)의 측면에 절연막 측벽(15)을 형성한 후, 불순물 이온주입을 통해 상기 측벽(15)의 측면 기판(1) 하부에 고농도 소스 및 드레인(9)을 형성한다.
상기한 바와 같이 본 발명은 필드산화막이 제거되어 홈이 형성된 기판영역을 채널영역으로 사용하며, 저농도 소스 및 드레인과 고농도 소스 및 드레인 사이의 기판영역에 그 소스 및 드레인과는 도전형이 다른 불순물 이온주입층을 형성하여 모스 트랜지스터의 집적화가 심화되는 경우에도 일정한 채널길이를 확보하여 단채널효과를 방지하여 모스 트랜지스터의 특성을 향상시키는 효과가 있다.
Claims (1)
- 기판의 상부에 필드산화막을 형성한 후, 그 필드산화막을 제거하여 기판에 저면이 원형인 홈을 형성하는 채널영역설정단계와; 상기 홈의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 기판하부에 상기 기판과는 도전형이 다른 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 게이트의 측면에 제 1측벽을 형성하고, 그 제 1측벽의 측면에 위치하는 저농도 소스 및 드레인의 일부를 노출시키는 포토레지스트 패턴을 형성하고, 상기 기판과 동일한 도전형의 불순물 이온을 이온주입하여 상기 저농도 소스 및 드레인 하부 일부영역에 이온주입영역을 형성하는 장벽조절영역 형성단계와; 상기 포토레지스트 패턴을 제거한 후, 제 1측벽의 측면에 제 2측벽을 형성하고, 그 제 2측벽의 측면 기판하부에 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계로 이루어지는 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014454A KR20000067000A (ko) | 1999-04-22 | 1999-04-22 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014454A KR20000067000A (ko) | 1999-04-22 | 1999-04-22 | 모스 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000067000A true KR20000067000A (ko) | 2000-11-15 |
Family
ID=19581674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990014454A KR20000067000A (ko) | 1999-04-22 | 1999-04-22 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000067000A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058436A (ko) * | 2001-12-31 | 2003-07-07 | 동부전자 주식회사 | 습식 산화 및 홈을 이용한 반도체 소자의 제조 방법 |
| KR100450667B1 (ko) * | 2001-10-09 | 2004-10-01 | 삼성전자주식회사 | 유효 채널 길이를 연장시킬 수 있는 반도체 소자의 홈 형성방법 |
| US6867545B2 (en) | 2002-03-08 | 2005-03-15 | Lg Electronics Inc. | Plasma display panel with light shielding layers having different widths |
-
1999
- 1999-04-22 KR KR1019990014454A patent/KR20000067000A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450667B1 (ko) * | 2001-10-09 | 2004-10-01 | 삼성전자주식회사 | 유효 채널 길이를 연장시킬 수 있는 반도체 소자의 홈 형성방법 |
| KR20030058436A (ko) * | 2001-12-31 | 2003-07-07 | 동부전자 주식회사 | 습식 산화 및 홈을 이용한 반도체 소자의 제조 방법 |
| US6867545B2 (en) | 2002-03-08 | 2005-03-15 | Lg Electronics Inc. | Plasma display panel with light shielding layers having different widths |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6852597B2 (en) | Method for fabricating power semiconductor device having trench gate structure | |
| KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| EP0198446B1 (en) | Semiconductor device with short-length electrode and fabrication process therefor | |
| KR100486253B1 (ko) | 수직형 트랜지스터의 제조방법 | |
| KR100280520B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR20000067000A (ko) | 모스 트랜지스터 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100485163B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR100406500B1 (ko) | 반도체소자의 제조방법 | |
| KR100470721B1 (ko) | 리세스된 영역을 갖는 반도체 소자의 패턴 형성방법 | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100469373B1 (ko) | 고전압 소자 및 그의 제조방법 | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR20000003936A (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 | |
| KR100533167B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100319601B1 (ko) | 정전방전방지트랜지스터및그제조방법 | |
| KR940010545B1 (ko) | 반도체 장치의 제조방법 | |
| KR20010046068A (ko) | 반도체 메모리 제조방법 | |
| KR100577011B1 (ko) | 반도체소자의 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100273299B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100280534B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| KR20040029588A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |