KR920008951A - 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법 - Google Patents

더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR920008951A
KR920008951A KR1019900015802A KR900015802A KR920008951A KR 920008951 A KR920008951 A KR 920008951A KR 1019900015802 A KR1019900015802 A KR 1019900015802A KR 900015802 A KR900015802 A KR 900015802A KR 920008951 A KR920008951 A KR 920008951A
Authority
KR
South Korea
Prior art keywords
channel stop
stop layer
semiconductor substrate
impurity
semiconductor
Prior art date
Application number
KR1019900015802A
Other languages
English (en)
Inventor
신윤승
김경태
강준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900015802A priority Critical patent/KR920008951A/ko
Priority to GB9100618A priority patent/GB2248516A/en
Priority to JP3004040A priority patent/JPH04234161A/ja
Priority to DE4101313A priority patent/DE4101313A1/de
Priority to ITMI910106A priority patent/IT1246231B/it
Priority to FR9100621A priority patent/FR2667726A1/fr
Publication of KR920008951A publication Critical patent/KR920008951A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 더블도우프된 채널스톱층을 가지는 NMOS반도체 장치의 일실시예의 개략적인 단면구조도,
제6도는 본 발명에 의한 더블도우프된 채널스톱층을 가지는 CMOS반도체장치의 개략적인 단면도 구조도.

Claims (13)

  1. 제1불순물이 도우프된 반도체기판에 소자형성영역 및 기판콘택영역을 한정하기 위한 소자분리영역의 상기 반도체 기판상에 두꺼운 필드산화층을 가지며, 상기 필드산화층의 하면에 접하는 상기 반도체기판내에 상기 반도체기판의 제1불순물농도보다 더 높게 저1불순물이 도우프된 저1채 널 스톱층을 가지는 반도체장치에 있어서, 상기 반도체장치는 상기 소자형성영역으로부터 측방향으로 일정거리 떨어지고, 상기 필드산화충의 하면과 접하는 상기 반도체 기판내에 상기 저1채널스톱층의 저1볼순물농도보다 더 높게 제1불순물이 도우프된 제2채널 스톱층을 더 구비하여서, 상기 반도체기판의 벌크저항을 감소시키기 위한 더블도우프된 채널스톱층을 구비히는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 제2채널스톱층과 소자형성영역사이의 상기 일정거리는 상기 소자형성영역에서 발생되는 디플리션영역이 상기 제2채널스톱층까지 도달하지 않을 정도의 거리임을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 상기 제2채널스톱층과 소자형성영역 사이의 상기 일정거리는 약2-4㎛정도인 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 저2채널스톱층의 불순물농도는 상기 제1채널스톱층의 불순물농도의 102∼104배 정도인 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 반도체기판이 1015∼lO17/㎤ 정도의 불순물농도를 가지는 P형 실리콘기판이고, 상기 제1채널스톱층은 상기 실리콘기판보다 3배 이상의 불순물 농도를 가지며 상기 제2채널스톱층은 상기 제1채널스톱층보다 10배이상의 불순물 농도를 가지는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서. 상기 반도체기판이 1015∼lO17/㎤정도의 불순물농도를 가지는 N형 실리콘기판이고. 상기 제1채널스톱층은 상기 실리콘기판보다 3배 이상의 불순물 농도를 가지며 상기 제2채널스톱층은 상기 제1채널스톱층보다 10배이상의 불순물농도를 가지는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 제2채널스톱층은 상기 기판콘택영역의 반도체기관내까지 연속적으로 형성된 것을특징으로 하는 반도체장치.
  8. 제1불순물이 도우프된 제1전도형의 반도체기판내에 상기 제1불순물과 다른 제2불순물이 도우프된 제2전도형의 웰을 가지며. 상기 반도체기판에 소장형성영역 및 기판콘택영역을 한정하기 위한 소자분리영역과, 상기 웰에 소자형성영역 및 웰콘택영역을 한정하기 위한 소자분리영역의 상기 반도체기판 및 월상에 두꺼운 필드산화층을 가지며, 상기 필드산화층의 하면에 접하는 반도체기판내에 상기 반도체기판의 제1불순물 농노보다 더 높게 제1불순물이 도우프된 제1전도형의 제1채널스톱층과, 상기 필드산화층의 하면에 접하는 월내에 상기 웰의 제1불순물 농도 보다 더 높게 제2불순물이 도우프된 제2전도형의 제1채널스톱층을 가지는 반도체장치에 있어서, 상기 반도체장치는 상기 반도체기판의 상기 소자형성영역으로부터 측방향으로 일정거리 떨어지고. 상기 반도체 기판상의 상기 필드산화층의 하면과 접하는 상기 반도체기판내에 상기 제1전도형의 제1채널스톱층의 제1불순물 농도보다 더 높게 제1불순물이 도우프된 제1전도형의 제2채널스톱층과, 상기 웰의 소자형성영역으로부터 측방향으로으로부터 일정거리 떨어지고. 상기 웰상의 상기 필드산화층의 하면과 접하는 상기 월내에 상기 제2전도형의 제1채널스톱층의 제2불순물농도보다 더 높게 제2불순물이 도우프된 제2전도형의 제2채널스톱층을 구비하여서. 상기 반도체기판의 벌크저항 및 웰의 웰저항을 감소시키기 위한 더블도우프된 채널스톱층을 가지는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서, 상기 반도체기판이 1014∼lO16/㎤ 정도의 불순물정도를 가지는 P형 실리콘기판이고, 상기 웰은 1016∼lO17/㎤ 정도의 불순물농도를 가지는 N형 웰인 것을 특징으로 하는 반도체 장치.
  10. 제1불순물이 도우프된 반도체기관에 소자형성영역 및 기판콘택영역을 한정하기 위한 소자분리 영역의 상기 반도체기관상에 두꺼운 필드산화층을 가지며, 상기 필드산화층의 하면에 접하는 상기 반도체기판내에 상기 반도체기판의 제1불순물농도보다 더 높게 제1불순물이 도우프된 제1채널스톱층을 가지며 상기 소자형성영역으로부터 측방향으로 일정거리 떨어지고, 상기 필드산화층의 하면과 접하는 상기 반도체기판내에 상기 제1채널스톱층의 제1불순물 농도보다 더 높게 제1불순물이 도우프된 제2채널스톱층을 구비하여서, 상기 반도체기판의 벌크저항을 감소시키기 위한 더블 도우프된 채널스톱층을 가지는 반도체장치의 제조방법에 있어서, 상기 저1불순물이 도우프된 반도체기판상에 패드산화막 및 패드질화막을 순차로 적층하고 상기 패드질화막을 식각하여 패드질화막패턴을 형성하고 상기 패트 질화막패턴을 마스크로 사용하여 상기 소자분리영역의 반도체기판내의 표면부근에 상기 제1채널스톱층 형성을 위한 제 1불순물을 이온주입하는 공정 ; 상기 이온주입공정이후 상기 소자분리영역의 패드 산화막을 열적으로 성장시켜 상기 필드산화층을 형성하는 공정: 상기 필드산화층을 형성하고 난후 상기 패드질화막 패턴을 제거하고 상기 소자형성영역 및 인접하는 필드 산화총의 일부를 포토레지스트로 덮고 상기 포토레지스트를 마스크로 사용하여 상기 필드산화층의 아래의 상기 반도체 기판 및 상기 기판콘택 영역의 반도체기판내에 상기 제2채널스톱층 형성을 위한 제1불순물을 이온주입하는 공정; 및 상기 이온주입공정이후 상기 저2채널스톱층을 활성화 시키고 상기 소자형성영역에 통상의 MOS트랜지스터 제조방법으로 소자를 형성하는 공정을 구비하여서된 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 제1채널스톱층을 형성하기 위한 이온주입공정은 약30∼35keV의 에너지로 보론이온(B')을 이온주입하여 약 1016∼1O17/㎤ 정도의 불순물농도를 유지시키는 것을 특징으로하는 반도체장치의 제조방법.
  12. 제11항에 있어서. 상기 제2채널스톱층을 형성하기 위한 이온주입공정은 약 140keV이상의 에너지로 보온이온 (B')을 이온주입하여 약 1018∼lO21/㎤ 정도의 피크불순물 농도를 유지시키는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제12항에 있어서, 상기 포토레지스트로 덮이는 상기 소자형성영역에 인접하는 필드산화층의 폭은 2-4㎛ 정도인 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900015802A 1990-10-05 1990-10-05 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법 KR920008951A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019900015802A KR920008951A (ko) 1990-10-05 1990-10-05 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법
GB9100618A GB2248516A (en) 1990-10-05 1991-01-11 Channel stop arrangement for semiconductor device
JP3004040A JPH04234161A (ja) 1990-10-05 1991-01-17 ダブルド―プされたチャネルストップ層を有する半導体装置およびその製造方法
DE4101313A DE4101313A1 (de) 1990-10-05 1991-01-18 Halbleiterbauelemente mit einer kanalsperrschicht und verfahren zu seiner herstellung
ITMI910106A IT1246231B (it) 1990-10-05 1991-01-18 Dispositivo a semiconduttore avente uno strato di blocco del canale doppiamente drogato e suo metodo di fabbricazione
FR9100621A FR2667726A1 (fr) 1990-10-05 1991-01-21 Dispositif a semi-conducteur ayant une couche d'arret de canal dopee double et procede de fabrication.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900015802A KR920008951A (ko) 1990-10-05 1990-10-05 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR920008951A true KR920008951A (ko) 1992-05-28

Family

ID=19304337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015802A KR920008951A (ko) 1990-10-05 1990-10-05 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법

Country Status (6)

Country Link
JP (1) JPH04234161A (ko)
KR (1) KR920008951A (ko)
DE (1) DE4101313A1 (ko)
FR (1) FR2667726A1 (ko)
GB (1) GB2248516A (ko)
IT (1) IT1246231B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106988B1 (ko) * 2010-07-22 2012-01-25 윤지윤 대걸레

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170285B1 (ko) * 1995-05-12 1999-03-30 김광호 반도체 장치의 소자 분리 방법
JP4804754B2 (ja) * 2002-09-09 2011-11-02 オンセミコンダクター・トレーディング・リミテッド 保護素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268847A (en) * 1977-09-16 1981-05-19 Nippon Electric Co., Ltd. Semiconductor device having an insulated gate type field effect transistor and method for producing the same
US4458262A (en) * 1980-05-27 1984-07-03 Supertex, Inc. CMOS Device with ion-implanted channel-stop region and fabrication method therefor
US4411058A (en) * 1981-08-31 1983-10-25 Hughes Aircraft Company Process for fabricating CMOS devices with self-aligned channel stops
JPS5837946A (ja) * 1981-08-31 1983-03-05 Fujitsu Ltd Ｍｉｓ型半導体集積回路装置
JPS61501736A (ja) * 1984-03-29 1986-08-14 ヒユ−ズ・エアクラフト・カンパニ− Ｖｌｓｉ用ラッチ・アップ抵抗性ｃｍｏｓ構造
JPS61111576A (ja) * 1984-10-13 1986-05-29 Fujitsu Ltd 半導体装置
JPS61207052A (ja) * 1985-03-12 1986-09-13 Sanyo Electric Co Ltd 高耐圧ｃｍｏｓ半導体装置
US4829019A (en) * 1987-05-12 1989-05-09 Texas Instruments Incorporated Method for increasing source/drain to channel stop breakdown and decrease P+/N+ encroachment
JP2772020B2 (ja) * 1989-02-22 1998-07-02 株式会社東芝 Ｍｏｓ型半導体装置
JPH0766946B2 (ja) * 1989-03-31 1995-07-19 株式会社東芝 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106988B1 (ko) * 2010-07-22 2012-01-25 윤지윤 대걸레

Also Published As

Publication number Publication date
GB9100618D0 (en) 1991-02-27
ITMI910106A0 (it) 1991-01-18
FR2667726A1 (fr) 1992-04-10
DE4101313A1 (de) 1992-04-09
JPH04234161A (ja) 1992-08-21
IT1246231B (it) 1994-11-16
ITMI910106A1 (it) 1992-07-18
GB2248516A (en) 1992-04-08

Similar Documents

Publication Publication Date Title
EP0683515B1 (en) Method of manufacturing a CMOS device
US4242691A (en) MOS Semiconductor device
US4717683A (en) CMOS process
KR100302187B1 (ko) 반도체장치제조방법
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US5998848A (en) Depleted poly-silicon edged MOSFET structure and method
US5548143A (en) Metal oxide semiconductor transistor and a method for manufacturing the same
JP3474589B2 (ja) 相補型ｍｉｓトランジスタ装置
KR910019215A (ko) Bicmos 디바이스 및 그 제조방법
KR860003671A (ko) 상보형 반도체 장치
KR960015811A (ko) 표면 채널 피모스소자의 쇼트채널 성능을 향상시키기 위하여 인을 사용하는 활성영역 주입방법
JPS58147074A (ja) 金属酸化物半導体トランジスタデバイス及びその製法
KR860006830A (ko) 반도체 집적회로 장치의 제조방법
JPH07201974A (ja) 半導体装置の製造方法
US5506438A (en) Semiconductor device with two different threshold voltages
KR20010051913A (ko) 반도체 장치 및 제조 방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
US6362025B1 (en) Method of manufacturing a vertical-channel MOSFET
KR960043237A (ko) 메모리 셀 영역과 주변 회로 영역을 가지는 반도체 기억 장치 및 그의 제조방법
US5128739A (en) MIS type semiconductor device formed in a semiconductor substrate having a well region
JP2836515B2 (ja) 半導体装置の製造方法
KR950021768A (ko) 실드 확산 접합을 갖는 전계 효과 트랜지스터
US6855618B2 (en) Radiation hardened semiconductor device
JPH02203566A (ja) Ｍｏｓ型半導体装置
KR920008951A (ko) 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application