KR860006830A - 반도체 집적회로 장치의 제조방법 - Google Patents
반도체 집적회로 장치의 제조방법 Download PDFInfo
- Publication number
- KR860006830A KR860006830A KR1019850008576A KR850008576A KR860006830A KR 860006830 A KR860006830 A KR 860006830A KR 1019850008576 A KR1019850008576 A KR 1019850008576A KR 850008576 A KR850008576 A KR 850008576A KR 860006830 A KR860006830 A KR 860006830A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- manufacturing
- integrated circuit
- circuit device
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 238000004519 manufacturing process Methods 0.000 title claims 31
- 238000000034 method Methods 0.000 claims 30
- 239000000758 substrate Substances 0.000 claims 16
- 239000012535 impurity Substances 0.000 claims 15
- 238000005468 ion implantation Methods 0.000 claims 10
- 150000002500 ions Chemical class 0.000 claims 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 230000003647 oxidation Effects 0.000 claims 3
- 238000007254 oxidation reaction Methods 0.000 claims 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 2
- 229910052698 phosphorus Inorganic materials 0.000 claims 2
- 239000011574 phosphorus Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 CMOS형 반도체 집적회로 장치의 단면도. 제3도∼제4도는 각각 본 발명의 다른 실시예를 설명하기 위한 단면도.
Claims (32)
- 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판에 N형 반도체 영역을 가진 N찬넬 MOSFET와, P형 반도체 영역을 가진 P찬넬 MOSFET를 형성하는 공정. (b) 상기 MOSFET를 덮는 절연막을 형성하는 공정. (c) 상기 절연막에 콘택트 홀을 형성하는 공정. 상기 N형 및 P형 반도체 영역의 각각에 적어도 1개의 상기, 콘택트 홀이 형성된다. (d) N형의 불순물을 적어도 상기 N형 반도체 영역에 상기 콘택트 홀을 통해서, 이온주입하는 공정.
- 특허청구의 범위 제1항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 N형의 불순물은 상기, N형 및 P형 반도체 영역에 상기 콘택트 홀을 통해서 이온 주입된다.
- 특허청구 범위 제1항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 N형의 불순물이 이온주입되는 량은 상기 P형 반도체 영역의 P형 불순물 농도보다 적다.
- 특허청구 범위 제1항에 따르는 반도체 집적회로 장치의 제조방법이고, 또한 다음으로 된다. 이온주입을 위한 마스크를 형성하는 공정, 상기 마스크는 상기 P형 반도체 영역위의 콘택트 홀을 적어도 덮는다. 여기에 있어서 상기 이온주입은 상기 마스크를 사용해서 행하여진다.
- 특허청구의 범위 제4항에 따르는, 반도체 집적회로 장치의 제조방법에 있어서 상기 마스크는 레지스트 막으로 된다.
- 특허청구의 범위 제4항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 N형의 불순물은 인이다.
- 특허청구의 범위 제4항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 마스크는 상기 N형 반도체 영역위의 콘택트 홀을 제외한 부분을 덮는다.
- 특허청구의 범위 제4항에 따르는 반도체 집적회로 장치의 제조방법이고 또한 다음으로 된다. 상기 반도체 기판위에 다결정 실리콘 막으로 된 배선층을 형성하는 공정. 여기에 있어서 상기 배선층의 적어도 1개에 상기 콘택트홀이 형성된다.
- 특허청구의 범위 제8항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 마스크는 상기 N형 반도체 영역위의 콘택트 홀을 제외한 부분을 덮는다.
- 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판의 주면에 N형 반도체 영역을 가진 N찬넬 MOSFET와 P형 반도체 영역을 가진 P찬넬 MOSFET를 형성하는 공정. (b) 상기MOSFET를 덮는제1절연막을 형성하는 공정. (c) 상기 제1절연막에 콘택트 홀을 형성하는 공정. 상기 N형 및 P형반도체 영역의 각각에 적어도 1개의 상기 콘택트 홀이 형성된다. (d) 상기 콘택트 홀의 형성에의해서 노출한 기판의 주면을 제2 절연막으로 덮는 공정. (e) 상기 콘택트 홀을 통해서 적어도, 상기 N형 반도체 영역에 N형 불순물을 이온주입하는 공정. 상기 불순물은 상기 제2 절연막을 통해서 상기 기판에 도입된다.
- 특허청구의 범위 제10항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 제2절연막은 상기 기판의 노출한주면의 산화에 의해서 형성된 실리콘 산화막이다.
- 특허청구의 범위 제10항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 N형의 불순물은 상기 N형 및 P형 반도체 영역에 상기 콘택트 홀을 통해서 이온주입 된다.
- 특허청구의 범위 제10항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 N형의 불순물이 이온주입되는 량은 상기 P형 반도체 영역의 P형 불순물 농도보다 작다.
- 특허청구의 범위 제10항에 따르는 반도체 집적회로 장치의 제조방법이고 또한 다음으로 된다. 이온주입을 위한 마스크를 형성하는 공정 상기 마스크는 상기 P형 반도체 영역위의 콘택트 홀을 적어도 덮는다. 여기에 있어서 상기 이온주입은 상기 마스크를 사용해서 행하여 진다.
- 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 제2 절연막은 상기 기판의노출한 주면의 산화에 의해서 형성된 실리콘 산화막이다.
- 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 마스크는 레지스트 막으로된다.
- 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 N형의 불순물은 인이다.
- 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 마스크는 상기 N형 반도체 영역위의 콘택트 홀을 제외한 부분을 덮는다.
- 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법이고, 또한 다음으로 된다. 상기, 반도체기판위에, 다결정 실리콘막으로 된 배선층을 형성하느 공정. 여기에 있어서 상기 배선층의 적어도 1개에 상기 콘택트 홀이 형성된다.
- 특허청구의 범위 제19항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 마스크는 상기 N형 반도체 영역위의 콘택트 홀을 제외한 부분을 덮는다.
- 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판에 제1 도전형의 제1 반도체 영역과, 제2 도전형의 제2 반도체 영역을 형성하는 공정. (b) 상기 제1 및 제2 반도체 영역을 덮는 절연막을 형성하는 공정. (c) 상기 절연막에 콘택트 홀을 형성하는 공정. 상기 제1 및 제2 반도체 영역의 각각에 적어도 1개의 상기 콘택트 홀이 형성된다. (d) 제1도전형의 불순물을 적어도 상기 제1 반도체 영역에, 상기 콘택트 홀을 통해서 이온주입하는 공정.
- 특허청구의 범위 제21항에 따르는 반도체 집적회로 장치의 제조방법이고, 또한 다음으로 된다. 이온주입을 위한 마스크를 형성하는 공정. 상기 마스크는 상기 제2 반도체 영역위의 콘택트 홀을 적어도 덮는다. 여기에 있어서, 상기 이온주입은 상기 마스크를 사용해서 행하여진다.
- 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판의 주면에 제1도전형의 제1반도체 영역과 제2도전형의 제2 반도체 영역을 형성하는 공정. (b) 상기 제1 및 제2 반도체 영역을 덮는 제1절연막을 형성하는 공정. (c) 상기 제1 절연막에 콘택트 홀을 형성하는 공정. 상기 제1 및 제2 반도체 영역의 각각에 적어도 1개의 상기 콘택트 홀이 형성된다. (d) 상기 콘택트 홀의 형성에 의해서 노출한 기판의 주면을 제2 절연막으로 덮는 공정. (e) 상기 콘택트 홀을 통해서 적어도 상기 제1 반도체 영역에 제1 도전형의 불순물을 이온주입하는 공정. 상기 불순물은 상기 제2 절연막을 통해서 상기 기판에 도입된다.
- 특허청구의 범위 제23항에 따르는 반도체 집적회로 장치의 제조방법이고, 또한 다음으로 된다. 이온주입을 위한 마스크를 형성하는 공정, 상기 마스크는 상기 제2 반도체 영역위의 콘택트 홀을 적어도 덮는다. 여기에 있어서, 상기 이온주입은 상기 마스크를 사용해서 행하여 진다.
- 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판의 주면에 형성된 반도체 영역을 덮는 제1 절연막을 형성하는 공정. (b) 상기 제1 절연막에 콘택트 홀을 형성하는 공정. 상기 콘택트 홀은 상기 반도체영역위에 있다. (c) 상기 콘택트 홀의 형성에 의해서 노출한 기판의 주면을 제2 절연막으로 덮는 공정. (d)상기 콘택트 홀을 통해서 상기 반도체 영역에 불순물을 이온주입하는 공정. 상기 불순물은 상기 제2 절연막을 통해서 상기 기판에 도입된다.
- 특허청구의 범위 제25항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 제2 절연막은 상기 기판의노출한 주면의 산화에 의해서 형성된 실리콘 산화막이다.
- 특허청구의 범위 제1항의 과정에 의한 생산품.
- 특허청구의 범위 제4항의 과정에 의한 생산품.
- 특허청구의 범위 제8항의 과정에 의한 생산품.
- 특허청구의 범위 제10항의 과정에 의한 생산품.
- 특허청구의 범위 제14항의 과정에 의한 생산품.
- 특허청구의 범위 제19항의 과정에 의한 생산품.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59-246028 | 1984-11-22 | ||
JP59246028A JPS61125166A (ja) | 1984-11-22 | 1984-11-22 | 半導体装置の製造方法 |
JP60-21673 | 1985-02-08 | ||
JP21673 | 1985-02-08 | ||
JP60021673A JP2509173B2 (ja) | 1985-02-08 | 1985-02-08 | 相補型misfetを有する半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR860006830A true KR860006830A (ko) | 1986-09-15 |
KR940006668B1 KR940006668B1 (ko) | 1994-07-25 |
Family
ID=26358765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019850008576A KR940006668B1 (ko) | 1984-11-22 | 1985-11-16 | 반도체 집적회로 장치의 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US4734383A (ko) |
EP (1) | EP0183204A3 (ko) |
KR (1) | KR940006668B1 (ko) |
CN (1) | CN85109742B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100894193B1 (ko) * | 2001-09-18 | 2009-04-22 | 세이코 인스트루 가부시키가이샤 | 반도체 집적회로의 제조방법 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940006668B1 (ko) * | 1984-11-22 | 1994-07-25 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 집적회로 장치의 제조방법 |
JPH0616556B2 (ja) * | 1987-04-14 | 1994-03-02 | 株式会社東芝 | 半導体装置 |
US5235199A (en) * | 1988-03-25 | 1993-08-10 | Kabushiki Kaisha Toshiba | Semiconductor memory with pad electrode and bit line under stacked capacitor |
JP3024143B2 (ja) * | 1989-06-19 | 2000-03-21 | ソニー株式会社 | 半導体装置の製法 |
US4933297A (en) * | 1989-10-12 | 1990-06-12 | At&T Bell Laboratories | Method for etching windows having different depths |
US4935376A (en) * | 1989-10-12 | 1990-06-19 | At&T Bell Laboratories | Making silicide gate level runners |
KR0138352B1 (ko) * | 1993-12-17 | 1998-04-28 | 김광호 | 반도체 장치 및 그의 제조방법 |
JP3588622B2 (ja) * | 1994-07-20 | 2004-11-17 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2000507390A (ja) | 1994-11-16 | 2000-06-13 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
EP0814502A1 (en) * | 1996-06-21 | 1997-12-29 | Matsushita Electric Industrial Co., Ltd. | Complementary semiconductor device and method for producing the same |
JP3107032B2 (ja) * | 1998-03-09 | 2000-11-06 | 日本電気株式会社 | 半導体装置の製造方法 |
US6177339B1 (en) | 1998-08-27 | 2001-01-23 | Micron Technology, Inc. | Semiconductor processing methods of forming integrated circuitry and semiconductor processing methods of forming dynamic random access memory (DRAM) circuitry |
US6395623B1 (en) | 1998-08-27 | 2002-05-28 | Micron Technology, Inc. | Semiconductor processing methods of forming a contact opening to a conductive line and methods of forming substrate active area source/drain regions |
US6451633B1 (en) * | 1998-11-20 | 2002-09-17 | Seiko Instruments Inc. | Method for manufacturing semiconductor integrated circuit |
JP3466102B2 (ja) * | 1999-03-12 | 2003-11-10 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
US6403442B1 (en) | 1999-09-02 | 2002-06-11 | Micron Technology, Inc. | Methods of forming capacitors and resultant capacitor structures |
US6921708B1 (en) | 2000-04-13 | 2005-07-26 | Micron Technology, Inc. | Integrated circuits having low resistivity contacts and the formation thereof using an in situ plasma doping and clean |
US6869862B2 (en) * | 2002-08-09 | 2005-03-22 | Texas Instruments Incorporated | Method for improving a physical property defect value of a gate dielectric |
JP2004342833A (ja) * | 2003-05-15 | 2004-12-02 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置、集積回路及び電子機器。 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816337B2 (ja) * | 1975-06-13 | 1983-03-30 | 日本電気株式会社 | 半導体装置の製造方法 |
US4045250A (en) * | 1975-08-04 | 1977-08-30 | Rca Corporation | Method of making a semiconductor device |
US4033026A (en) * | 1975-12-16 | 1977-07-05 | Intel Corporation | High density/high speed MOS process and device |
JPS5324289A (en) * | 1976-08-19 | 1978-03-06 | Toshiba Corp | Production of semiconductor device |
FR2372511A1 (fr) * | 1976-11-25 | 1978-06-23 | Comp Generale Electricite | Procede de realisation d'emetteurs et de contacts de base sur un semiconducteur planaire |
JPS53123084A (en) * | 1977-04-01 | 1978-10-27 | Nec Corp | Short channel mosfet and production of the same |
US4224733A (en) * | 1977-10-11 | 1980-09-30 | Fujitsu Limited | Ion implantation method |
GB2034974B (en) * | 1978-11-16 | 1983-04-13 | Gen Electric Co Ltd | Field-effect semiconductor devices |
DE2947350A1 (de) * | 1979-11-23 | 1981-05-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von mnos-speichertransistoren mit sehr kurzer kanallaenge in silizium-gate-technologie |
JPS56134757A (en) * | 1980-03-26 | 1981-10-21 | Nec Corp | Complementary type mos semiconductor device and its manufacture |
US4364075A (en) * | 1980-09-02 | 1982-12-14 | Intel Corporation | CMOS Dynamic RAM cell and method of fabrication |
JPS5787174A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor integrated circuit device |
US4366613A (en) * | 1980-12-17 | 1983-01-04 | Ibm Corporation | Method of fabricating an MOS dynamic RAM with lightly doped drain |
US4369072A (en) * | 1981-01-22 | 1983-01-18 | International Business Machines Corp. | Method for forming IGFET devices having improved drain voltage characteristics |
JPS57130461A (en) * | 1981-02-06 | 1982-08-12 | Hitachi Ltd | Semiconductor memory storage |
US4435896A (en) * | 1981-12-07 | 1984-03-13 | Bell Telephone Laboratories, Incorporated | Method for fabricating complementary field effect transistor devices |
US4590663A (en) * | 1982-02-01 | 1986-05-27 | Texas Instruments Incorporated | High voltage CMOS technology with N-channel source/drain extensions |
US4613885A (en) * | 1982-02-01 | 1986-09-23 | Texas Instruments Incorporated | High-voltage CMOS process |
JPS5940528A (ja) * | 1982-08-30 | 1984-03-06 | Nec Corp | 半導体装置の製造方法 |
JPS5955054A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置の製造方法 |
US4516313A (en) * | 1983-05-27 | 1985-05-14 | Ncr Corporation | Unified CMOS/SNOS semiconductor fabrication process |
US4512073A (en) * | 1984-02-23 | 1985-04-23 | Rca Corporation | Method of forming self-aligned contact openings |
US4553315A (en) * | 1984-04-05 | 1985-11-19 | Harris Corporation | N Contact compensation technique |
US4535532A (en) * | 1984-04-09 | 1985-08-20 | At&T Bell Laboratories | Integrated circuit contact technique |
US4554726A (en) * | 1984-04-17 | 1985-11-26 | At&T Bell Laboratories | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well |
US4577391A (en) * | 1984-07-27 | 1986-03-25 | Monolithic Memories, Inc. | Method of manufacturing CMOS devices |
KR940006668B1 (ko) * | 1984-11-22 | 1994-07-25 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 집적회로 장치의 제조방법 |
JPS62106621A (ja) * | 1985-11-05 | 1987-05-18 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1985
- 1985-11-16 KR KR1019850008576A patent/KR940006668B1/ko not_active IP Right Cessation
- 1985-11-22 US US06/800,954 patent/US4734383A/en not_active Expired - Lifetime
- 1985-11-22 CN CN85109742A patent/CN85109742B/zh not_active Expired
- 1985-11-22 EP EP85114857A patent/EP0183204A3/en not_active Withdrawn
-
1989
- 1989-05-09 US US07/351,323 patent/US5055420A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100894193B1 (ko) * | 2001-09-18 | 2009-04-22 | 세이코 인스트루 가부시키가이샤 | 반도체 집적회로의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US4734383A (en) | 1988-03-29 |
CN85109742B (zh) | 1988-06-29 |
CN85109742A (zh) | 1986-07-09 |
US5055420A (en) | 1991-10-08 |
EP0183204A3 (en) | 1988-02-10 |
EP0183204A2 (en) | 1986-06-04 |
KR940006668B1 (ko) | 1994-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860006830A (ko) | 반도체 집적회로 장치의 제조방법 | |
US4562638A (en) | Method for the simultaneous manufacture of fast short channel and voltage-stable MOS transistors in VLSI circuits | |
US4637124A (en) | Process for fabricating semiconductor integrated circuit device | |
EP0683515A1 (en) | CMOS and method for manufacturing the same | |
US4135955A (en) | Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation | |
US4891326A (en) | Semiconductor device and a process for manufacturing the same | |
KR0131723B1 (ko) | 반도체소자 및 그 제조방법 | |
KR870006676A (ko) | 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정 | |
KR870010635A (ko) | Vlsi기술을 이용한 최적의 cmos-fet를 제조하기 위한 공정 | |
KR970072396A (ko) | Mos트랜지스터의 제조방법 및 cmos트랜지스터의 제조방법 | |
JP2000286346A (ja) | 半導体装置およびその製造方法 | |
KR940006259A (ko) | 반도체장치 및 그 제조방법 | |
KR970077733A (ko) | 씨모스(cmos) 트랜지스터 및 그 제조방법 | |
US5793085A (en) | Bipolar transistor compatible with CMOS processes | |
KR840005927A (ko) | 반도체 집적 회로 장치 및 그의 제조 방법 | |
US5723357A (en) | Supplementary implantation method for fabricating twin gate CMOS | |
KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
KR890004797B1 (ko) | 우물영역을 갖는 반도체기판상에 형성되는 mis형 반도체장치 | |
KR890005891A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
KR920008120B1 (ko) | Mos형 전계효과트랜지스터 | |
KR920001750A (ko) | 반도체 장치 및 그 제조방법 | |
KR880003433A (ko) | Mis형 반도체 장치와 그 제조방법 | |
US4223334A (en) | High voltage CMOS with local oxidation for self-aligned guard rings and process of fabrication | |
KR100304081B1 (ko) | 반도체장치의 제조방법 | |
US4745453A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19971223 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |