JPS61111576A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61111576A
JPS61111576A JP59214617A JP21461784A JPS61111576A JP S61111576 A JPS61111576 A JP S61111576A JP 59214617 A JP59214617 A JP 59214617A JP 21461784 A JP21461784 A JP 21461784A JP S61111576 A JPS61111576 A JP S61111576A
Authority
JP
Japan
Prior art keywords
well
channel
substrate
source
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59214617A
Other languages
English (en)
Other versions
JPH0144021B2 (ja
Inventor
Takehide Shirato
猛英 白土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59214617A priority Critical patent/JPS61111576A/ja
Priority to KR1019850007087A priority patent/KR900004871B1/ko
Priority to DE8585401971T priority patent/DE3581045D1/de
Priority to EP85401971A priority patent/EP0178991B1/en
Publication of JPS61111576A publication Critical patent/JPS61111576A/ja
Priority to US07/348,132 priority patent/US4893164A/en
Publication of JPH0144021B2 publication Critical patent/JPH0144021B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は相補型ＭＩＳ半導体装置に係り、特にショート
チャネル化される相補型ＭＩＳ半導体集積回路装置の高
速化及び外部ノイズ耐性を向上せしめる構造に関する。
相補型ＭＩＳ半導体集積回路装置において代表的な相補
型ＭＯ３半導体集積回路装置（ＣＭＯＳＩＣ）において
は、多くはｎ型のシリコン基板上にｐチャネルＭＯ３Ｉ
−ランジスタが形成され、該基板に形成したｐ型のウェ
ル上にｎチャネルＭＯＳトランジスタが形成される。
かかる構造において、ＭＯＳトランジスタにおけるソー
ス及びドレイン領域特にドレイン領域の接合容量を減少
させてその動作速度を向上させるために、基板には不純
物濃度が極めて低いｎ−型シリコン基板が用いられる。
一方ＣＭＯ３ＩＣにおいては動作速度を向上せしめ、且
つ高集積化を図るために、ショートチャネル化が進めら
れているが、この場合上記ｎ−型シリコン基板上にｐチ
ャネルＭＯＳトランジスタを形成する構造においては、
該ｐチャネルＭＯＳトランジスタのドレイン−ソース間
の耐圧が劣化するという問題を生ずる。
〔従来の技術〕
そこで上記耐圧劣化を防止するために、ｎ−型基板面に
基板より高不純物濃度を存するｎ型のウェルを設け、該
ｎウェル上にｐチャネルＭＯＳトランジスタを形成する
ツインタブ構造が従来提供されている。
然しながら該ツインタブ構造においては、ｐチャネルＭ
ＯＳトランジスタのソース及びドレイン領域、特にドレ
インとなる拡散領域の下面全体が高不純物濃度のｎウェ
ルに接するためにその接合容量が増大し、該ｐチャネル
ＭＯＳトランジスタの動作速度の大幅な遅延を招いてい
た。
そこで本発明者等は、先に変形ツインタブ構造を開発し
、これによって動作速度の大幅な遅延を防止している。
変形ツインタブ構造は第４図に示すように、例えばｎ−
型シリコン基板１に通常通りｐウェル２を設け、該ｐウ
ェル２上にｎ゛゛ソース領域３゜ｎ＋型トドレイン領域
４ゲート酸化膜５、ゲート電極６よりなるｎチャネルＭ
ＯＳトランジスタ（ｎ−Ｔｒ）を形成し、ｎ−型シリコ
ン基板１上にはｐ＋＋ソース領域７、ｐ゛型トドレイン
領域８ゲート酸化膜５、ゲート電極６よりなり、ゲート
電極６の直下部のみに選択的にｎウェル９を設けたｐチ
ャネルＭＯ３）ランリスク（ｐ−Ｔｒ）を形成した構造
である。（１０はフィールド酸化膜、１１はｎ＋＋チャ
ネル・ストッパ、１２はｐ＋＋チャネル・ストッパ、１
４はｎ＋＋基板コンタクト領域、１５はｐゝ型ウェル・
コンタクト領域）該変形ツインタブ構造においては図か
ら明らかなように、ｐ°型ソース領域７及びｐ゛型トド
レイン領域８底面が低濃度のｎ−型シリコン基板１に直
に接するので、本来のツインタブ構造に比べて接合容量
は減少し動作速度の大幅な遅延は防止される。
〔発明が解決しようとする問題点〕
一方集積度を高めた際にはラッチアップと称する異常現
象が生じ易くなるが、これに対する耐性の面で、該変形
ツインタブ構造は本来のツインタブ構造に劣るという欠
点を持っている。
その理由を第５図により説明する。
同図はインバータ構成を示す等価回路を含む模式側断面
図で、図中、ｎ　ｓｕｂはｎ−基板、ｐ−３゜はｐ−ウ
ェル、ｐ　−Ｔ　ｒはｐチャネル・トランジスタ、ｎ−
Ｔｒはｎチャネル・トランジスタ、Ｓ、、Ｄｐ、Ｇ、は
ｐ−Ｔｒのソース、ドレイン。
ゲート、Ｓ、、Ｄ、、ＧＩｌはｎ−Ｔｒのソース。
ドレイン、ゲート、十■。、は電源端子、Ｖ３Ｓは接地
端子、ＩＮは入力端子、ＯＵＴは出力端子である。
ＣＭＯ３回路においてはこのようなインバータが多く形
成されるが、この場合、Ｓ９とｎ　ｓｕｂとｐｗｅいに
よって寄生ｐ　ｎ、ｐ　）ランリスク（ｐｎｐＴｒ）が
、またＳ７とｐ　ｗｐＬＬとｎ５ｕｂによってｎｐｎト
ランジスタ（ｎｐｎＴｒ）が構成され、またその他端子
間には寄生抵抗Ｒ＋、　Ｒｚ、　Ｒ３，が存在する。
そして同図に示す電流パスから明らかなように寄生素子
はサイリスクを構成し、ランチアンプと称する異常現象
はこのサイリスク動作に５よって生ずる。
即ち例えば外部回路に接続されたＤ７から雑音電流が流
入しこの電流が大きいと、ｎｐｎＴｒはオン状態となり
、＋Ｖ、。端子からＲＺ、Ｒ：Ｉを介して■８．端子に
電流が流れる。ここでＲ２両端の電圧がｐｎｐＴｒのベ
ース電圧より高くなると、ｐｎｐＴｒはオン状態になる
。
このときｐｎｐＴｒを介してｎｐｎＴｒのベースに電流
が流れｐｎｐＴｒをよりオン状態にし、この結果ｎｐｎ
ＴｒとｐｎｐＴｒよりなるループに正帰還がかかり、サ
イリスクが抵抗状態になる。
従って大きな雑音電流が注入されれば、この雑音電流が
なくなっても電源端子間に定常的な大電流が流れ、電源
を遮断せずに放置すれば配線の断線、素子破壊等を起こ
す。
このような現象をラッチアップと称するが、これに対し
てはｐｎｐＴｒのベース抵抗、即ちＲ２の値が大きい程
不利になる。
従ってソース、ドレイン領域の周辺部に高不純物濃度の
ウェルが形成されない変形ツインタブ構造においては、
上記寄生トランジスタのベース抵抗が高くなって、ラン
チアンプ現象が発生し易くなる。
そこで動作速度を向上させるために、全回路を上記変形
ツインタブ構造により形成していた従来のＣＭＯ３ＩＣ
には、ラッチアップ現象に対する耐性が低く、素子の信
頬性が低下するという問題があった。
〔問題点を解決するための手段〕
上記問題点の解決は、相補型構造であって、一導電型半
導体基板上に、ゲート電極直下部のみに選択的に該基板
より高不純物濃度の一導電型ウェルが形成された第１の
反対渾電型チャネルＭ　Ｔ　Ｓトランジスタを有し、且
つ該基板上に、該基板より高不純物濃度の一環電型ウエ
ル内に形成された第２の反対導電型チャネルＭ　Ｉ　Ｓ
　）ランリスタと、ソース、ドレイン領域の底面の一部
を除いて該基板より高不純物濃度の一導電型ウエル内に
包含された第３の反対導電型チャネルＭＩＳＩ−ランリ
スタとの両方若しくは何れか一方を有してなる本発明に
よる半導体装置によって達成される。
〔作用〕
即ち本発明においては０ＭＯ３構造の半導体装置におけ
る基板と反対導電型チャネルを有するＭＯＳトランジス
タを、基板と同導電型のウェル上に形成されたラッチア
ンプ耐性の高い第１の反対導電型チャネルＭＯＳトラン
ジスタと、ゲート電極の直下部のみにウェルを形成して
ソース−ドレイン間耐圧を高め、且つ接合容量を減少せ
しめた第２の反対導電型チャネルＭＯ３Ｉ−ランジスタ
とを含んで構成し、該第１の反対導電型チャネルＭＯＳ
トランジスタを外部回路に直に接続される入出力回路部
分に主として配設して該半導体装置のランチアップ耐性
を高め、且つ第２の反対感電型チャネルＭＯ３Ｉ−ラン
ジスタを内部回路に主として配設して該半導体装置の高
速動作性を高めるものである。
そして更に、ウェル上に配設される第１の反対導電型チ
ャネルＭＯ３Ｉ−ランジスタについてはウェル内のチャ
ネル・ストッパを省略して製造工程の簡略化を図る。
Ｃ実施例〕 以下本発明を、図示実施例により具体的に説明する 第１図は本発明のＣＭＯ３半導体装置の第１の実施例を
示す模式平面図（ａ）及び模式側断面図ｆｂ）、第２図
は第２の実施例を示す模式平面図（ａ）及び模式側断面
図Ｔｂ）、第３図は本発明の適用例の模式平面図である
。
企図を通じ同一対象物は同一符号で示す。
第１の実施例を示す第１図（ａｌ、　（ｂ）において、
１はギヤリア濃度５×１０１４ｃｍ−３程度のｎ−型シ
リコン基板、２はキャリア濃度５　ＸＩＯ”ｃｍ−’、
深さ３〜４μｍ程度の通常のｐ−ウェル、３はキャリア
濃度１０２１０２Ｏ”、深さ３０００人程度１ｎ°型ソ
ース領域、４はキャリア濃度１０”ｃｒｒＶ’、深さ３
０００人程度１ｎ゛型ドレイン領域、５は厚さ２５０人
程１のゲート酸化膜、６及び６ａ、６ｂは多結晶シリコ
ン等よりなるゲート電極、７ａ、７ｂはキャリア濃度１
０”ｃｍ−’、深さ３０００人程度１ｎ゛型ソース領域
、８ａ、８ｂはキャリア濃度１０２０　ａｍ　弓、深さ
３０００人程度１ｎ゛型ドレイン領域、９ａはキャリア
濃度５　ｘ　１０’　ｂ　Ｃｍ　−３，深さ３〜４μｍ
程度の第１のｎウェル、９ｂはキャリア濃度５　ｘ　１
０＋　６　ｃｍ−３，深さ１μｍ程度の第２のｎウェル
、１０はフィールド酸化膜、１１はキャリア濃度１０”
■−３程度のｎ゛型チャネル・ストッパ、１２はキャリ
ア濃度ＩＱｌｆｆｃｍ−１程度のｐ゛型チャネル・スト
ッパ、１３はキャリア濃度１０”ｃｍ−３，深さ３００
０人程度１ｎ゛型ウェル・コンタクト領域、１４はキャ
リア濃度１０２０　ｃｍ　−３，深さ３０００人程度１
ｎ＋型基板コンタクト領域、１５はキャリア濃度Ｉ　Ｑ
　２’　ｃｍ　−”　、深さ３０００人程度１ｎゝ型ウ
ェル・コンタクト領域、ｎ−ＴｒはｎチャネルＭＯＳト
ランジスタ、ｐ−Ｔｒ、は第１のｐチャネルＭＯ３）ラ
ンリスタ、ｐ−Ｔｒ２は第２のｐチャネルＭＯ５）ラン
リスタを示す。
該実施例においては第１のｐチャネルＭ　ＯＳ　トラン
ジスタｐ−Ｔｒ、は、これを深い第１のｎつエル９ａ上
に形成することによって、前記第４図に示す寄生ｐｎｐ
Ｔｒのベース抵抗Ｒ２を減少させ、ラッチアップ耐性が
高められている。
また第２のｐチャネルＭＯ３Ｉ−ランジスクｐ−Ｔ＋７
ｚは、ソース−ドレイン間耐圧の向上及びソース、ドレ
イン領域の接合容量の減少（高速化）のみを考慮してゲ
ート電極６ｂの直下部のみにソース、ドレイン領域より
深い第２のウェル９ｂが設けられる。
なお第１のｎウェル９ａはチャネル・ストッパの役目を
果たすに充分な不純物濃度を有するので、該第１のｎウ
ェル９ａ内のチャネル・ストッパは省略されている。
第２図（ａｌ、　（ｂ）に示す第２の実施例においては
、第１のｐチャネルＭＯＳトランジスタル−Ｔｒ。
のソース、ドレイン領域７ａ、３ａの接合容量を減少さ
せ動作速度の向上を図るために、その下部にはソース、
ドレイン領域７ａ、８ａ一部には接しない窓部１６を有
する第１のｎウェル１０９ａが設けられてなっており、
その他は第１の実施例と同様である。この構造でも寄生
ｐｎｐＴｒのベース抵抗Ｒ２を減少せしめる効果は充分
にあり、ラッチアップ耐性が向上する。
なお該実施例においても、第１のｎウェル１０９ａ内の
チャネル・ストッパは省略できる。
また上記第１．第２の実施例において第１のｎウェル領
域と第２のｎウェル領域を別々に形成しているが、工程
簡略化のために同時に形成してもよい。
上記実施例に示した本発明の半導体装置を実際のＬＳＩ
等に適用するに際しては、例えば第３図に示すように該
ＬＳＩ基板Ｓを、外部回路に直に接続され高電圧ノイズ
が印加される恐れの大きい入出力回路部Ｃ１と、その恐
れの少ない内部回路部Ｃ２とに分離し、入出力回路部Ｃ
１は主として第１のｐチャネルＭｏＳトランジスタル−
Ｔｒ。
とｎチャネルＭＯ３Ｉ−ランリスタｎ−Ｔｒを以て構成
して該ＬＳＩのランチアンプ耐性の向上が図られ、内部
回路部Ｃ２は主として第２のｐチャネルＭＯＳトランジ
スタル−Ｔｒ、とｎチャネルＭＯＳトランジスタｎ−’
ｒｒを以て構成して該ＬＳｒの高速性が維持される。
〔発明の効果〕
以上説明のように本発明によれば、同一半導体装置基板
上にラフチアツブ耐性の高いＣＭＯＳト、　ランリスタ
と高速性を有するＣＭＯＳトランジスタが併設され、こ
れら０ＭＯ３）ランリスタが所要の性能に応じて使い分
けられる。
従って本発明によれば、ＬＳＩ等の高速動作性能を維持
した状態でその信頼性を高めることが出来る。
【図面の簡単な説明】
第１図は本発明のＣＭＯ３半導体装置の第１の実施例を
示す模式平面図（ａ）及び模式側断面図（ｂｌ、第２図
は第２の実施例を示す模式平面図（ａ）及び模式側断面
図（ｂｌ、 第３図は本発明の適用例の模式平面図、第４図は従来用
いられていた変形ツインタブ構造の模式側断面図、 第５図は変形ツインタブによるインバータ構成を示す等
価回路を含む模式側断面図である。 図において、 １はｎ−型シリコン基板、 ２はｐ−ウェル、 ３はｎ１型ソース領域、 ４はｎＩ型ドレイン領域、 ５はゲート酸化膜、 ６及び５ａ、５ｂはゲート電極、 ？ａ、７ｂはｐ“型ソース領域、 ８ａ、８ｂはｐ＋型トドレイン領域 ９ａ、１０９ａは第１のｎウェル、 ９ｂは第２のｎウェル、 １０はフィールド酸化膜、 １１はｎ゛型チャネル・ストッパ、 １２はｐ４型チャネル・ストッパ、 １３はｎ＋＋ウェル・コンタクト領域、１４はｎ＋＋基
板コンタクト領域、 １５はｐ２型ウェル・コンタクト領域、ｎ−Ｔｒはｎチ
ャネルＭＯ３ｈランジスタ、ｐ−Ｔｒ、は第１の ｐチャネルＭＯ３Ｉ−ランリスタ、 ｐ−’ｒｒｚは第２の ｐチャネルＭＯ３Ｉ−ランリスタ、 を示す。 茅　３　図 ：ｆ−４　　圀 Ｐ　−Ｔｒ　　　　　　　　　　仇−Ｔｒ茅　５　図 ＯＵ丁

Claims (1)

  1. 【特許請求の範囲】 １、相補型構造であって、一導電型半導体基板上に、ゲ
    ート電極直下部のみに選択的に該基板より高不純物濃度
    の一導電型ウェルが形成された第１の反対導電型チャネ
    ルＭＩＳトランジスタを有し、且つ該基板上に、該基板
    より高不純物濃度の一導電型ウェル内に形成された第２
    の反対導電型チャネルＭＩＳトランジスタと、ソース、
    ドレイン領域の底面の一部を除いて該基板より高不純物
    濃度の一導電型ウェル内に包含された第３の反対導電型
    チャネルＭＩＳトランジスタとの両方若しくは何れか一
    方を有してなることを特徴とする半導体装置。 ２、上記第１の反対導電型チャネルＭＩＳトランジスタ
    が、外部回路に接続される素子に選択的に用いられるこ
    とを特徴とする特許請求の範囲第１項記載の半導体装置
    。
JP59214617A 1984-10-13 1984-10-13 半導体装置 Granted JPS61111576A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59214617A JPS61111576A (ja) 1984-10-13 1984-10-13 半導体装置
KR1019850007087A KR900004871B1 (ko) 1984-10-13 1985-09-26 높은 스위칭 속도와 래치업(latchup)효과를 받지 아니하는 상보형 반도체 장치
DE8585401971T DE3581045D1 (de) 1984-10-13 1985-10-10 "latch-up"-freie komplementaere halbleiteranordnung mit hoher schaltgeschwindigkeit.
EP85401971A EP0178991B1 (en) 1984-10-13 1985-10-10 A complementary semiconductor device having high switching speed and latchup-free capability
US07/348,132 US4893164A (en) 1984-10-13 1989-05-05 Complementary semiconductor device having high switching speed and latchup-free capability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59214617A JPS61111576A (ja) 1984-10-13 1984-10-13 半導体装置

Publications (2)

Publication Number Publication Date
JPS61111576A true JPS61111576A (ja) 1986-05-29
JPH0144021B2 JPH0144021B2 (ja) 1989-09-25

Family

ID=16658687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59214617A Granted JPS61111576A (ja) 1984-10-13 1984-10-13 半導体装置

Country Status (5)

Country Link
US (1) US4893164A (ja)
EP (1) EP0178991B1 (ja)
JP (1) JPS61111576A (ja)
KR (1) KR900004871B1 (ja)
DE (1) DE3581045D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61111576A (ja) * 1984-10-13 1986-05-29 Fujitsu Ltd 半導体装置
US5206535A (en) * 1988-03-24 1993-04-27 Seiko Epson Corporation Semiconductor device structure
DE68910445T2 (de) * 1988-09-01 1994-02-24 Fujitsu Ltd Integrierter Halbleiterschaltkreis.
US5223451A (en) * 1989-10-06 1993-06-29 Kabushiki Kaisha Toshiba Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it
JPH03203348A (ja) * 1989-12-29 1991-09-05 Sony Corp 半導体装置及び半導体装置の製法
US5210437A (en) * 1990-04-20 1993-05-11 Kabushiki Kaisha Toshiba MOS device having a well layer for controlling threshold voltage
KR920008951A (ko) * 1990-10-05 1992-05-28 김광호 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법
JP3184298B2 (ja) * 1992-05-28 2001-07-09 沖電気工業株式会社 Ｃｍｏｓ出力回路
EP0637073A1 (en) * 1993-07-29 1995-02-01 STMicroelectronics S.r.l. Process for realizing low threshold P-channel MOS transistors for complementary devices (CMOS)
US5500548A (en) * 1995-01-05 1996-03-19 Texas Instruments Incorporated Non-epitaxial CMOS structures and processors
US5739058A (en) * 1995-12-14 1998-04-14 Micron Technology, Inc. Method to control threshold voltage by modifying implant dosage using variable aperture dopant implants
JPH1092950A (ja) 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6878595B2 (en) * 2003-01-27 2005-04-12 Full Circle Research, Inc. Technique for suppression of latchup in integrated circuits (ICS)
US9842629B2 (en) 2004-06-25 2017-12-12 Cypress Semiconductor Corporation Memory cell array latchup prevention
US7773442B2 (en) 2004-06-25 2010-08-10 Cypress Semiconductor Corporation Memory cell array latchup prevention
KR101262485B1 (ko) * 2010-12-01 2013-05-08 현대자동차주식회사 아이들러 기구

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229756A (en) * 1979-02-09 1980-10-21 Tektronix, Inc. Ultra high speed complementary MOS device
JPS5643605A (en) * 1979-09-18 1981-04-22 Fujitsu Ltd Photoswitch
JPS57143854A (en) * 1981-02-27 1982-09-06 Toshiba Corp Complementary type metal oxide semiconductor device and its manufacture
JPS57211248A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit device
JPS5821857A (ja) * 1981-07-31 1983-02-08 Seiko Epson Corp アナログ・デイジタル混載集積回路
JPS5871650A (ja) * 1981-10-26 1983-04-28 Hitachi Ltd 半導体集積回路装置
JPS5874083A (ja) * 1981-10-28 1983-05-04 Seiko Instr & Electronics Ltd Ｍｉｓ集積回路とその製造方法
JPS58170047A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 半導体装置
JPS5969948A (ja) * 1982-10-15 1984-04-20 Fujitsu Ltd マスタ−スライス型半導体集積回路
US4516313A (en) * 1983-05-27 1985-05-14 Ncr Corporation Unified CMOS/SNOS semiconductor fabrication process
JPS60767A (ja) * 1983-06-17 1985-01-05 Hitachi Ltd 半導体装置
DE3340560A1 (de) * 1983-11-09 1985-05-15 Siemens AG, 1000 Berlin und 8000 München Verfahren zum gleichzeitigen herstellen von schnellen kurzkanal- und spannungsfesten mos-transistoren in vlsi-schaltungen
JPS60123055A (ja) * 1983-12-07 1985-07-01 Fujitsu Ltd 半導体装置及びその製造方法
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
JPS61111576A (ja) * 1984-10-13 1986-05-29 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
EP0178991A2 (en) 1986-04-23
KR860003660A (ko) 1986-05-28
EP0178991B1 (en) 1991-01-02
US4893164A (en) 1990-01-09
EP0178991A3 (en) 1986-12-03
DE3581045D1 (de) 1991-02-07
KR900004871B1 (ko) 1990-07-08
JPH0144021B2 (ja) 1989-09-25

Similar Documents

Publication Publication Date Title
JP3228583B2 (ja) 半導体集積回路装置
US7777294B2 (en) Semiconductor device including a high-breakdown voltage MOS transistor
JPS61111576A (ja) 半導体装置
JP2954854B2 (ja) 集積回路チップ
KR860000159B1 (ko) 반도체 메모리
US5014105A (en) Semiconductor device of complementary integrated circuit
JPH0653497A (ja) 入出力保護回路を備えた半導体装置
US5559356A (en) Semiconductor device with large substrate contact region
US5083179A (en) CMOS semiconductor integrated circuit device
JPS63244874A (ja) 入力保護回路
KR20020015199A (ko) 반도체장치의 정전방전보호소자
US6084272A (en) Electrostatic discharge protective circuit for semiconductor device
JPH09321150A (ja) 半導体装置
JP2737629B2 (ja) Ｃｍｏｓ構成の出力回路を有する半導体装置
US6420774B1 (en) Low junction capacitance semiconductor structure and I/O buffer
US7667280B2 (en) Semiconductor device
JP3038744B2 (ja) Ｃｍｏｓ型半導体集積回路装置
JPH04239763A (ja) 出力バッファ
JPH01273346A (ja) 半導体装置
JPS61208863A (ja) Ｃｍｏｓ半導体装置
KR100375598B1 (ko) 반도체소자의제조방법
JPH01297855A (ja) Ｃｍｏｓ半導体装置の出力回路
JPS63304661A (ja) 半導体集積回路
JPS6281053A (ja) 半導体集積回路装置
JPS63244876A (ja) 相補型ｍｉｓ半導体装置及びその製造方法