KR20010059735A - 금속 게이트전극을 갖는 모스트랜지스터 제조방법 - Google Patents
금속 게이트전극을 갖는 모스트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20010059735A KR20010059735A KR1019990067262A KR19990067262A KR20010059735A KR 20010059735 A KR20010059735 A KR 20010059735A KR 1019990067262 A KR1019990067262 A KR 1019990067262A KR 19990067262 A KR19990067262 A KR 19990067262A KR 20010059735 A KR20010059735 A KR 20010059735A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- metal
- substrate
- forming
- film
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 34
- 239000002184 metal Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 금속 게이트전극을 갖는 모스트랜지스터 제조 방법에 관한 것으로서, 특히 이 제조 방법은 필드산화막이 형성된 기판 상부에 게이트산화막을 형성하고, 게이트산화막 상부에 금속을 증착하고 이를 패터닝하여 게이트전극을 형성한 후에, 기판 전면에 폴리실리콘을 증착하고, 열공정을 실시하여 금속 게이트전극 표면에 실리사이드를 형성하고, 기판에 있는 폴리실리콘을 제거한 후에, 금속 게이트전극이 형성된 기판 전면에 산화박막을 형성하고, 소오스/드레인 마스크를 이용한 이온 주입 공정을 실시하여 기판 내에 소오스/드레인 접합을 형성한다. 이에 따라, 본 발명은 금속 게이트전극의 상/측면에 형성된 실리사이드막에 의해 이후 산화 공정시 정상적인 게이트전극의 선폭을 확보할 수 있어 균일 단면적을 갖는 금속 게이트전극을 얻을 수 있으며 금속 게이트의 저항 균일성을 증가시킬 수 있다.
Description
본 발명은 반도체장치의 모스트랜지스터 제조방법에 관한 것으로서, 특히 고성능 반도체장치의 금속 게이트전극을 제조할 때 게이트 산화 공정으로 인한 금속 게이트전극의 손상을 방지하는 금속 게이트전극을 갖는 모스트랜지스터 제조 방법에 관한 것이다.
모스트랜지스터는 반도체기판 상부에 형성된 게이트가 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로 접합형과 같이 임피던스가 저하되는 일이 없어서, 고밀도 집적화에 적합한 특성을 지니고 있는 반도체 장치이다.
반도체 디자인 룰이 점점 미세화됨에 따라 다층 및 복잡한 구조의 반도체소자가 등장하고 있다. 더욱이, 반도체소자의 고집적화에 따른 고속 동작을 달성하기 위해서는 도프트 폴리실리콘의 단일막으로 이루어진 배선 대신에 도프트 폴리실리콘과 전극의 비저항을 낮추기 위하여 금속 실리사이드, 예컨대 텅스텐 실리사이드가 순차 적층된 폴리사이드 구조의 배선으로 대체되고 있다.
그러나, 텅스텐 실리사이드막의 비저항은 약 100Ω-㎝으로 여전히 비저항값이 크다. 그러므로, 1G DRAM 이상의 소자의 미세 선폭에서 고속 동작을 구현하기 위해서는 워드라인(게이트전극)의 저항값을 더욱 줄여야만 한다. 이에 따라, 비저항이 약 10μΩ-㎝인 텅스텐 등의 금속 재료로 게이트전극을 제조하려는 연구가 꾸준히 진행되고 있다.
하지만, 텅스텐 등의 금속 재료를 이용하여 게이트전극을 제조할 경우 다음과 같은 문제점이 도래하게 된다. 예컨대, 게이트산화막 위에 텅스텐 또는 도프트 폴리실리콘/텅스텐을 증착한 후에 게이트 마스크를 이용한 사진 및 식각 공정을 진행하여 게이트전극의 패턴을 형성한다. 이때, 식각 공정은 대개 패턴 정렬이 우수한 플라즈마를 이용한 건식 식각 공정을 이용하는데, 이 플라즈마에 의해 게이트산화막과 실리콘 기판의 손상이 발생하게 된다.
이렇게 식각 공정에 의해 발생되는 게이트산화막 및 실리콘기판의 손상을 줄이기 위해서 소오스/드레인 이온 주입공정전에 게이트전극이 형성된 기판 표면에 LDD 산화 공정이 추가되는데, 이 산화 공정시 게이트전극내 텅스텐이 산화되어 부도체를 형성하게 된다. 이에 따라, 게이트전극의 측면 프로파일이 저하되어 스페이서의 토포로지가 비정상적으로 변형됨에 따라 불순물 이온 주입 농도 분포가 변화되고 정확한 콘택홀 면적을 확보하는데 어려움이 있었다.
본 발명의 목적은 상기 종래기술의 문제점을 해결하기 위하여 게이트산화막 상부에 금속을 증착하고 이를 패터닝하여 게이트전극을 형성한 후에 폴리실리콘을 증착하고 열공정을 실시하여 게이트전극 상/측면에 실리사이드를 형성함으로써 이후 LDD 산화막의 제조시 게이트전극내 금속 산화를 방지할 수 있는 금속 게이트전극을 갖는 모스트랜지스터 제조 방법을 제공하는데 있다.
도 1 내지 도 7은 본 발명에 따른 금속 게이트전극을 갖는 모스트랜지스터 제조 방법을 설명하기 위한 공정 순서도.
* 도면의 주요부분에 대한 부호설명 *
10: 실리콘기판 12: STI형 소자분리막
14: 게이트절연막 16: 금속 게이트전극
18: 폴리실리콘막 18': 실리사이드
20: 산화박막 22: 소오스/드레인 접합
24: 스페이서
상기 목적을 달성하기 위하여 본 발명은, 반도체소자의 게이트전극을 형성함에 있어서, 반도체기판에 소자의 활성 영역과 분리영역을 정의하는 필드산화막을형성하는 단계와, 기판 상부에 게이트산화막을 형성하는 단계와, 게이트산화막 상부에 금속을 증착하고 이를 패터닝하여 게이트전극을 형성하는 단계와, 기판 전면에 폴리실리콘을 증착하는 단계와, 열공정을 실시하여 금속 게이트전극 표면에 실리사이드를 형성하는 단계와, 기판에 있는 폴리실리콘을 제거하는 단계와, 금속 게이트전극이 형성된 기판 전면에 산화박막을 형성하는 단계와, 소오스/드레인 마스크를 이용한 이온 주입 공정을 실시하여 기판 내에 소오스/드레인 접합을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명한다. 또한, 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 1 내지 도 7은 본 발명에 따른 금속 게이트전극을 갖는 모스트랜지스터 제조 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 모스트랜지스터 제조 공정은 다음과 같다.
우선, 도 1에 도시된 바와 같이, 반도체기판으로서 실리콘기판(10)에 STI(shallow trench isolation) 공정을 실시하여 소자의 활성 영역과 분리영역을 정의하는 STI형 필드산화막(12)을 형성한다. 그리고, 기판(10) 전면에 게이트산화막(14)을 형성하고, 그 위에 금속으로서 텅스텐(16)을 증착한 후에 게이트 마스크를 이용한 사진 및 식각 공정으로 텅스텐막(16)을 패터닝하여 게이트 전극을 형성한다. 여기서, 금속은 텅스텐(W) 대신에 타이타늄(Ti), 몰리브덴(Mo),탄탈륨(Ta), 알루미늄(Al), 크롬(Cr), 코발트(Co), 백금(Pt) 중에서 어느 하나를 사용한다. 그리고, 상기 텅스텐 증착공정은 물리적기상증착(physical vapor deposition) 또는 화학기상증착방법(chemical vapor deposition)으로 실시하고, 그 증착 두께는 200∼2000Å으로 한다.
그 다음, 도 2에 도시된 바와 같이, 기판(10) 전면에 폴리실리콘(18)을 증착한다. 이때, 상기 폴리실리콘(18)의 증착은 화학기상증착, 물리적기상증착, 플라즈마 방식의 화학기상증착법(plasma enhanced CVD) 중에서 어느 하나를 이용하고 그 증착 두께는 50∼500Å으로 한다.
그 다음, 도 3에 도시된 바와 같이, 열공정을 실시하면 금속 게이트전극의 텅스텐(16)과 폴리실리콘(18)이 반응하여 텅스텐 표면에 텅스텐 실리사이드(18')를 형성한다. 이때, 상기 열공정은 400∼1000℃에서 실시하고 급속 열처리(rapid thermal anneal) 또는 튜브 어닐링(tube annealing)을 이용한다.
그 다음, 도 4에 도시된 바와 같이, 실리사이드 반응이 일어나지 않는 기판의 폴리실리콘(18)을 제거한다. 이때, 폴리실리콘 제거 공정은 마스크를 사용하지 않고 건식 또는 습식 식각공정을 진행하면 게이트전극 상/측면의 실리사이드(18')는 남고 나머지 폴리실리콘막(18)만 제거된다.
그 다음, 도 5에 도시된 바와 같이, 게이트전극 패터닝시 발생된 기판 및 게이트산화막 손상을 방지하고자 산화 공정을 실시하여 금속 게이트전극이 형성된 기판 전면에 산화박막(20)을 형성한다. 이와 같이 본 발명의 게이트전극 산화 공정시 게이트전극 상/측면에 있는 실리사이드(18')는 게이트전극의 금속 산화 반응을억제한다.
그 다음, 도 6에 도시된 바와 같이, 소오스/드레인 마스크를 이용한 이온 주입 공정을 실시하여 기판 내에 소오스/드레인 접합(22)을 형성한다.
그리고, 도 7에 도시된 바와 같이, 산화박막(22) 상부에 절연 물질을 증착하고 이를 식각하여 금속 게이트전극 측벽에 스페이서(24)를 형성한다. 이때, 스페이서(24)용 절연막은 질화막(SiN), 산화막(SiO2), 질산화막(SiON) 중에서 어느 하나를 사용하고, 스페이서 두께는 500∼3000Å으로 한다.
이와 같은 반도체 제조 공정에 따라 본 발명의 게이트전극을 갖는 모스 트랜지스터를 완성한다.
상술한 바와 같이, 본 발명의 제조 방법에 따르면, 금속 게이트전극의 상/측면을 실리사이드화함으로써 정상적인 게이트전극의 선폭을 확보할 수 있어 균일 단면적을 갖는 금속 게이트전극을 얻을 수 있으며 금속 게이트의 저항 균일성을 증가시킬 수 있다. 그 결과, 낮은 비저항의 금속 게이트전극에 의해 반도체소자의 신호처리 속도를 극대화킬 수 있다.
그리고, 본 발명은 스페이서를 위한 절연막 증착시 게이트전극의 측면 토포로지 변화가 배제되므로 소오스/드레인의 이온주입농도 분포의 정확도가 높아져 트랜지스터의 전기적 특성이 향상되고 이후, 콘택홀 식각 공정시 콘택홀 면적의 정확도도 높일 수 있는 효과가 있다.
Claims (7)
- 반도체소자의 게이트전극을 형성함에 있어서,반도체기판에 소자의 활성 영역과 분리영역을 정의하는 필드산화막을 형성하는 단계와;상기 기판 상부에 게이트산화막을 형성하는 단계와;상기 게이트산화막 상부에 금속을 증착하고 이를 패터닝하여 게이트전극을 형성하는 단계와;상기 기판 전면에 폴리실리콘을 증착하는 단계와;열공정을 실시하여 상기 게이트전극 상부 및 측부 표면에만 실리사이드층을 형성하는 단계와;상기 기판 상부의 폴리실리콘을 제거하는 단계와;상기 게이트전극이 형성된 기판 전면에 산화박막을 형성하는 단계; 및소오스/드레인 마스크를 이용한 이온 주입 공정을 실시하여 기판 내에 소오스/드레인 접합을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 금속 게이트전극을 갖는 모스트랜지스터 제조 방법..
- 제 1항에 있어서, 상기 금속은 텅스텐, 타이타늄, 몰리브덴, 탄탈륨, 알루미늄, 크롬, 코발트, 백금 중에서 어느 하나를 사용하는 것을 특징으로 하는 금속 게이트전극을 갖는 모스트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 금속의 증착은 물리적기상증착 또는 화학기상증착방법으로 실시하고 그 증착 두께는 200∼2000Å으로 하는 것을 특징으로 하는 금속 게이트전극을 갖는 모스트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 폴리실리콘의 증착은 화학기상증착, 물리적기상증착, 플라즈마 방식의 화학기상증착법 중에서 어느 하나를 이용하고 그 증착 두께는 50∼500Å으로 하는 것을 특징으로 하는 금속 게이트전극을 갖는 모스트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 열공정은 400∼1000℃에서 실시하고 급속 열처리 또는 튜브 어닐링을 이용하는 것을 특징으로 하는 금속 게이트전극을 갖는 모스트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 소오스/드레인 접합을 형성한 후에, 상기 산화박막상부에 절연 물질을 증착하고 이를 식각하여 상기 금속 게이트전극 측벽에 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 게이트전극을 갖는 모스트랜지스터 제조 방법.
- 제 6항에 있어서, 상기 스페이서용 절연막은 질화막, 산화막, 질산화막 중에서 어느 하나이고, 스페이서 두께는 500∼3000Å으로 하는 것을 특징으로 하는 금속 게이트전극을 갖는 모스트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067262A KR20010059735A (ko) | 1999-12-30 | 1999-12-30 | 금속 게이트전극을 갖는 모스트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067262A KR20010059735A (ko) | 1999-12-30 | 1999-12-30 | 금속 게이트전극을 갖는 모스트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010059735A true KR20010059735A (ko) | 2001-07-06 |
Family
ID=19634380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067262A KR20010059735A (ko) | 1999-12-30 | 1999-12-30 | 금속 게이트전극을 갖는 모스트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010059735A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685904B1 (ko) * | 2005-10-04 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 풀리 실리사이드 게이트 및 그것을 가진 반도체 소자의제조 방법 |
| KR100766255B1 (ko) * | 2006-11-27 | 2007-10-15 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100845049B1 (ko) * | 2002-06-29 | 2008-07-09 | 주식회사 하이닉스반도체 | 텅스텐 게이트를 갖는 반도체 소자 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193063A (en) * | 1981-05-22 | 1982-11-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6442861A (en) * | 1987-08-11 | 1989-02-15 | Seiko Epson Corp | Mos semiconductor device |
| KR890012388A (ko) * | 1988-01-21 | 1989-08-26 | 세이꼬 엡슨 가부시끼가이샤 | Mis형 반도체 집적회로장치 |
| JPH07254703A (ja) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1999
- 1999-12-30 KR KR1019990067262A patent/KR20010059735A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193063A (en) * | 1981-05-22 | 1982-11-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6442861A (en) * | 1987-08-11 | 1989-02-15 | Seiko Epson Corp | Mos semiconductor device |
| KR890012388A (ko) * | 1988-01-21 | 1989-08-26 | 세이꼬 엡슨 가부시끼가이샤 | Mis형 반도체 집적회로장치 |
| JPH07254703A (ja) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100845049B1 (ko) * | 2002-06-29 | 2008-07-09 | 주식회사 하이닉스반도체 | 텅스텐 게이트를 갖는 반도체 소자 제조 방법 |
| KR100685904B1 (ko) * | 2005-10-04 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 풀리 실리사이드 게이트 및 그것을 가진 반도체 소자의제조 방법 |
| KR100766255B1 (ko) * | 2006-11-27 | 2007-10-15 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087234A (en) | Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction | |
| JPH08213610A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH0697192A (ja) | 半導体装置及びその製造方法 | |
| KR100275733B1 (ko) | 2중층스페이서를갖는모스트랜지스터형성방법 | |
| JP2002170941A (ja) | 半導体装置及びその製造方法 | |
| JP2000077618A (ja) | 半導体装置およびその製造方法 | |
| KR20010059735A (ko) | 금속 게이트전극을 갖는 모스트랜지스터 제조방법 | |
| US7709911B2 (en) | Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same | |
| US7687396B2 (en) | Method of forming silicided gates using buried metal layers | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| US20080233747A1 (en) | Semiconductor Device Manufactured Using an Improved Plasma Etch Process for a Fully Silicided Gate Flow Process | |
| US20050170596A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| KR100190060B1 (ko) | 실리사이드 형성 방법 | |
| KR100772262B1 (ko) | 반도체 소자의 살리사이드 방지막 제조 방법 | |
| JP2011054901A (ja) | 半導体装置及びその製造方法 | |
| KR20000004880A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| US6268241B1 (en) | Method of forming a self-aligned silicide structure in integrated circuit fabrication | |
| KR100340868B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US20070042556A1 (en) | Method of fabricating metal oxide semiconductor transistor | |
| KR20020002176A (ko) | 반도체장치의 금속 게이트전극 제조방법 | |
| KR100314279B1 (ko) | 재산화 공정에 의한 불량을 방지할 수 있는 반도체 소자의게이트 전극 형성 방법 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20010008564A (ko) | 반도체장치의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |