JP3543117B2 - 二重ゲート電界効果トランジスタ - Google Patents
二重ゲート電界効果トランジスタ Download PDFInfo
- Publication number
- JP3543117B2 JP3543117B2 JP2001069673A JP2001069673A JP3543117B2 JP 3543117 B2 JP3543117 B2 JP 3543117B2 JP 2001069673 A JP2001069673 A JP 2001069673A JP 2001069673 A JP2001069673 A JP 2001069673A JP 3543117 B2 JP3543117 B2 JP 3543117B2
- Authority
- JP
- Japan
- Prior art keywords
- channel region
- region
- effect transistor
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 14
- 239000013078 crystal Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 49
- 238000004519 manufacturing process Methods 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁ゲート電界効果トランジスタに関し、特に二重ゲートを備えた電界効果トランジスタの改良に関する。
【０００２】
【従来の技術】
絶縁ゲート電界効果トランジスタにおいて、微小なチャネル長を有するトランジスタを実現するためには、いわゆる短チャネル効果（チャネル長を短くした場合のしきい値電圧の急激な低下）の防止が必須である。そのための一つの素子構造として、特許第２０２１９３１号に示されるような二重ゲート電界効果トランジスタがある。上記従来の二重ゲート電界効果トランジスタの断面を第２０図に示す。
【０００３】
第２０図において、１は基板、２は下部ゲート絶縁膜であるとともに、全体は図示されてはいないが基板上に形成された半導体結晶層を基板と分離する絶縁層であり、３、４、および５はそれぞれ半導体結晶層の一部に形成されたソース領域、ドレイン領域、およびチャネル領域であり、６は上部ゲート絶縁膜、７は絶縁膜、８は上部ゲート電極、９は下部ゲート電極、３０はソース電極、４０はドレイン電極である。この構造は短チャネル効果の抑制方法としては最も有効であるとされている。すなわち、上下のゲート電極８および９によりチャネル領域５をシールドし、ドレイン電界がソース、チャネル領域界面の電位分布に与える影響を抑えることによって、短チャネル化してもソース、チャネル領域界面の電位分布をゲート電極のみで安定して制御できるようにし、しきい値電圧の急激な低下を防止する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の構造はチャネル領域を挟んで上下にそれぞれゲート電極が設けられた構造、すなわち上下のゲート電極、チャネル領域、ソース領域およびドレイン領域が同一主面上に設けられていない構造であるため、二つのゲート電極をチャネル領域、ソース領域およびドレイン領域に対して自己整合させて形成することが困難であった。従って、位置合わせ精度に対応した余裕をもって下部ゲート電極とチャネル領域を配置せざるを得ず、そのために寄生容量の増大或いはそれらの変動に起因する動作性能低下の問題があった。また、集積回路素子として用いる場合に、上部ゲート電極と下部ゲート電極が同一主面には位置されていないので配線をさらに複雑化させると言う欠点を有していた。
【０００５】
【課題を解決するための手段】
絶縁物により基板から分離された半導体結晶層を用意し、少なくともソース領域、ドレイン領域及びこれらに隣接するチャネル領域からなる島状半導体結晶層を周辺部と溝により分離して形成する。この溝内に露出する島状半導体結晶層のチャネル領域部の対向する両側面部にそれぞれゲート絶縁膜を形成し、さらに島状半導体結晶層および両ゲート絶縁膜により互いに分離された両ゲート電極をそれぞれ該溝内に設けた構造とする。両ゲート電極に挟まれた島状半導体結晶層の幅は所定の幅を有し、望ましくはチャネル領域の長さよりも小さな値とし、短チャネル効果の低減を一層顕著となるようにする。
【０００６】
【第１の実施例】
第１図および第２図に本願発明の第１の実施例を示す。第１図は本願発明に係る二重ゲート電界効果トランジスタの平面図であり、第２図は、第１図のＸ−Ｘ’断面図である。第１図および第２図において、１は基板、２は絶縁層であり、３，４，及び５は溝（外郭が長方形に削られた窪み）６内に分離して設けられた島状半導体結晶層を形成するソース領域、ドレイン領域およびチャネル領域である。チャネル領域は所定の幅Ｔをもって設けられる。また７−１、７−２はチャネル領域５の両側面部に設けられた二つのゲート絶縁膜であり、８および９は、溝６内に島状半導体結晶層により分離して設けられた二つのゲート電極である。また、１０―１は絶縁膜２により基板１より分離された半導体結晶層の残部である。
【０００７】
第３図ないし第１１図において、上記第１実施例に係る二重ゲート電界効果トランジスタを実現するための製造工程例を示す。まず第３図に示すように、シリコン基板１上に酸化膜２を介して形成されたシリコン結晶層１０を用意し、さらにシリコン酸化膜１１、シリコン窒化膜１２を順次堆積する。
【０００８】
次に第４図および第５図に示すように、シリコン窒化膜１２、シリコン酸化膜１１およびシリコン結晶層１０の一部を除去し、形成される深さが絶縁層２の表面に達する溝６により周囲から分離された島状層５０を形成し、さらに島状層５０を構成する結晶シリコン層５１の溝６に露出された側面部を酸化しシリコン酸化膜７−１および７−２を形成する。このとき溝６に露出している周囲の結晶シリコン層側面部も酸化されるが図示していない。また、島状層の幅は各素子毎に異なる所定の幅を持たせることもできる。
【０００９】
次に第６図に示すように、全表面に多結晶シリコン層を堆積し、機械化学的研磨法などにより平坦化し、溝６の内部に多結晶シリコン層１４を埋め込む。このとき、シリコン窒化膜１２及び島状層５０上に残されたシリコン窒化膜１２の一部１３が平坦化のためのエッチングストッパーとして作用する。
【００１０】
第７図は、第６図のＸ−Ｘ’断面を示す。次にリソグラフィー工程により溝６に埋め込まれた多結晶シリコン層１４の一部を除去し、島状層５０で互いに分離された多結晶シリコン層８および９を第８図のように形成する。第９図は第８図のＸ−Ｘ’断面を示すが、この場合レジストパターン２００は島状層５０を横断するように形成し、多結晶シリコン層８および９は同一のリソグラフィー工程一回で形成される。また、このときレジストパターン以外の島状層５０の部分は、シリコン窒化膜１３が多結晶シリコン除去の時のマスクとなり、島状層５０はそのまま残る。さらにシリコン酸化膜７−１および７−２もまた多結晶シリコン除去の時のマスクとなり、周囲のシリコン結晶層および島状層５０のシリコン結晶層５１が除去されることを防止する（第５図参照）。
【００１１】
次に多結晶シリコン層８および９をマスクとし酸化膜７−１及び７−２の一部を除去し、さらに高濃度のｎ型不純物を側面から拡散し、島状層５０にソース領域３、及びドレイン領域４（第１図参照）を形成する。マスクされたシリコン結晶層５１の部分がチャネル領域５となる。また同時に多結晶シリコン層８および９にも高濃度ｎ型不純物が添加されるので、それぞれゲート電極として用いることが出来る。かくして、同一主面上にソース領域３，ドレイン領域４、チャネル領域５、ゲート電極８及び９が自己整合してなる本発明の構成を実現できる。
【００１２】
以後の製造工程を容易にするために、第１０図に示されるように、溝６の残部をシリコン酸化膜１５で埋め込み平坦化しておいても良いことはもちろんである。
【００１３】
【第２の実施例】
第１１図及び第１２図は、本願発明の第２の実施例を示し、さらに、チャネル領域の幅を薄くし、短チャネル効果をより顕著に抑制することの出来る構造例である。
【００１４】
第１３図ないし第１９図は、上記第２の実施例の製造工程例を示すが、第１０図に引き続き、第１３図に示すように、多結晶シリコン層８および９を除去し、溝１６および１７を形成する。第１４図は、第１３図のＸ−Ｘ’断面を示す。露出したチャネル領域５の両側面部の酸化膜７−１および７−２を除去した後、第１５図に示すように、チャネル領域５の両側面部をエッチングし所定の厚さまで薄くする。第１６図は、第１５図のＸ−Ｘ’断面を示す。
【００１５】
次に、第１７図に示すように、両側面部の表面にゲート酸化膜７−３及び７−４を形成する。次にシリコン窒化膜１２および１３を除去し、第１８図に示すように、溝１６および１７を金属で埋め込み平坦化することによってゲート電極１８および１９を形成する。
【００１６】
第１９図は、第１８図のＸ−Ｘ’断面を示す。かくして、同一主面上にソース領域３，ドレイン領域４、所定の厚さまで薄くされたチャネル領域５、低抵抗化されたゲート電極１８及び１９が自己整合してなる第１１図および第１２図に示す本発明の第２の実施例を実現できる。この場合、ソース領域、ドレイン領域の幅はその部分の抵抗が十分小さくできるようにチャネル領域と比較し大きくでき、多結晶シリコン層８及び９と島状層５０の位置合わせ誤差による寄生抵抗の変動の影響を小さくできる。
【００１７】
【発明の効果】
本発明によればソース領域、ドレイン領域、及び両ゲート電極が同一主面上に配置されているので従来のように下部ゲート電極のための配線層は不要となり配線の複雑さを軽減できる。素子上部に設けられた層間絶縁層に配線のための開口を設けるとき、ソース領域、ドレイン領域、ゲート電極への各開口の深さをほとんど同一に出来るので従来と異なり工程の制御性の向上、時間短縮が可能となる。また、両ゲート電極は製造工程例に示されるように同一のリソグラフィー工程で形成できるので互いにかつそれぞれソース領域、ドレイン領域、チャネル領域とも自己整合して配置できる。したがって、従来の構造では位置不整合による寄生容量の増大、或いはソース領域、ドレイン領域の寄生抵抗の変動による性能劣化があったが、本発明の構造によってこれを防止できる。
【００１８】
両ゲート電極が電気的に絶縁されているので一方のゲート電極を入力として用い、他方のゲート電極に適当な電位を与えることにより電界効果トランジスタのしきい値電圧を制御可能である。また、両ゲート電極を離間している島状半導体結晶層のチャネル領域部分の幅を各素子毎に変えることができ、同一電位を与えたときのしきい値電圧の変化を各素子毎に変えることが出来る。その原理は、チャネル領域部分の幅を厚くすることによってシリコン層の容量が小さくなり、一方のゲート電極に面したチャネル表面と対向する他方のゲート電極間の容量が小さくなるためである。すなわちチャネル領域部分の幅を厚くすればしきい値電圧の変化の程度を小さくできる。このことによって異なるしきい値電圧を有する素子を同時に実現できる。従来構造では半導体の厚さを変えることで同様な効果を得ることが出来るが、それぞれの厚さ毎にリソグラフィ工程が必要となり、工程の複雑さを招く。これに対し、本発明の構造では島状半導体結晶層の幅を変えれば良く、これは同一のリソグラフィ工程一回で実現できるから上記欠点を解決できる。
【図面の簡単な説明】
【図１】本願発明の第１の実施例である二重ゲート電界効果トランジスタの平面図
【図２】図１のＸ−Ｘ’断面図
【図３】第１の実施例であるトランジスタの製造工程説明図（Ａ）。
【図４】第１の実施例であるトランジスタの製造工程説明図（Ｂ）。
【図５】図４のＸ−Ｘ’断面図である製造工程説明図（Ｃ）。
【図６】第１の実施例であるトランジスタの製造工程説明図（Ｄ）。
【図７】図６のＸ−Ｘ’断面図である製造工程説明図（Ｅ）。
【図８】第１の実施例であるトランジスタの製造工程説明図（Ｆ）。
【図９】図８のＸ−Ｘ’断面図である製造工程説明図（Ｇ）。
【図１０】第１の実施例であるトランジスタの製造工程説明図（Ｆ）。
【図１１】本願発明の第２の実施例である二重ゲート電界効果トランジスタの平面図。
【図１２】図１１のＹ−Ｙ断面図
【図１３】第２の実施例であるトランジスタの製造工程説明図（Ａ）。
【図１４】図１３のＸ−Ｘ’断面図である製造工程説明図（Ｂ）。
【図１５】第２の実施例であるトランジスタの製造工程説明図（Ｃ）。
【図１６】図１５のＸ−Ｘ’断面図である製造工程説明図（Ｄ）。
【図１７】第２の実施例であるトランジスタの製造工程説明図（Ｅ）。
【図１８】第２の実施例であるトランジスタの製造工程説明図（Ｆ）。
【図１９】図１８のＸ−Ｘ’断面図である製造工程説明図（Ｇ）。
【図２０】従来の二重ゲート電界効果トランジスタの断面図。
【符号の説明】
１ 基板
２ 絶縁膜
３ ソース領域
４ ドレイン領域
５ チャネル領域
６ 溝
７−１ ゲート絶縁膜
７−２ ゲート絶縁膜
７−３ ゲート絶縁膜
７−４ ゲート絶縁膜
８ ゲート電極
９ ゲート電極
１０ 半導体結晶層
１０−１ 半導体結晶層１０の残部
１１ 絶縁膜
１２ シリコン窒化膜
１３ シリコン窒化膜１２の一部
１４ 多結晶シリコン層
１５ 絶縁層
１６ ゲート電極８，９を除去してなる溝
１７ ゲート電極８，９を除去してなる溝
１８ 溝１６，１７を埋め込んでなる金属電極
１９ 溝１６，１７を埋め込んでなる金属電極
３０ ソース電極
４０ ドレイン電極
５０ 島状層
５１ 島状層５０の構成部分である半導体層
２００ レジストマスク
【発明の属する技術分野】
本発明は絶縁ゲート電界効果トランジスタに関し、特に二重ゲートを備えた電界効果トランジスタの改良に関する。
【０００２】
【従来の技術】
絶縁ゲート電界効果トランジスタにおいて、微小なチャネル長を有するトランジスタを実現するためには、いわゆる短チャネル効果（チャネル長を短くした場合のしきい値電圧の急激な低下）の防止が必須である。そのための一つの素子構造として、特許第２０２１９３１号に示されるような二重ゲート電界効果トランジスタがある。上記従来の二重ゲート電界効果トランジスタの断面を第２０図に示す。
【０００３】
第２０図において、１は基板、２は下部ゲート絶縁膜であるとともに、全体は図示されてはいないが基板上に形成された半導体結晶層を基板と分離する絶縁層であり、３、４、および５はそれぞれ半導体結晶層の一部に形成されたソース領域、ドレイン領域、およびチャネル領域であり、６は上部ゲート絶縁膜、７は絶縁膜、８は上部ゲート電極、９は下部ゲート電極、３０はソース電極、４０はドレイン電極である。この構造は短チャネル効果の抑制方法としては最も有効であるとされている。すなわち、上下のゲート電極８および９によりチャネル領域５をシールドし、ドレイン電界がソース、チャネル領域界面の電位分布に与える影響を抑えることによって、短チャネル化してもソース、チャネル領域界面の電位分布をゲート電極のみで安定して制御できるようにし、しきい値電圧の急激な低下を防止する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の構造はチャネル領域を挟んで上下にそれぞれゲート電極が設けられた構造、すなわち上下のゲート電極、チャネル領域、ソース領域およびドレイン領域が同一主面上に設けられていない構造であるため、二つのゲート電極をチャネル領域、ソース領域およびドレイン領域に対して自己整合させて形成することが困難であった。従って、位置合わせ精度に対応した余裕をもって下部ゲート電極とチャネル領域を配置せざるを得ず、そのために寄生容量の増大或いはそれらの変動に起因する動作性能低下の問題があった。また、集積回路素子として用いる場合に、上部ゲート電極と下部ゲート電極が同一主面には位置されていないので配線をさらに複雑化させると言う欠点を有していた。
【０００５】
【課題を解決するための手段】
絶縁物により基板から分離された半導体結晶層を用意し、少なくともソース領域、ドレイン領域及びこれらに隣接するチャネル領域からなる島状半導体結晶層を周辺部と溝により分離して形成する。この溝内に露出する島状半導体結晶層のチャネル領域部の対向する両側面部にそれぞれゲート絶縁膜を形成し、さらに島状半導体結晶層および両ゲート絶縁膜により互いに分離された両ゲート電極をそれぞれ該溝内に設けた構造とする。両ゲート電極に挟まれた島状半導体結晶層の幅は所定の幅を有し、望ましくはチャネル領域の長さよりも小さな値とし、短チャネル効果の低減を一層顕著となるようにする。
【０００６】
【第１の実施例】
第１図および第２図に本願発明の第１の実施例を示す。第１図は本願発明に係る二重ゲート電界効果トランジスタの平面図であり、第２図は、第１図のＸ−Ｘ’断面図である。第１図および第２図において、１は基板、２は絶縁層であり、３，４，及び５は溝（外郭が長方形に削られた窪み）６内に分離して設けられた島状半導体結晶層を形成するソース領域、ドレイン領域およびチャネル領域である。チャネル領域は所定の幅Ｔをもって設けられる。また７−１、７−２はチャネル領域５の両側面部に設けられた二つのゲート絶縁膜であり、８および９は、溝６内に島状半導体結晶層により分離して設けられた二つのゲート電極である。また、１０―１は絶縁膜２により基板１より分離された半導体結晶層の残部である。
【０００７】
第３図ないし第１１図において、上記第１実施例に係る二重ゲート電界効果トランジスタを実現するための製造工程例を示す。まず第３図に示すように、シリコン基板１上に酸化膜２を介して形成されたシリコン結晶層１０を用意し、さらにシリコン酸化膜１１、シリコン窒化膜１２を順次堆積する。
【０００８】
次に第４図および第５図に示すように、シリコン窒化膜１２、シリコン酸化膜１１およびシリコン結晶層１０の一部を除去し、形成される深さが絶縁層２の表面に達する溝６により周囲から分離された島状層５０を形成し、さらに島状層５０を構成する結晶シリコン層５１の溝６に露出された側面部を酸化しシリコン酸化膜７−１および７−２を形成する。このとき溝６に露出している周囲の結晶シリコン層側面部も酸化されるが図示していない。また、島状層の幅は各素子毎に異なる所定の幅を持たせることもできる。
【０００９】
次に第６図に示すように、全表面に多結晶シリコン層を堆積し、機械化学的研磨法などにより平坦化し、溝６の内部に多結晶シリコン層１４を埋め込む。このとき、シリコン窒化膜１２及び島状層５０上に残されたシリコン窒化膜１２の一部１３が平坦化のためのエッチングストッパーとして作用する。
【００１０】
第７図は、第６図のＸ−Ｘ’断面を示す。次にリソグラフィー工程により溝６に埋め込まれた多結晶シリコン層１４の一部を除去し、島状層５０で互いに分離された多結晶シリコン層８および９を第８図のように形成する。第９図は第８図のＸ−Ｘ’断面を示すが、この場合レジストパターン２００は島状層５０を横断するように形成し、多結晶シリコン層８および９は同一のリソグラフィー工程一回で形成される。また、このときレジストパターン以外の島状層５０の部分は、シリコン窒化膜１３が多結晶シリコン除去の時のマスクとなり、島状層５０はそのまま残る。さらにシリコン酸化膜７−１および７−２もまた多結晶シリコン除去の時のマスクとなり、周囲のシリコン結晶層および島状層５０のシリコン結晶層５１が除去されることを防止する（第５図参照）。
【００１１】
次に多結晶シリコン層８および９をマスクとし酸化膜７−１及び７−２の一部を除去し、さらに高濃度のｎ型不純物を側面から拡散し、島状層５０にソース領域３、及びドレイン領域４（第１図参照）を形成する。マスクされたシリコン結晶層５１の部分がチャネル領域５となる。また同時に多結晶シリコン層８および９にも高濃度ｎ型不純物が添加されるので、それぞれゲート電極として用いることが出来る。かくして、同一主面上にソース領域３，ドレイン領域４、チャネル領域５、ゲート電極８及び９が自己整合してなる本発明の構成を実現できる。
【００１２】
以後の製造工程を容易にするために、第１０図に示されるように、溝６の残部をシリコン酸化膜１５で埋め込み平坦化しておいても良いことはもちろんである。
【００１３】
【第２の実施例】
第１１図及び第１２図は、本願発明の第２の実施例を示し、さらに、チャネル領域の幅を薄くし、短チャネル効果をより顕著に抑制することの出来る構造例である。
【００１４】
第１３図ないし第１９図は、上記第２の実施例の製造工程例を示すが、第１０図に引き続き、第１３図に示すように、多結晶シリコン層８および９を除去し、溝１６および１７を形成する。第１４図は、第１３図のＸ−Ｘ’断面を示す。露出したチャネル領域５の両側面部の酸化膜７−１および７−２を除去した後、第１５図に示すように、チャネル領域５の両側面部をエッチングし所定の厚さまで薄くする。第１６図は、第１５図のＸ−Ｘ’断面を示す。
【００１５】
次に、第１７図に示すように、両側面部の表面にゲート酸化膜７−３及び７−４を形成する。次にシリコン窒化膜１２および１３を除去し、第１８図に示すように、溝１６および１７を金属で埋め込み平坦化することによってゲート電極１８および１９を形成する。
【００１６】
第１９図は、第１８図のＸ−Ｘ’断面を示す。かくして、同一主面上にソース領域３，ドレイン領域４、所定の厚さまで薄くされたチャネル領域５、低抵抗化されたゲート電極１８及び１９が自己整合してなる第１１図および第１２図に示す本発明の第２の実施例を実現できる。この場合、ソース領域、ドレイン領域の幅はその部分の抵抗が十分小さくできるようにチャネル領域と比較し大きくでき、多結晶シリコン層８及び９と島状層５０の位置合わせ誤差による寄生抵抗の変動の影響を小さくできる。
【００１７】
【発明の効果】
本発明によればソース領域、ドレイン領域、及び両ゲート電極が同一主面上に配置されているので従来のように下部ゲート電極のための配線層は不要となり配線の複雑さを軽減できる。素子上部に設けられた層間絶縁層に配線のための開口を設けるとき、ソース領域、ドレイン領域、ゲート電極への各開口の深さをほとんど同一に出来るので従来と異なり工程の制御性の向上、時間短縮が可能となる。また、両ゲート電極は製造工程例に示されるように同一のリソグラフィー工程で形成できるので互いにかつそれぞれソース領域、ドレイン領域、チャネル領域とも自己整合して配置できる。したがって、従来の構造では位置不整合による寄生容量の増大、或いはソース領域、ドレイン領域の寄生抵抗の変動による性能劣化があったが、本発明の構造によってこれを防止できる。
【００１８】
両ゲート電極が電気的に絶縁されているので一方のゲート電極を入力として用い、他方のゲート電極に適当な電位を与えることにより電界効果トランジスタのしきい値電圧を制御可能である。また、両ゲート電極を離間している島状半導体結晶層のチャネル領域部分の幅を各素子毎に変えることができ、同一電位を与えたときのしきい値電圧の変化を各素子毎に変えることが出来る。その原理は、チャネル領域部分の幅を厚くすることによってシリコン層の容量が小さくなり、一方のゲート電極に面したチャネル表面と対向する他方のゲート電極間の容量が小さくなるためである。すなわちチャネル領域部分の幅を厚くすればしきい値電圧の変化の程度を小さくできる。このことによって異なるしきい値電圧を有する素子を同時に実現できる。従来構造では半導体の厚さを変えることで同様な効果を得ることが出来るが、それぞれの厚さ毎にリソグラフィ工程が必要となり、工程の複雑さを招く。これに対し、本発明の構造では島状半導体結晶層の幅を変えれば良く、これは同一のリソグラフィ工程一回で実現できるから上記欠点を解決できる。
【図面の簡単な説明】
【図１】本願発明の第１の実施例である二重ゲート電界効果トランジスタの平面図
【図２】図１のＸ−Ｘ’断面図
【図３】第１の実施例であるトランジスタの製造工程説明図（Ａ）。
【図４】第１の実施例であるトランジスタの製造工程説明図（Ｂ）。
【図５】図４のＸ−Ｘ’断面図である製造工程説明図（Ｃ）。
【図６】第１の実施例であるトランジスタの製造工程説明図（Ｄ）。
【図７】図６のＸ−Ｘ’断面図である製造工程説明図（Ｅ）。
【図８】第１の実施例であるトランジスタの製造工程説明図（Ｆ）。
【図９】図８のＸ−Ｘ’断面図である製造工程説明図（Ｇ）。
【図１０】第１の実施例であるトランジスタの製造工程説明図（Ｆ）。
【図１１】本願発明の第２の実施例である二重ゲート電界効果トランジスタの平面図。
【図１２】図１１のＹ−Ｙ断面図
【図１３】第２の実施例であるトランジスタの製造工程説明図（Ａ）。
【図１４】図１３のＸ−Ｘ’断面図である製造工程説明図（Ｂ）。
【図１５】第２の実施例であるトランジスタの製造工程説明図（Ｃ）。
【図１６】図１５のＸ−Ｘ’断面図である製造工程説明図（Ｄ）。
【図１７】第２の実施例であるトランジスタの製造工程説明図（Ｅ）。
【図１８】第２の実施例であるトランジスタの製造工程説明図（Ｆ）。
【図１９】図１８のＸ−Ｘ’断面図である製造工程説明図（Ｇ）。
【図２０】従来の二重ゲート電界効果トランジスタの断面図。
【符号の説明】
１ 基板
２ 絶縁膜
３ ソース領域
４ ドレイン領域
５ チャネル領域
６ 溝
７−１ ゲート絶縁膜
７−２ ゲート絶縁膜
７−３ ゲート絶縁膜
７−４ ゲート絶縁膜
８ ゲート電極
９ ゲート電極
１０ 半導体結晶層
１０−１ 半導体結晶層１０の残部
１１ 絶縁膜
１２ シリコン窒化膜
１３ シリコン窒化膜１２の一部
１４ 多結晶シリコン層
１５ 絶縁層
１６ ゲート電極８，９を除去してなる溝
１７ ゲート電極８，９を除去してなる溝
１８ 溝１６，１７を埋め込んでなる金属電極
１９ 溝１６，１７を埋め込んでなる金属電極
３０ ソース電極
４０ ドレイン電極
５０ 島状層
５１ 島状層５０の構成部分である半導体層
２００ レジストマスク
Claims (3)
- 基板上に絶縁物を介して設けられた半導体結晶からなるソース領域、ドレイン領域及びチャネル領域を有し、該チャネル領域と同一主面上に、チャネル領域を挟んで相対し、互いに電気的に絶縁された二つの絶縁ゲート電極を有する絶縁二重ゲート電界効果トランジスタにおいて、チャネル領域の幅をソース領域及びドレイン領域の幅よりも狭くし、該チャネル領域の幅の狭い部分のすべてが該電極に挟まれていることを特徴とする二重ゲート電界効果トランジスタ。
- 上記請求項１記載のトランジスタを有することを特徴とする集積回路。
- 上記請求項２記載の集積回路において、チャネル領域の幅の異なるトランジスタを混在して用いたことを特徴とする集積回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069673A JP3543117B2 (ja) | 2001-03-13 | 2001-03-13 | 二重ゲート電界効果トランジスタ |
| US10/095,936 US6630388B2 (en) | 2001-03-13 | 2002-03-13 | Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same |
| FR0203114A FR2822293B1 (fr) | 2001-03-13 | 2002-03-13 | Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier |
| FR0207940A FR2825834B1 (fr) | 2001-03-13 | 2002-06-26 | Procede de fabrication d'un disositif a semi-conducteur |
| US10/325,969 US7061055B2 (en) | 2001-03-13 | 2002-12-23 | Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069673A JP3543117B2 (ja) | 2001-03-13 | 2001-03-13 | 二重ゲート電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270850A JP2002270850A (ja) | 2002-09-20 |
| JP3543117B2 true JP3543117B2 (ja) | 2004-07-14 |
Family
ID=18927678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069673A Expired - Lifetime JP3543117B2 (ja) | 2001-03-13 | 2001-03-13 | 二重ゲート電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543117B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011013298A1 (ja) * | 2009-07-29 | 2011-02-03 | 独立行政法人産業技術総合研究所 | Ｓｒａｍセル |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6833588B2 (en) * | 2002-10-22 | 2004-12-21 | Advanced Micro Devices, Inc. | Semiconductor device having a U-shaped gate structure |
| US6611029B1 (en) * | 2002-11-08 | 2003-08-26 | Advanced Micro Devices, Inc. | Double gate semiconductor device having separate gates |
| US6787439B2 (en) * | 2002-11-08 | 2004-09-07 | Advanced Micro Devices, Inc. | Method using planarizing gate material to improve gate critical dimension in semiconductor devices |
| KR100881201B1 (ko) * | 2003-01-09 | 2009-02-05 | 삼성전자주식회사 | 사이드 게이트를 구비하는 소노스 메모리 소자 및 그제조방법 |
| US6762483B1 (en) * | 2003-01-23 | 2004-07-13 | Advanced Micro Devices, Inc. | Narrow fin FinFET |
| US6756643B1 (en) * | 2003-06-12 | 2004-06-29 | Advanced Micro Devices, Inc. | Dual silicon layer for chemical mechanical polishing planarization |
| US6951783B2 (en) * | 2003-10-28 | 2005-10-04 | Freescale Semiconductor, Inc. | Confined spacers for double gate transistor semiconductor fabrication process |
| US7029958B2 (en) * | 2003-11-04 | 2006-04-18 | Advanced Micro Devices, Inc. | Self aligned damascene gate |
| US7186599B2 (en) * | 2004-01-12 | 2007-03-06 | Advanced Micro Devices, Inc. | Narrow-body damascene tri-gate FinFET |
| US7041542B2 (en) * | 2004-01-12 | 2006-05-09 | Advanced Micro Devices, Inc. | Damascene tri-gate FinFET |
| JP5170958B2 (ja) * | 2004-01-30 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | 電界効果型トランジスタおよびその製造方法 |
| KR100598099B1 (ko) | 2004-02-24 | 2006-07-07 | 삼성전자주식회사 | 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법 |
| JP4852694B2 (ja) | 2004-03-02 | 2012-01-11 | 独立行政法人産業技術総合研究所 | 半導体集積回路およびその製造方法 |
| JP4565097B2 (ja) | 2004-04-08 | 2010-10-20 | 独立行政法人産業技術総合研究所 | 二重ゲートｍｏｓトランジスタおよび二重ゲートｃｍｏｓトランジスタ、その製造方法 |
| KR100612415B1 (ko) | 2004-04-09 | 2006-08-16 | 삼성전자주식회사 | 올 어라운드된 채널 영역을 갖는 트랜지스터 및 그 제조방법 |
| KR100555573B1 (ko) * | 2004-09-10 | 2006-03-03 | 삼성전자주식회사 | Ｓｅｇ막에 의해 확장된 접합영역을 갖는 반도체 소자 및그의 제조방법 |
| JP5004251B2 (ja) * | 2006-12-28 | 2012-08-22 | 独立行政法人産業技術総合研究所 | Ｓｒａｍセル及びｓｒａｍ装置 |
| TW200847292A (en) * | 2007-05-29 | 2008-12-01 | Nanya Technology Corp | Method of manufacturing a self-aligned FinFET device |
| JP4415112B2 (ja) | 2007-05-29 | 2010-02-17 | 独立行政法人産業技術総合研究所 | 電界効果トランジスタ及びこれを含む集積回路 |
| WO2009151001A1 (ja) | 2008-06-09 | 2009-12-17 | 独立行政法人産業技術総合研究所 | ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路 |
| JP5392870B2 (ja) * | 2012-03-26 | 2014-01-22 | 学校法人明星学苑 | 半導体装置の製造方法 |
-
2001
- 2001-03-13 JP JP2001069673A patent/JP3543117B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011013298A1 (ja) * | 2009-07-29 | 2011-02-03 | 独立行政法人産業技術総合研究所 | Ｓｒａｍセル |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270850A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3543117B2 (ja) | 二重ゲート電界効果トランジスタ | |
| US6630388B2 (en) | Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same | |
| US8174073B2 (en) | Integrated circuit structures with multiple FinFETs | |
| TWI542007B (zh) | 元件與其形成方法 | |
| US7919364B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| JP4101787B2 (ja) | マルチゲート構造の薄膜トランジスタおよびその製造方法 | |
| US8178929B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2005251873A (ja) | 半導体集積回路およびその製造方法 | |
| KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR20050035712A (ko) | 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법 | |
| KR20020018059A (ko) | Ｍｏｓ형 반도체 장치 및 그 제조 방법 | |
| KR102449211B1 (ko) | 전계 효과 트랜지스터를 포함하는 반도체 소자 | |
| KR100496888B1 (ko) | 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법 | |
| JP2005183774A (ja) | 半導体装置及びその作製方法 | |
| JP3488916B2 (ja) | 半導体装置の製造方法 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20050055978A (ko) | 핀 전계 효과 트랜지스터 및 그 형성 방법 | |
| KR101382505B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| TWI834355B (zh) | 具有直接連接到閘極、汲極和源極的金屬互連的電晶體結構 | |
| US9640629B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4867134B2 (ja) | 半導体装置の製造方法 | |
| JP4342191B2 (ja) | 薄膜トランジスタを備えた装置及びその製造方法 | |
| KR100223754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR20060046879A (ko) | 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법 | |
| KR940022796A (ko) | 트랜지스터 격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3543117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |