JP4101787B2 - マルチゲート構造の薄膜トランジスタおよびその製造方法 - Google Patents
マルチゲート構造の薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP4101787B2 JP4101787B2 JP2004132507A JP2004132507A JP4101787B2 JP 4101787 B2 JP4101787 B2 JP 4101787B2 JP 2004132507 A JP2004132507 A JP 2004132507A JP 2004132507 A JP2004132507 A JP 2004132507A JP 4101787 B2 JP4101787 B2 JP 4101787B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating layer
- layer
- gate insulating
- covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 256
- 230000009977 dual effect Effects 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Description
本発明は、液晶ディスプレイの薄膜トランジスタアレイ基板技術に関し、特に、マルチゲート構造の薄膜トランジスタおよびその製造方法に関する。
液晶ディスプレイ（liquid Crystal Display、以下、簡略してＬＣＤという。）の薄膜トランジスタ（thin film transistor、以下、簡略してＴＦＴという。）は、画素のスイッチング素子として用いられるものであり、アモルファスＴＦＴとポリシリコンＴＦＴの２タイプに大きく分けることができる。ポリシリコンＴＦＴは、キャリア移動度が高く、駆動回路の集積度に優れ、リーク電流が小さいことから、高速動作の回路に使用されることが多い。しかし、ポリシリコンＴＦＴは、オン（ＯＮ）とオフ（ＯＦＦ）とにかかわらず電流が非常に大きいことに加え、その構造によりドレイン領域近傍の空乏領域内に高電界が発生してしまうため、材料欠陥とトンネル効果が生じ、これらを起因に形成されたエネルギーギャップがドレイン領域内の電子と空乏領域のホールとの結合の確率を高めて、オフ時にリーク電流（leakage current）が発生し易くなる。そこでリーク電流の現象を効果的に改善するため、現段階の技術では、ゲートとドレインとの間にアンドープのオフセット領域（undoped offset region）またはライトドープドレイン（lightly doped drain ＝ ＬＤＤ）領域を形成することにより、ドレイン接合位置（drain junction）における電界を緩和するという手段がとられている。また、より一層のリーク電流現象低減を図るべく、ポリシリコンＴＦＴをマルチゲート（multi-gate）構造、例えば、デュアルゲート（dual-gate）構造に設計する解決策も採用されている。
図１Ａ〜Ｃに示すのは、従来技術による第１の形態のデュアルゲート構造ポリシリコンＴＦＴの製造工程を説明する断面図である。先ず、図１Ａにおいて、バッファ層１２およびポリシリコン層１４が形成されたガラス基板１０にボロンイオン注入（Ｂ+ ion implantation）１６を行って、トランジスタのしきい値電圧（threshold voltage）を調整する。続いて、図１Ｂにおいて、ゲート絶縁層１８と、互いに離間する第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩとを順次形成する。次に、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩをマスクとしてイオン注入によるライトドーピング２２を行い、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩ周囲のポリシリコン層１４にＮ-ドープ領域１４ａを形成する。さらに、図１Ｃにおいて、堆積、リソグラフィおよびエッチングを行って、第１ゲート層２０Ｉと第２ゲート層２０ＩＩとの間のスペースに形成されたＮ-ドープ領域１４ａを覆うようにフォトレジスト層２４を形成する。最後に、フォトレジスト層２４、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩをマスクとして、イオン注入によるヘビードーピング２６を行い、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩ外側周囲のＮ-ドープ領域１４ａを２つのＮ+ドープ領域１４Ｓおよび１４Ｄとする。こうして、フォトレジスト層２４に覆われたＮ-ドープ領域１４ａがＬＤＤ領域に、Ｎ+ドープ領域１４Ｓおよび１４Ｄがそれぞれソース領域およびドレイン領域に、そして、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩに覆われたアンドープ領域１４Ｃ1および１４Ｃ2がそれぞれ２つのチャネル領域になる。
上述した第１の形態の工程によれば、フォトリソグラフィの高精度およびトランジスタにおける電気的特性の対称性が比較的容易に得られるが、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩ外側周囲に位置するソースおよびドレイン領域の近傍にはＬＤＤ領域を形成することはできない。よって、このようなポリシリコンＴＦＴの構造においては、オン（ｏｎ）電流を犠牲してＬＤＤ領域の直列抵抗を高めることでリーク電流を抑制しなければならず、しかも、この構造にあっても、依然としてそのリーク電流は製品設計の要求を満たせないほどに大きい。
図１Ｄに示すのは、従来技術による第２の形態のデュアルゲート構造ポリシリコンＴＦＴの製造工程を説明する断面図である。この第２の形態による製造方式は、第１の形態の製造工程とほぼ同様であるので、重なる部分は省略することにして、相違する部分を説明するが、それは主にフォトレジスト層２４のパターンレイアウトにある。つまり、図１ＡおよびＢに示す工程が終了したら、図１Ｄにおいて、堆積、フォトリソグラフィおよびエッチングを行い、第１ゲート層２０Ｉおよびその周囲のＮ-ドープ領域１４ａの一部を覆うように第１フォトレジスト層２４Ｉを形成すると共に、第２ゲート層２０ＩＩおよびその周囲のＮ-ドープ領域１４ａの一部を覆うように第２フォトレジスト層２４ＩＩを形成する。最後に、第１フォトレジスト層２４Ｉ、第２フォトレジスト層２４ＩＩ、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩをマスクとして、イオン注入によるヘビードーピング２６を行い、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩ外側周囲のＮ-ドープ領域１４ａを３つのＮ+ドープ領域１４Ｓ，１４Ｄ，１４Ｓ／Ｄにする。こうして、第１フォトレジスト層２４Ｉと第２フォトレジスト層２４ＩＩに覆われたＮ-ドープ領域１４ａ1，１４ａ2，１４ａ3，１４ａ4が４つのＬＤＤ領域に、Ｎ+ドープ領域１４Ｓ，１４Ｄ，１４Ｓ／Ｄがそれぞれソース領域、ドレイン領域、共用のソース／ドレイン領域に、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩに覆われたアンドープ領域１４Ｃ1および１４Ｃ2がそれぞれ２つのチャネル領域になる。
上述した第２の形態の製造工程によると、第１ゲート層２０Ｉおよび第２ゲート層２０ＩＩの外側および内側に位置するポリシリコン層１４内にＬＤＤ領域を形成することができるため、リーク電流を有効に抑制することが可能である。しかし、露光において生じ得るアライメント誤差（photo misalignment）によって、４つのＮ-ドープ領域１４ａ1，１４ａ2，１４ａ3，１４ａ4の長さを制御性良く対称とすることが困難になり、ＬＤＤ領域の位置ズレが起こってしまうため、トランジスタの電気特性が非対称性となり、製造工程の複雑さが増し、歩留りは低下する。
上記に鑑みて、本発明の目的は、各ゲート層周囲両側にそれぞれＬＤＤ領域を形成することにより、ポリシリコンＴＦＴのリーク電流を最低限に抑えることができ、かつ、フォトリソグラフィにおける重ね合わせの問題を回避でき、ＬＤＤ領域の長さが精度良く対称になる、マルチゲート構造のポリシリコンＴＦＴおよびその製造方法を提供することにある。
すなわち、本発明は、基板、前記基板上に形成され、第１ライトドープ領域と、該第１ライトドープ領域の両側にそれぞれ形成される第２ライトドープ領域および第３ライトドープ領域と、該第２ライトドープ領域および該第３ライトドープ領域の外側にそれぞれ形成される第１チャネル領域および第２チャネル領域と、該第１チャネル領域および該第２チャネル領域の外側にそれぞれ形成される第４ライトドープ領域および第５ライトドープ領域と、該第４ライトドープ領域および該第５ライトドープ領域の外側にそれぞれ形成される第１ヘビードープ領域および第２ヘビードープ領域と、を有する活性層、前記活性層上に形成され、前記第１チャネル領域を覆う中央領域と、前記第４ライトドープ領域を覆う第１被覆領域と、前記第２ライトドープ領域を覆う第２被覆領域と、を有する第１ゲート絶縁層、前記活性層上に形成され、前記第２チャネル領域を覆う中央領域と、前記第３ライトドープ領域を覆う第１被覆領域と、前記第５ライトドープ領域を覆う第２被覆領域と、を有する第２ゲート絶縁層、前記第１ゲート絶縁層上に形成され、前記第１ゲート絶縁層の中央領域を覆う第１ゲート層、ならびに前記第２ゲート絶縁層上に形成され、前記第２ゲート絶縁層の中央領域を覆う第２ゲート層、から構成されるマルチゲート構造の薄膜トランジスタに関する。
前記第２ライトドープ領域の端縁は、前記第１ゲート絶縁層第２被覆領域の端縁に整合し、前記第３ライトドープ領域の端縁は、前記第２ゲート絶縁層第１被覆領域の端縁に整合し、前記第４ライトドープ領域の端縁は、前記第１ゲート絶縁層第１被覆領域の端縁に整合し、前記第５ライトドープ領域の端縁は、前記第２ゲート絶縁層第２被覆領域の端縁に整合していることが好ましい。
前記第２ライトドープ領域と前記第３ライトドープ領域とが同じ不純物濃度および長さを有し、前記第４ライトドープ領域と前記第５ライトドープ領域とが同じ不純物濃度および長さを有し、前記第２ライトドープ領域および前記第３ライトドープ領域の不純物濃度は、前記第1ライトドープ領域、前記第４ライトドープ領域および前記第５ライトドープ領域の不純物濃度よりも小さく、 前記第１ライトドープ領域、前記第２ライトドープ領域、前記第３ライトドープ領域、前記第４ライトドープ領域および前記第５ライトドープ領域ならびに前記第１ヘビードープ領域および前記第２ヘビードープ領域は、いずれも同じ導電型のイオンドープ領域であることが好ましい。
前記第１ゲート絶縁層は、前記第１ゲート絶縁層の第１被覆領域から延伸して、前記活性層の第１ヘビードープ領域を覆い、その厚さが前記第１ゲート絶縁層の第１被覆領域の厚さよりも小さい延伸領域をさらに有し、前記第２ゲート絶縁層は、前記第２ゲート絶縁層の第２被覆領域から延伸して、前記活性層の第２ヘビードープ領域を覆い、その厚さが前記第２ゲート絶縁層の第２被覆領域の厚さよりも小さい延伸領域をさらに有し、前記第１ゲート絶縁層の第２被覆領域および前記第２ゲート絶縁層の第１被覆領域から延伸して、前記第1ライトドープ領域を覆い、その厚さが前記第１ゲート絶縁層の第２被覆領域および前記第２ゲート絶縁層の第１被覆領域の厚さよりも小さい延伸領域を有していることが好ましい。
前記基板が透明絶縁基板またはガラス基板であり、前記活性層が半導体シリコン層またはポリシリコン層であり、前記第１ゲート絶縁層が酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せからなる堆積層であり、かつ、前記第２ゲート絶縁層が酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せからなる堆積層であることが好ましい。
また、本発明は、基板を用意する工程、前記基板上に活性層を形成する工程、前記活性層を覆うように前記基板上に絶縁層を形成する工程、前記絶縁層上に導電層を形成する工程、エッチングを行って、前記導電層を第１ゲート層と第２ゲート層とに形成すると共に、前記絶縁層を、前記第１ゲート層に覆われた中央領域、該中央領域の一方側に形成される第１被覆領域、および該中央領域の他方側に形成される第２被覆領域からなる第１ゲート絶縁層と、前記第２ゲート層に覆われた中央領域、該中央領域の一方側に形成される第１被覆領域、および該中央領域の他方側に形成される第２被覆領域からなる第２ゲート絶縁層とに形成し、かつ、隣り同士に位置する前記第１ゲート絶縁層の第２被覆領域と前記第２ゲート絶縁層の第１被覆領域との間、前記第１ゲート絶縁層の第１被覆領域の外側、および前記第２ゲート絶縁層の第２被覆領域の外側にある前記活性層を露出させる工程、イオン注入によるライトドーピングを行って、前記第１ゲート絶縁層の中央領域および前記第２ゲート絶縁層の中央領域の下方にそれぞれアンドープ領域である第１領域および第２領域を、前記第１ゲート絶縁層の第１被覆領域および第２被覆領域の下方にそれぞれ第１の不純物濃度を有したライトドープ領域である第３領域および第４領域を、前記第２ゲート絶縁層の第１被覆領域および第２被覆領域の下方にそれぞれ第１の不純物濃度を有したライトドープ領域である第５領域および第６領域を、前記第１ゲート絶縁層の第１被覆領域の外側に第２の不純物濃度を有したライトドープ領域である第７領域を、前記第２ゲート絶縁層の第２被覆領域の外側に第２の不純物濃度を有したライトドープ領域である第８領域を、前記第１ゲート絶縁層の第２被覆領域と前記第２ゲート絶縁層の第１被覆領域との間のスペースに第２の不純物濃度を有したライトドープ領域である第９領域を形成する、前記有効層に異なる不純物濃度を有した複数の領域を形成する工程、前記活性層にイオン注入によるヘビードーピングを行って、前記第３領域および前記第５領域を第３の不純物濃度を有したライトドープ領域とすると共に、前記第７領域および前記第８領域をヘビードープ領域とする工程、からなるマルチゲート構造の薄膜トランジスタ製造方法に関する。
前記第３領域の端縁は、前記第１ゲート絶縁層第１被覆領域の端縁に整合し、前記第４領域の端縁は、前記第１ゲート絶縁層第２被覆領域の端縁に整合し、前記第５領域の端縁は、前記第２ゲート絶縁層第１被覆領域の端縁に整合し、前記第６領域の端縁は、前記第２ゲート絶縁層第２被覆領域の端縁に整合していることが好ましい。
前記第３領域と前記第６領域とは同じ不純物濃度および長さを有し、前記第４領域と前記第５領域とは同じ不純物濃度および長さを有し、前記第４領域および前記第５領域の不純物濃度は、前記第３領域、前記第６領域および前記第９領域の不純物濃度よりも小さく、
前記第３領域、前記第４領域、前記第５領域、前記第６領域、前記第７領域、前記第８領域および前記第９領域は、いずれも同じ導電型のイオンドープ領域であり、前記第１領域は第１チャネル領域、前記第２領域は第２チャネル領域、前記第９領域は第1ライトドープ領域、前記第４領域は第２ライトドープ領域、前記第５領域は第３ライトドープ領域、前記第３領域は第４ライトドープ領域、前記第６領域は第５ライトドープ領域、前記第７領域は第１ヘビードープ領域、前記第８領域は第２ヘビードープ領域であることが好ましい。
前記第３領域、前記第４領域、前記第５領域、前記第６領域、前記第７領域、前記第８領域および前記第９領域は、いずれも同じ導電型のイオンドープ領域であり、前記第１領域は第１チャネル領域、前記第２領域は第２チャネル領域、前記第９領域は第1ライトドープ領域、前記第４領域は第２ライトドープ領域、前記第５領域は第３ライトドープ領域、前記第３領域は第４ライトドープ領域、前記第６領域は第５ライトドープ領域、前記第７領域は第１ヘビードープ領域、前記第８領域は第２ヘビードープ領域であることが好ましい。
前記エッチングにおいては、前記第１ゲート絶縁層の第２被覆領域と前記第２ゲート絶縁層の第１被覆領域との間、前記第１ゲート絶縁層の第１被覆領域の外側、および前記第２ゲート絶縁層の第２被覆領域の外側にある前記活性層を露出させないことが好ましい。
また、前記エッチングにおいては、前記第１ゲート絶縁層の第１被覆領域から延伸して、前記第７領域を覆い、その厚さが前記第１ゲート絶縁層の第１被覆領域の厚さよりも小さい延伸領域と、前記第２ゲート絶縁層の第２被覆領域から延伸して、前記第８領域を覆い、その厚さが前記第２ゲート絶縁層の第２被覆領域の厚さよりも小さい延伸領域と、前記第１ゲート絶縁層の第２被覆領域および前記第２ゲート絶縁層の第１被覆領域から延伸して、前記第９領域を覆い、その厚さが前記第１ゲート絶縁層の第２被覆領域および前記第２ゲート絶縁層の第1被覆領域の厚さよりも小さい延伸領域を残すことが好ましい。
前記基板が透明絶縁基板またはガラス基板であり、前記活性層が半導体シリコン層またはポリシリコン層であり、前記第１ゲート絶縁層が酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せからなる堆積層であり、かつ、前記第２ゲート絶縁層が酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せからなる堆積層であることが好ましい。
本発明にかかわるマルチゲート構造のポリシリコンＴＦＴおよびその製造方法 によれば、次のような効果が奏される。つまり、デュアルゲート構造周囲の外側および内側に位置する活性層内に、対称状のＬＤＤ領域を同時に形成できるため、ポリシリコンＴＦＴのリーク電流を最低限に抑えることができる。また、デュアルゲート構造の各ゲート絶縁層における２つの被覆領域をマスクにイオン注入を行うので、セルフアライメントのＬＤＤ領域およびソース／ドレイン領域の同時形成が可能となる。さらに、エッチング条件の調整を通してデュアルゲート構造の各ゲート絶縁層における２つの被覆領域の幅を制御するため、ＬＤＤ領域の位置と対称性が精度良く制御でき、かつ、ＬＤＤ領域のパターンを形成するのにフォトマスクの追加またはサイドウォールの形成を必要としないことから、露光時のアライメント誤差（photo misalignment）により生じる重ね合わせの問題を回避でき、このことによってもＬＤＤ領域の位置と対称性を一層精度良く制御することが可能になって、ポリシリコンＴＦＴの電気特性要求を満足させることができる。そして、フォトレジスト層がイオン注入によるヘビードーピングのマスクパターンとなるため、製造工程において高精度なフォトリソグラフィが要されず、フォトリソグラフィの難度が大幅に軽減される。
本発明は、ゲート層両側から露出するゲート絶縁層の被覆領域をイオン注入のマスクとして用いることにより、ＬＤＤ領域およびソース／ドレイン領域を同時に形成することのできる、マルチゲート構造のポリシリコンＴＦＴおよびその製造方法を提供するものである。このように本発明では、各ゲート層の両側にそれぞれＬＤＤ領域を設けることができるため、ポリシリコンＴＦＴのリーク電流を最低限に抑えることができる他、フォトリソグラフィにおける重ね合わせの問題が回避され、ＬＤＤ領域の長さを精度良く対称とすることが可能である。
本発明の上述およびその他の目的、特徴および長所がより明確に理解されるよう、以下に、デュアルゲート構造のポリシリコンＴＦＴを好ましい実施例として挙げ、図面と対応させながら、詳細に説明する。
図２Ａ〜Ｅに示すのは、本発明実施例１によるデュアルゲート構造ポリシリコンＴＦＴの製造方法を説明する断面図である。
先ず、図２Ａにおいて、基板３０を用意し、基板３０上にバッファ層３２と活性層３４とを順次形成する。基板３０は透明絶縁基板、例えば、ガラス基板であるのが好ましい。バッファ層３２は、その形成の目的が基板への活性層の形成を補助することにあるという点から、誘電材料層、例えば酸化シリコン層であることが好ましい。活性層３４は半導体シリコン層、例えばポリシリコン層であることが好ましい。また、トランジスタのしきい値電圧（threshold voltage）を調整するために、ボロンまたはリンイオン注入（Ｂ+ or Ｐ+ ion implantation）を行ってもよい。
続いて、図２Ｂにおいて、活性層３４上に絶縁層３６と導電層３８とを順次堆積する。絶縁層３６は酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せからなる堆積層であること好ましく、導電層３８は金属層またはポリシリコン層であることが好ましい。そして、パターニングされたフォトレジストをマスクに導電層３８をドライエッチングし、第１ゲート層３８Ｉおよび第２ゲート層３８ＩＩの一応のパターンを形成する。次に、図２Ｃにおいて、プラズマエッチング（plasma etching）または反応性イオンエッチングを行い、これには酸素含有ガスと塩素含有ガスの混合ガスを用いるが、導電層３８のエッチング中に、塩素含有ガスの流量を次第に高めていってマックスとし（ひいては塩素含有ガスだけをエッチング反応ガスに用いてもよい。）、絶縁層３６までエッチされるに至った時に、さらに酸素ガスを導入するかまたは酸素ガス流量を増加し、これと同時に、再び現れた第１，第２ゲート層３８Ｉ，３８ＩＩの輪郭をエッチングすると、第１，第２ゲート層３８Ｉ，３８ＩＩが、上に窄まり下に広がる台形に形成されると共に、絶縁層３６が２つの離間した第１，第２ゲート絶縁層４０，４２に形成されることとなる。その後、前記パターンニングされたフォトレジストは除去する。
こうして形成された第１ゲート絶縁層４０は、中央領域４０ａ、第１被覆領域４０ｂ1および第２被覆領域４０ｂ2に分けることができ、中央領域４０ａは第１ゲート層３８Ｉの底部に覆われた領域、第１，第２被覆領域４０ｂ1，４０ｂ2は第１ゲート３８Ｉの底部両側から露出している領域である。第１ゲート絶縁層４０は、活性層３４のソース／ドレイン領域となる領域を露出させるように形成されている。なお、第１被覆領域４０ｂ1の幅Ｗ1は０．１μｍ〜０．２μｍであるのが好ましく、第２被覆領域４０ｂ2の幅Ｗ2は０．１μｍ〜０．２μｍであるのが好ましいが、Ｗ1，Ｗ2の寸法およびその対称性の態様は、回路設計上の要求に応じて適宜調整することができる。
一方、第２ゲート絶縁層４２は、中央領域４２ａ、第１被覆領域４２ｂ1および第２被覆領域４２ｂ2に分けることができ、中央領域４２ａは第２ゲート層３８ＩＩの底部に覆われた領域、第１，第２被覆領域４２ｂ1，４２ｂ2は第２ゲート３８ＩＩの底部両側から露出している領域である。第２ゲート絶縁層４２は、活性層３４のソース／ドレイン領域となる領域を露出させるように形成されている。なお、第１被覆領域４２ｂ1の幅Ｄ1は０．１μｍ〜０．２μｍであるのが好ましく、第２被覆領域４２ｂ2の幅Ｄ2は０．１μｍ〜０．２μｍであるのが好ましいが、Ｄ1，Ｄ2の寸法およびその対称性の態様は、回路設計上の要求に応じた適宜調整が可能である。さらに、Ｗ1，Ｗ2，Ｄ1，Ｄ2の間の対称性の態様も調整可能であり、好ましくは、Ｗ1＝Ｄ2，Ｗ2＝Ｄ2とするのが良い。
第１ゲート層４０の第２被覆領域４０ｂ2と、第２ゲート層４２の第１被覆領域４２ｂ1とは隣り同士に位置しており、第２被覆領域４０ｂ2と第１被覆領域４２ｂ1との間のスペースから、その下方の活性層３４が露出している。さらに、第１ゲート層４０の第１被覆領域４０ｂ1の外側からは、その下方の活性層３４が露出し、第２ゲート絶縁層４２の第２被覆領域４２ｂ2の外側からは、その下方の活性層３４が露出している。
次に、図２Ｄにおいて、第１，第２ゲート層３８Ｉ，３８ＩＩ、第１ゲート絶縁層４０の被覆領域４０ｂ1，４０ｂ2および第２ゲート絶縁層４２の被覆領域４２ｂ1，４２ｂ2をマスクとし、イオン注入によるライトドーピング４４を行って、活性層３４内に、不純物濃度のそれぞれ異なる複数の領域を形成する。図中、第１，第２領域３４１，３４２はアンドープ領域であり、中央領域４０ａ，４２ａに対応してその下方に形成されている。第３，第４領域３４３，３４４はＮ--ドープ領域であり、第１ゲート絶縁層４０の第１，第２被覆領域４０ｂ1，４０ｂ2に対応してその下方に形成されている。第５，第６領域３４５，３４６はＮ--ドープ領域であり、第２ゲート絶縁層４２の第１，第２被覆領域４２ｂ1，４２ｂ2に対応してその下方に形成されている。第７領域３４７はＮ-ドープ領域であり、第１ゲート絶縁層４０の第１被覆領域４０ｂ1外側から露出している。第８領域３４８はＮ-ドープ領域であり、第２ゲート絶縁層４２の第２被覆領域４２ｂ2外側から露出している。第９領域３４９はＮ-ドープ領域であり、第１ゲート絶縁層４０の第２被覆領域４０ｂ2と第２ゲート絶縁層４２の第１被覆領域４２ｂ1との間のスペースから露出している。ここで、第１ゲート絶縁層４０の被覆領域４０ｂ1，４０ｂ2および第２ゲート絶縁層４２の被覆領域４２ｂ1，４２ｂ2を、イオン注入によるライトドーピング４４のマスクとして用いたため、第３，第４領域３４３，３４４の端縁が、第１，第２被覆領域４０ｂ1，４０ｂ2の端縁に実質上そろって整合し、第５，第６領域３４５，３４６は、被覆領域４２ｂ1，４２ｂ2の端縁に実質上そろって整合するという点に注目すべきである。さらに、イオン注入によるライトドーピング４４の加速電圧および注入量を調整することにより、第３，第４，第５，第６領域３４３，３４４，３４５，３４６の不純物濃度を制御して、これらをＮ--ドープ領域または濃度の極めて低いオフセット領域（offset region）にすることもできる。
最後に、図２Ｅに示すように、堆積、リソグラフィおよびエッチングを行って、第１ゲート絶縁層４０の第２被覆領域４０ｂ2、第２ゲート絶縁層４２の第１被覆領域４２ｂ1およびこれらの間のスペースに位置する第９領域３４９を覆うようにフォトレジスト層４６を形成してから、このフォトレジスト層４６、第１，第２ゲート層３８Ｉ，３８ＩＩ、第１ゲート絶縁層４０の第１被覆領域４０ｂ1、および第２ゲート絶縁層４２の第２被覆領域４２ｂ2をマスクとし、イオン注入によるヘビードーピング４８を行って、活性層３４の第３領域３４３、第６領域３４６、第７領域３４７および第８領域３４８の不純物濃度を高める。こうして、第３領域３４３および第６領域３４６がＮ-ドープ領域となり、第７領域３４７および第８領域がＮ+ドープ領域となる。
上述のように、第７領域３４７および第８領域３４８はＮ+ドープ領域であってソース領域およびドレイン領域に、第３領域３４３および第６領域３４６はＮ-ドープ領域であってデュアルゲート構造外側のＬＤＤ領域に、第４領域３４４および第５領域３４５はＮ--ドープ領域であってデュアルゲート構造内側のＬＤＤ領域に、第９領域３４９はＮ-ドープ領域であってデュアルゲート構造の共用ソース／ドレイン領域に、第１領域３４１および第２領域３４２はアンドープ領域であってデュアルゲート構造の２つのチャネル領域になる。なお、第７領域３４７および第８領域３４８の不純物濃度は１×１０14〜１×１０16ａｔｏｍ／ｃｍ3であるのが好ましく、第３領域３４３、第６領域３４６および第９領域３４９の不純物濃度は１×１０12〜１×１０14ａｔｏｍ／ｃｍ3であるのが好ましく、第４領域３４４および第５領域３４５の不純物濃度は１×１０13ａｔｏｍ／ｃｍ3よりも小さいことが好ましい。
上述の実施形態による構造は透明絶縁基板に用いられるものであるが、Ｐ型シリコン基板に用いてもよく、その場合は、ライトドープ領域がＮ-ドープ領域に、ヘビードープ領域がＮ+ドープ領域になる。また、本発明が提供する方法は、Ｎ型シリコン基板へも適用可能であり、その場合は、ライトドープ領域がＰ-ドープ領域に、ヘビードープ領域がＰ+ドープ領域になる。そして、この後に続く配線工程は、層間絶縁膜、コンタクトホールおよび配線を形成するというものであるが、この工程の実施方式は本発明の特徴と作用効果に直接の関連はないので、その詳しい説明は省くことにする。
以上の説明からわかるように、本発明の実施例１によるマルチゲート構造のポリシリコンＴＦＴおよびその製造方法には次のような諸長所がある。
第１に、デュアルゲート構造の外側および内側の活性層３４内に、対称状のＬＤＤ領域を同時に形成することができるため、ポリシリコンＴＦＴのリーク電流を大幅に低めることができる。
第２に、第１，第２ゲート絶縁層４０，４２の被覆領域４０ｂ1，４０ｂ2，４２ｂ1，４２ｂ2をマスクとして用いたイオン注入を行うことで、セルフアライメントのＬＤＤ領域およびソース／ドレイン領域を同時に形成することができる。
第３に、エッチング条件を調整することによって、第１，第２ゲート絶縁層４０，４２の被覆領域４０ｂ1，４０ｂ2，４２ｂ1，４２ｂ2の幅Ｗ1，Ｗ2，Ｄ1，Ｄ2を制御できるため、ＬＤＤ領域の位置と対称性が精度良く制御でき、ポリシリコンＴＦＴの電気特性要求を満たし得る。
第４に、ＬＤＤ領域のパターンを形成するのに、フォトマスクの追加またはサイドウォールの形成の必要がないため、露光時のアライメント誤差（photo misalignment）により生じる位置ずれの問題を回避でき、ＬＤＤ領域の位置と対称性をより一層精度良く制御することが可能となる。
第５に、フォトレジスト層４６がイオン注入によるヘビードーピング４８のマスクパターンとなるため、製造工程に高精度なフォトリソグラフィは求められず、フォトリソグラフィの難度が大幅に軽減される。
図３に示すのは、本発明実施例２によるデュアルゲート構造ポリシリコンＴＦＴ断面図である。実施例２の薄膜トランジスタの構造的特徴は、実施例１において説明した薄膜トランジスタのそれとほぼ同じであるので、重なる点については繰り返し説明しない。相違する点は次のとおりである。第１ゲート絶縁層４０は、第１被覆領域４０ｂ1から延伸す
る領域であって、活性層３４の第７領域３４７を覆うべく延伸する延伸領域４０ｃをさらに有している。ここで、延伸領域４０ｃの厚さは、第１被覆領域４０ｂ1の厚さよりもは
るかに小さくなっているため、ＬＤＤ領域およびソース／ドレイン領域の形成には影響しないという点に特徴がある。また、第２ゲート絶縁層４２も、第２被覆領域４２ｂ2から
延伸する領域であって、活性層３４の第８領域３４８を覆うべく延伸する延伸領域４２ｃをさらに有しており、同様に、延伸領域４２ｃの厚さは、第２被覆領域４２ｂ2の厚さよりもはるかに小さくなっているため、ＬＤＤ領域およびソース／ドレイン領域の形成には影響しないという点に特徴がある。本発明の実施例２による薄膜トランジスタは、実施例１において述べたのと同様の諸長所を備えるものである。これについては上述したのでその説明は省く。
る領域であって、活性層３４の第７領域３４７を覆うべく延伸する延伸領域４０ｃをさらに有している。ここで、延伸領域４０ｃの厚さは、第１被覆領域４０ｂ1の厚さよりもは
るかに小さくなっているため、ＬＤＤ領域およびソース／ドレイン領域の形成には影響しないという点に特徴がある。また、第２ゲート絶縁層４２も、第２被覆領域４２ｂ2から
延伸する領域であって、活性層３４の第８領域３４８を覆うべく延伸する延伸領域４２ｃをさらに有しており、同様に、延伸領域４２ｃの厚さは、第２被覆領域４２ｂ2の厚さよりもはるかに小さくなっているため、ＬＤＤ領域およびソース／ドレイン領域の形成には影響しないという点に特徴がある。本発明の実施例２による薄膜トランジスタは、実施例１において述べたのと同様の諸長所を備えるものである。これについては上述したのでその説明は省く。
第１ゲート絶縁層４０における延伸領域４０ｃと第１被覆領域４０ｂ1の構成としては、両者を同じ材質から成る構成とするか、または、第１被覆領域４０ｂ1を第１絶縁層と第２絶縁層とを堆積させて形成し、延伸領域４０ｃを第１絶縁層から成る構成とすることができる。このうち、第１絶縁層は、酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せであるのが好ましく、第２絶縁層は酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せであるのが好ましい。上述の構成以外にも、３層または３層以上の絶縁層スタック構造を採用して、第１被覆領域４０ｂ1と延伸領域４０ｃの厚さに差異を付けるという効果を達成させることもできる。
一方、第２ゲート絶縁層４２における延伸領域４２ｃと第２被覆領域４２ｂ2の構成としては、両者を同じ材質から成る構成とするか、または、第２被覆領域４２ｂ2を第１絶縁層と第２絶縁層とを堆積させて形成し、延伸領域４２ｃを第１絶縁層から成る構成のとすることができる。このうち、第１絶縁層は、酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せであるのが好ましく、第２絶縁層は酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せであるのが好ましい。上述の構成以外にも、３層または３層以上の絶縁層スタック構造を採用して、第２被覆領域４２ｂ2と延伸領域４２ｃの厚さに差異を付けるという効果を達成させることもできる。
以上、好適な実施例を用いて本発明を説明したが、本発明はこれら実施例に限定されることはなく、本発明の精神と範囲を脱しない限りにおいて、当業者は各種変更お修飾を加えることができる。すなわち、本発明の保護範囲は、添付の特許請求の範囲で定義された範囲が基準となる。
３０ 基板
３２ バッファ層
３４ 活性層
３４１ 第１領域
３４２ 第２領域
３４３ 第３領域
３４４ 第４領域
３４５ 第５領域
３４６ 第６領域
３４７ 第７領域
３４８ 第８領域
３４９ 第９領域
３６ 絶縁層
３８ 導電層
３８Ｉ 第１ゲート層
３８ＩＩ 第２ゲート層
４０ 第１ゲート絶縁層
４０ａ 中央領域
４０ｂ1 第１被覆領域
４０ｂ2 第２被覆領域
４０ｃ 延伸領域
４２ 第２ゲート絶縁層
４２ａ 中央領域
４２ｂ1 第１被覆領域
４２ｂ2 第２被覆領域
４２ｃ 延伸領域
４４ イオン注入によるライトドーピング
４６ フォトレジスト層
４８ イオン注入によるライトドーピング
３２ バッファ層
３４ 活性層
３４１ 第１領域
３４２ 第２領域
３４３ 第３領域
３４４ 第４領域
３４５ 第５領域
３４６ 第６領域
３４７ 第７領域
３４８ 第８領域
３４９ 第９領域
３６ 絶縁層
３８ 導電層
３８Ｉ 第１ゲート層
３８ＩＩ 第２ゲート層
４０ 第１ゲート絶縁層
４０ａ 中央領域
４０ｂ1 第１被覆領域
４０ｂ2 第２被覆領域
４０ｃ 延伸領域
４２ 第２ゲート絶縁層
４２ａ 中央領域
４２ｂ1 第１被覆領域
４２ｂ2 第２被覆領域
４２ｃ 延伸領域
４４ イオン注入によるライトドーピング
４６ フォトレジスト層
４８ イオン注入によるライトドーピング
Claims (6)
- 基板、
前記基板上に形成され、第１ライトドープ領域と、該第１ライトドープ領域の両側にそれぞれ形成される第２ライトドープ領域および第３ライトドープ領域と、該第２ライトドープ領域および該第３ライトドープ領域の外側にそれぞれ形成される第１チャネル領域および第２チャネル領域と、該第１チャネル領域および該第２チャネル領域の外側にそれぞれ形成される第４ライトドープ領域および第５ライトドープ領域と、該第４ライトドープ領域および該第５ライトドープ領域の外側にそれぞれ形成される第１ヘビードープ領域および第２ヘビードープ領域と、を有する活性層、
前記活性層上に形成され、前記第１チャネル領域を覆う中央領域と、前記第４ライトドープ領域を覆う第１被覆領域と、前記第２ライトドープ領域を覆う第２被覆領域と、を有する第１ゲート絶縁層、
前記活性層上に形成され、前記第２チャネル領域を覆う中央領域と、前記第３ライトドープ領域を覆う第１被覆領域と、前記第５ライトドープ領域を覆う第２被覆領域と、を有する第２ゲート絶縁層、
前記第１ゲート絶縁層上に形成され、前記第１ゲート絶縁層の中央領域を覆う第１ゲート層、ならびに
前記第２ゲート絶縁層上に形成され、前記第２ゲート絶縁層の中央領域を覆う第２ゲート層、
から構成され、
前記第２ライトドープ領域の端縁は、前記第１ゲート絶縁層第２被覆領域の端縁に整合し、前記第３ライトドープ領域の端縁は、前記第２ゲート絶縁層第１被覆領域の端縁に整合し、前記第４ライトドープ領域の端縁は、前記第１ゲート絶縁層第１被覆領域の端縁に整合し、前記第５ライトドープ領域の端縁は、前記第２ゲート絶縁層第２被覆領域の端縁に整合しており、
前記第２ライトドープ領域と前記第３ライトドープ領域とが同じ不純物濃度および長さを有し、前記第４ライトドープ領域と前記第５ライトドープ領域とが同じ不純物濃度および長さを有し、
前記第２ライトドープ領域および前記第３ライトドープ領域の不純物濃度は、前記第1ライトドープ領域、前記第４ライトドープ領域および前記第５ライトドープ領域の不純物濃度よりも小さく、
前記第１ライトドープ領域、前記第２ライトドープ領域、前記第３ライトドープ領域、前記第４ライトドープ領域および前記第５ライトドープ領域ならびに前記第１ヘビードープ領域および前記第２ヘビードープ領域は、いずれも同じ導電型のイオンドープ領域であるマルチゲート構造の薄膜トランジスタ。 - 前記第１ゲート絶縁層は、前記第１ゲート絶縁層の第１被覆領域から延伸して、前記活性層の第１ヘビードープ領域を覆い、その厚さが前記第１ゲート絶縁層の第１被覆領域の厚さよりも小さい延伸領域をさらに有し、
前記第２ゲート絶縁層は、前記第２ゲート絶縁層の第２被覆領域から延伸して、前記活性層の第２ヘビードープ領域を覆い、その厚さが前記第２ゲート絶縁層の第２被覆領域の厚さよりも小さい延伸領域をさらに有し、
前記第１ゲート絶縁層の第２被覆領域および前記第２ゲート絶縁層の第１被覆領域から延伸して、前記第1ライトドープ領域を覆い、その厚さが前記第１ゲート絶縁層の第２被
覆領域および前記第２ゲート絶縁層の第１被覆領域の厚さよりも小さい延伸領域をさらに有している請求項１記載のマルチゲート構造の薄膜トランジスタ。 - 前記基板が透明絶縁基板またはガラス基板であり、
前記活性層が半導体シリコン層またはポリシリコン層であり、
前記第１ゲート絶縁層が酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せからなる堆積層であり、かつ、
前記第２ゲート絶縁層が酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せからなる堆積層である請求項１記載のマルチゲート構造の薄膜トランジスタ。 - 基板を用意する工程、
前記基板上に活性層を形成する工程、
前記活性層を覆うように前記基板上に絶縁層を形成する工程、
前記絶縁層上に導電層を形成する工程、
エッチングを行って、前記導電層を第１ゲート層と第２ゲート層とに形成すると共に、前記絶縁層を、前記第１ゲート層に覆われた中央領域、該中央領域の一方側に形成される第１被覆領域、および該中央領域の他方側に形成される第２被覆領域からなる第１ゲート絶縁層と、前記第２ゲート層に覆われた中央領域、該中央領域の一方側に形成される第１被覆領域、および該中央領域の他方側に形成される第２被覆領域からなる第２ゲート絶縁層とに形成し、かつ、隣り同士に位置する前記第１ゲート絶縁層の第２被覆領域と前記第２ゲート絶縁層の第１被覆領域との間、前記第１ゲート絶縁層の第１被覆領域の外側、および前記第２ゲート絶縁層の第２被覆領域の外側にある前記活性層を露出させる工程、
前記活性層にイオン注入によるライトドーピングを行って、前記第１ゲート絶縁層の中央領域および前記第２ゲート絶縁層の中央領域の下方にそれぞれアンドープ領域である第１領域および第２領域を、前記第１ゲート絶縁層の第１被覆領域および第２被覆領域の下方にそれぞれ第１の不純物濃度を有したライトドープ領域である第３領域および第４領域を、前記第２ゲート絶縁層の第１被覆領域および第２被覆領域の下方にそれぞれ第１の不純物濃度を有したライトドープ領域である第５領域および第６領域を、前記第１ゲート絶縁層の第１被覆領域の外側に第２の不純物濃度を有したライトドープ領域である第７領域を、前記第２ゲート絶縁層の第２被覆領域の外側に第２の不純物濃度を有したライトドープ領域である第８領域を、前記第１ゲート絶縁層の第２被覆領域と前記第２ゲート絶縁層の第１被覆領域との間に第２の不純物濃度を有したライトドープ領域である第９領域を形成する工程、
前記活性層にイオン注入によるヘビードーピングを行って、前記第３領域および前記第５領域を第３の不純物濃度を有したライトドープ領域とすると共に、前記第７領域および前記第８領域をヘビードープ領域とする工程、
からなり、
前記第３領域の端縁は、前記第１ゲート絶縁層第１被覆領域の端縁に整合し、前記第４領域の端縁は、前記第１ゲート絶縁層第２被覆領域の端縁に整合し、前記第５領域の端縁は、前記第２ゲート絶縁層第１被覆領域の端縁に整合し、前記第６領域の端縁は、前記第２ゲート絶縁層第２被覆領域の端縁に整合しており、
前記第３領域と前記第６領域とは同じ不純物濃度および長さを有し、前記第４領域と前記第５領域とは同じ不純物濃度および長さを有し、
前記第４領域および前記第５領域の不純物濃度は、前記第３領域、前記第６領域および前記第９領域の不純物濃度よりも小さく、
前記第３領域、前記第４領域、前記第５領域、前記第６領域、前記第７領域、前記第８領域および前記第９領域は、いずれも同じ導電型のイオンドープ領域であり、
前記第１領域は第１チャネル領域、前記第２領域は第２チャネル領域、前記第９領域は第1ライトドープ領域、前記第４領域は第２ライトドープ領域、前記第５領域は第３ライ
トドープ領域、前記第３領域は第４ライトドープ領域、前記第６領域は第５ライトドープ領域、前記第７領域は第１ヘビードープ領域、前記第８領域は第２ヘビードープ領域であるマルチゲート構造の薄膜トランジスタ製造方法。 - 前記エッチングにおいて、前記第１ゲート絶縁層の第２被覆領域と前記第２ゲート絶縁層の第１被覆領域との間、前記第１ゲート絶縁層の第１被覆領域の外側、および前記第２ゲート絶縁層の第２被覆領域の外側にある前記活性層を露出させずに、
前記第１ゲート絶縁層の第１被覆領域から延伸して、前記第７領域を覆い、その厚さが前記第１ゲート絶縁層の第１被覆領域の厚さよりも小さい延伸領域と、前記第２ゲート絶縁層の第２被覆領域から延伸して、前記第８領域を覆い、その厚さが前記第２ゲート絶縁層の第２被覆領域の厚さよりも小さい延伸領域と、前記第１ゲート絶縁層の第２被覆領域および前記第２ゲート絶縁層の第１被覆領域から延伸して、前記第９領域を覆い、その厚さが前記第１ゲート絶縁層の第２被覆領域および前記第２ゲート絶縁層の第1被覆領域の厚さよりも小さい延伸領域を残す請求項４記載の製造方法。 - 前記基板が透明絶縁基板またはガラス基板であり、
前記活性層が半導体シリコン層またはポリシリコン層であり、
前記第１ゲート絶縁層が酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せからなる堆積層であり、かつ、
前記第２ゲート絶縁層が酸化シリコン層、窒化シリコン層、窒酸化シリコン層またはこれらの組み合せからなる堆積層である請求項４記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92109879A TWI221339B (en) | 2003-04-28 | 2003-04-28 | Thin film transistor with a self-aligned lightly doped structure and its manufacturing method |
| TW092134005A TW200520229A (en) | 2003-12-03 | 2003-12-03 | Thin film transistor of multi-gate structure and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327999A JP2004327999A (ja) | 2004-11-18 |
| JP4101787B2 true JP4101787B2 (ja) | 2008-06-18 |
Family
ID=33422349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004132507A Expired - Fee Related JP4101787B2 (ja) | 2003-04-28 | 2004-04-28 | マルチゲート構造の薄膜トランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7238963B2 (ja) |
| JP (1) | JP4101787B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7238963B2 (en) * | 2003-04-28 | 2007-07-03 | Tpo Displays Corp. | Self-aligned LDD thin-film transistor and method of fabricating the same |
| US7592628B2 (en) * | 2006-07-21 | 2009-09-22 | Tpo Displays Corp. | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions |
| US20080042131A1 (en) * | 2006-08-15 | 2008-02-21 | Tpo Displays Corp. | System for displaying images including thin film transistor device and method for fabricating the same |
| TWI327447B (en) * | 2006-10-16 | 2010-07-11 | Chimei Innolux Corp | Method of fabricating a thin film transistor |
| CN100437948C (zh) * | 2007-02-07 | 2008-11-26 | 友达光电股份有限公司 | 薄膜晶体管及半导体元件的制作方法 |
| US20090072313A1 (en) * | 2007-09-19 | 2009-03-19 | International Business Machines Corporation | Hardened transistors in soi devices |
| US20090085039A1 (en) * | 2007-09-28 | 2009-04-02 | Tpo Displays Corp. | Image display system and fabrication method thereof |
| JP2010056541A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TWI440139B (zh) * | 2008-11-21 | 2014-06-01 | Innolux Corp | 薄膜電晶體之製造方法及具有該薄膜電晶體陣列基板之製造方法 |
| KR101041141B1 (ko) | 2009-03-03 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101015849B1 (ko) * | 2009-03-03 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101049799B1 (ko) * | 2009-03-03 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| US8232603B2 (en) * | 2009-03-19 | 2012-07-31 | International Business Machines Corporation | Gated diode structure and method including relaxed liner |
| KR101056428B1 (ko) * | 2009-03-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 |
| TWI650848B (zh) | 2009-08-07 | 2019-02-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| KR101094295B1 (ko) * | 2009-11-13 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 |
| US9040395B2 (en) | 2012-08-10 | 2015-05-26 | Dimerond Technologies, Llc | Apparatus pertaining to solar cells having nanowire titanium oxide cores and graphene exteriors and the co-generation conversion of light into electricity using such solar cells |
| US8586999B1 (en) | 2012-08-10 | 2013-11-19 | Dimerond Technologies, Llc | Apparatus pertaining to a core of wide band-gap material having a graphene shell |
| US8829331B2 (en) | 2012-08-10 | 2014-09-09 | Dimerond Technologies Llc | Apparatus pertaining to the co-generation conversion of light into electricity |
| TWI595659B (zh) | 2012-09-14 | 2017-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| CN103178006B (zh) * | 2013-03-29 | 2015-09-23 | 上海和辉光电有限公司 | 调整低温多晶硅晶体管阀值电压的方法 |
| KR102173707B1 (ko) * | 2013-05-31 | 2020-11-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| CN104701175A (zh) * | 2013-12-10 | 2015-06-10 | 昆山国显光电有限公司 | 一种薄膜晶体管的制造方法 |
| US10032924B2 (en) | 2014-03-31 | 2018-07-24 | The Hong Kong University Of Science And Technology | Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability |
| US9443957B1 (en) * | 2015-03-12 | 2016-09-13 | International Business Machines Corporation | Self-aligned source and drain regions for semiconductor devices |
| CN104867983A (zh) * | 2015-04-13 | 2015-08-26 | 北京大学 | 一种LDD/Offset结构薄膜晶体管及其制备方法 |
| US10504939B2 (en) | 2017-02-21 | 2019-12-10 | The Hong Kong University Of Science And Technology | Integration of silicon thin-film transistors and metal-oxide thin film transistors |
| EP3977521A4 (en) | 2019-06-03 | 2023-05-10 | Dimerond Technologies, LLC | HIGH EFFICIENCY BROADBAND GAP/GRAPHENE SEMICONDUCTOR HETEROJUNCTION SOLAR CELLS |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3122177B2 (ja) | 1991-08-09 | 2001-01-09 | 旭硝子株式会社 | 薄膜トランジスタとその製造方法 |
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| US6624477B1 (en) * | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2935083B2 (ja) | 1992-10-22 | 1999-08-16 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP3474604B2 (ja) | 1993-05-25 | 2003-12-08 | 三菱電機株式会社 | 薄膜トランジスタおよびその製法 |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JPH07211912A (ja) | 1994-01-21 | 1995-08-11 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP4307574B2 (ja) * | 1996-09-03 | 2009-08-05 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
| JP3392672B2 (ja) * | 1996-11-29 | 2003-03-31 | 三洋電機株式会社 | 表示装置 |
| JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TW386238B (en) * | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
| JP3980178B2 (ja) * | 1997-08-29 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 不揮発性メモリおよび半導体装置 |
| TW381187B (en) * | 1997-09-25 | 2000-02-01 | Toshiba Corp | Substrate with conductive films and manufacturing method thereof |
| JP4223094B2 (ja) * | 1998-06-12 | 2009-02-12 | 株式会社半導体エネルギー研究所 | 電気光学表示装置 |
| US6274887B1 (en) * | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6617644B1 (en) * | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6777716B1 (en) * | 1999-02-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of manufacturing therefor |
| EP2500941A3 (en) * | 1999-06-02 | 2017-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6384427B1 (en) * | 1999-10-29 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| TW521256B (en) * | 2000-05-18 | 2003-02-21 | Semiconductor Energy Lab | Electronic device and method of driving the same |
| US7223643B2 (en) | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6624051B1 (en) * | 2000-08-25 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and semiconductor device |
| JP4954366B2 (ja) * | 2000-11-28 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| SG103846A1 (en) * | 2001-02-28 | 2004-05-26 | Semiconductor Energy Lab | A method of manufacturing a semiconductor device |
| TW480735B (en) * | 2001-04-24 | 2002-03-21 | United Microelectronics Corp | Structure and manufacturing method of polysilicon thin film transistor |
| JP4831885B2 (ja) * | 2001-04-27 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6952023B2 (en) * | 2001-07-17 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4439766B2 (ja) * | 2001-08-02 | 2010-03-24 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JP4056720B2 (ja) * | 2001-08-30 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 結晶質半導体膜の作製方法 |
| KR100458710B1 (ko) * | 2001-11-06 | 2004-12-03 | 네오폴리((주)) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 |
| US6911675B2 (en) * | 2001-11-30 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and manufacturing method thereof |
| JP4021194B2 (ja) | 2001-12-28 | 2007-12-12 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| KR100485531B1 (ko) | 2002-04-15 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터와 그 제조방법 |
| JP2003023014A (ja) | 2002-05-20 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2003002372A (ja) | 2002-06-12 | 2003-01-08 | Athena Kogyo Co Ltd | 即席食品等の容器及びその容器本体 |
| US7238963B2 (en) * | 2003-04-28 | 2007-07-03 | Tpo Displays Corp. | Self-aligned LDD thin-film transistor and method of fabricating the same |
| US7145209B2 (en) * | 2003-05-20 | 2006-12-05 | Tpo Displays Corp. | Thin film transistor and fabrication method thereof |
-
2004
- 2004-04-27 US US10/833,487 patent/US7238963B2/en active Active
- 2004-04-28 JP JP2004132507A patent/JP4101787B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-21 US US11/709,480 patent/US7897445B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20070238229A1 (en) | 2007-10-11 |
| JP2004327999A (ja) | 2004-11-18 |
| US7238963B2 (en) | 2007-07-03 |
| US7897445B2 (en) | 2011-03-01 |
| US20040227195A1 (en) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4101787B2 (ja) | マルチゲート構造の薄膜トランジスタおよびその製造方法 | |
| US7572690B2 (en) | Method of fabricating CMOS thin film transistor (TFT) and CMOS TFT fabricated using the same | |
| US7388265B2 (en) | Thin film transistor and fabrication method thereof | |
| TWI675487B (zh) | 電晶體元件及半導體佈局結構 | |
| US6734034B2 (en) | Transistor and associated driving device | |
| TWI533408B (zh) | 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法 | |
| KR20050118717A (ko) | ＦｉｎＦＥＴ 디바이스 구조의 형성 방법 | |
| US20050258488A1 (en) | Serially connected thin film transistors and fabrication methods thereof | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8476123B2 (en) | Method for manufacturing thin film transistor array panel | |
| US11245042B2 (en) | Thin film transistor, fabricating method thereof, display substrate and display apparatus | |
| WO2019200824A1 (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| US20050074914A1 (en) | Semiconductor device and method of fabrication the same | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| WO2016029551A1 (zh) | 制作薄膜晶体管的方法及薄膜晶体管 | |
| US20190393096A1 (en) | Semiconductor device and fabrication method thereof | |
| US6730548B1 (en) | Method of fabricating a thin film transistor | |
| JP3862692B2 (ja) | 低濃度ドレインを有する半導体装置の製造方法 | |
| TW201921070A (zh) | 陣列基板 | |
| TWI239653B (en) | Series structure on thin film transistors and method for fabricating the same | |
| KR101128100B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| CN117673118A (zh) | 半导体结构及其形成方法 | |
| JPH11233774A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN115763550A (zh) | Sgt半导体器件的栅间介质层的制造方法 | |
| KR0167605B1 (ko) | 모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |