JP5392870B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5392870B2 JP5392870B2 JP2012069559A JP2012069559A JP5392870B2 JP 5392870 B2 JP5392870 B2 JP 5392870B2 JP 2012069559 A JP2012069559 A JP 2012069559A JP 2012069559 A JP2012069559 A JP 2012069559A JP 5392870 B2 JP5392870 B2 JP 5392870B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- layer
- gate electrode
- insulating film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明は上記のような事情を考慮してなされたものであり、その目的は、トランジスタのスイッチング速度を高速化した半導体装置及びその製造方法を提供することにある。
前記半導体層の側面の第1の領域に形成され、第1のゲート絶縁膜、第1のゲート電極、第1のソース不純物層、及び第1のドレイン不純物層を有する第1のトランジスタと、
前記半導体層の側面の、該半導体層を介して前記第1の領域と対向する第2の領域に形成され、第2のゲート絶縁膜、第2のゲート電極、第2のソース不純物層、及び第2のドレイン不純物層を有する第2のトランジスタと、
前記半導体層に形成され、前記第1のトランジスタ及び前記第2のトランジスタに共通なウェルと、
を具備する。
前記半導体層の第1の側面に第1のゲート絶縁膜を形成し、かつ前記半導体層の第2の側面に第2のゲート絶縁膜を形成する工程と、
前記第1のゲート絶縁膜上に位置する第1のゲート電極、及び前記第2のゲート絶縁膜上に位置する第2のゲート電極を形成する工程と、
前記第1の側面に、前記第1のソース不純物層及び第1のドレイン不純物層を形成し、かつ前記第2の側面に、前記第2のソース不純物層及び第2のドレイン不純物層を形成する工程とを具備する。
前記第1及び第2のソース不純物層並びに前記第1及び第2のドレイン不純物層を形成する工程は、前記第1のゲート電極、前記第2のゲート電極、及び前記上部絶縁層をマスクとして前記半導体層に不純物を導入する工程であってもよい。
前記半導体層の第1の側面に、第1のトランジスタのゲート絶縁膜を形成し、かつ前記第1の側面の対向面である第2の側面に、第2のトランジスタのゲート絶縁膜を形成する工程と、
前記第1のトランジスタのゲート絶縁膜上に第1のトランジスタのゲート電極を形成し、かつ前記第2のトランジスタのゲート絶縁膜上に、前記第1のトランジスタのゲート電極と対向する位置にある第2のトランジスタのゲート電極を形成する工程と、
前記半導体層の一部を加工することにより、前記半導体層に、前記第1のトランジスタのゲート電極及び前記第2のトランジスタのゲート電極に挟まれた領域に隣接し、厚さが他の部分より薄い薄肉部を形成する工程と、
前記第1のトランジスタのゲート電極及び前記第2のトランジスタのゲート電極をマスクとして前記半導体層に不純物を導入することにより、前記薄肉部の全体に不純物が分散していて第1のトランジスタのソース及び第2のトランジスタの共通ソースとして機能するソース不純物層を形成するとともに、前記第1の側面に第1のトランジスタのドレイン不純物層を形成し、かつ、前記第2の側面に、前記第1のトランジスタのドレイン不純物層と分離された前記第2のトランジスタのドレイン不純物層を形成する工程とを具備する。
前記半導体層の第1の側面に、第1のトランジスタのゲート絶縁膜を形成し、かつ前記第1の側面の対向面である第2の側面に、第2のトランジスタのゲート絶縁膜を形成する工程と、
前記第1のトランジスタのゲート絶縁膜上、前記第2のトランジスタのゲート絶縁膜上、前記半導体層上、及び前記上部絶縁層上に、導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記第1のトランジスタのゲート絶縁膜上に、第1のトランジスタのゲート電極を形成し、かつ前記第2のトランジスタのゲート絶縁膜上に、前記第1のトランジスタのゲート電極と対向する位置にある第2のトランジスタのゲート電極を形成する工程と、
前記第1の側面のうち前記第1のトランジスタのドレイン不純物層が形成される領域上、及び、前記第2の側面のうち前記第2のトランジスタのドレイン不純物層が形成される領域上それぞれに、被覆膜を形成する工程と、
前記第1のトランジスタのゲート電極、前記第2のトランジスタのゲート電極、及び前記上部絶縁層をマスクとして、不純物が前記被覆膜を透過する条件で前記半導体層に不純物を導入することにより、前記第1の側面から前記第2の側面まで不純物が拡散していて第1及び第2のトランジスタそれぞれのソースとして機能するソース不純物層を形成するとともに、前記第1の側面に前記第1のトランジスタのドレイン不純物層を形成し、かつ、前記第2の側面に、前記第1のトランジスタのドレイン不純物層と分離された前記第2のトランジスタのドレイン不純物層を形成する工程とを具備する。
このようにして、図1の半導体装置が形成される。
Claims (2)
- 第1の絶縁膜の一部上に、不純物が導入されていてウェルとして機能する直方体の半導体層を形成する工程と、
前記半導体層の第1の側面に、第1のトランジスタのゲート絶縁膜を形成し、かつ前記第1の側面の対向面である第2の側面に、第2のトランジスタのゲート絶縁膜を形成する工程と、
前記第1のトランジスタのゲート絶縁膜上に第1のトランジスタのゲート電極を形成し、かつ前記第2のトランジスタのゲート絶縁膜上に、前記第1のトランジスタのゲート電極と対向する位置にある第2のトランジスタのゲート電極を形成する工程と、
前記半導体層の一部を加工することにより、前記半導体層に、前記第1のトランジスタのゲート電極及び前記第2のトランジスタのゲート電極に挟まれた領域に隣接し、厚さが他の部分より薄い薄肉部を形成する工程と、
前記第1のトランジスタのゲート電極及び前記第2のトランジスタのゲート電極をマスクとして前記半導体層に不純物を導入することにより、前記薄肉部の全体に不純物が分散していて第1のトランジスタのソース及び第2のトランジスタの共通ソースとして機能するソース不純物層を形成するとともに、前記第1の側面に第1のトランジスタのドレイン不純物層を形成し、かつ、前記第2の側面に、前記第1のトランジスタのドレイン不純物層と分離された前記第2のトランジスタのドレイン不純物層を形成する工程と、
を具備する半導体装置の製造方法。 - 第1の絶縁膜の一部上に、不純物が導入されていてウェルとして機能する直方体の半導体層を形成する工程と、
前記半導体層の第1の側面に、第1のトランジスタのゲート絶縁膜を形成し、かつ前記第1の側面の対向面である第2の側面に、第2のトランジスタのゲート絶縁膜を形成する工程と、
前記第1のトランジスタのゲート絶縁膜上、前記第2のトランジスタのゲート絶縁膜上、前記半導体層上、及び前記上部絶縁層上に、導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記第1のトランジスタのゲート絶縁膜上に、第1のトランジスタのゲート電極を形成し、かつ前記第2のトランジスタのゲート絶縁膜上に、前記第1のトランジスタのゲート電極と対向する位置にある第2のトランジスタのゲート電極を形成する工程と、
前記第1の側面のうち前記第1のトランジスタのドレイン不純物層が形成される領域上、及び、前記第2の側面のうち前記第2のトランジスタのドレイン不純物層が形成される領域上それぞれに、被覆膜を形成する工程と、
前記第1のトランジスタのゲート電極、前記第2のトランジスタのゲート電極、及び前記上部絶縁層をマスクとして、不純物が前記被覆膜を透過する条件で前記半導体層に不純物を導入することにより、前記第1の側面から前記第2の側面まで不純物が拡散していて第1及び第2のトランジスタそれぞれのソースとして機能するソース不純物層を形成するとともに、前記第1の側面に前記第1のトランジスタのドレイン不純物層を形成し、かつ、前記第2の側面に、前記第1のトランジスタのドレイン不純物層と分離された前記第2のトランジスタのドレイン不純物層を形成する工程と、
を具備する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069559A JP5392870B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069559A JP5392870B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005237253A Division JP5115943B2 (ja) | 2005-08-18 | 2005-08-18 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012151496A JP2012151496A (ja) | 2012-08-09 |
JP5392870B2 true JP5392870B2 (ja) | 2014-01-22 |
Family
ID=46793383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012069559A Expired - Fee Related JP5392870B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5392870B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280474A (ja) * | 1991-03-08 | 1992-10-06 | Oki Electric Ind Co Ltd | Mos型トランジスタ |
JP3229751B2 (ja) * | 1994-05-31 | 2001-11-19 | 三洋電機株式会社 | 薄膜半導体素子 |
JP3549479B2 (ja) * | 2000-10-16 | 2004-08-04 | 寛治 大塚 | バラクタデバイスを備えた半導体集積回路 |
JP2002158359A (ja) * | 2000-11-21 | 2002-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3543117B2 (ja) * | 2001-03-13 | 2004-07-14 | 独立行政法人産業技術総合研究所 | 二重ゲート電界効果トランジスタ |
US6800905B2 (en) * | 2001-12-14 | 2004-10-05 | International Business Machines Corporation | Implanted asymmetric doped polysilicon gate FinFET |
JP2005101515A (ja) * | 2003-09-04 | 2005-04-14 | Toshiba Corp | 半導体スイッチ |
JP5017795B2 (ja) * | 2005-04-13 | 2012-09-05 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
-
2012
- 2012-03-26 JP JP2012069559A patent/JP5392870B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012151496A (ja) | 2012-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5031809B2 (ja) | 半導体装置 | |
US7932563B2 (en) | Techniques for improving transistor-to-transistor stress uniformity | |
JP2002198439A (ja) | 半導体装置および携帯電子機器 | |
JP2002158293A (ja) | 半導体装置及び携帯電子機器 | |
KR102087438B1 (ko) | 작은 옵셋을 갖는 모스 트랜지스터 및 그 제조방법과, 이를 이용한 전자소자 | |
EP0646289B1 (en) | Semiconductor devices with a double gate | |
JP2004071903A (ja) | 半導体装置 | |
JP2832279B2 (ja) | 高周波集積回路チヤンネル・キヤパシタ | |
US20130178012A1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
JP5115943B2 (ja) | 半導体装置及びその製造方法 | |
JP3128364B2 (ja) | 半導体装置及びその製造方法 | |
JP5392870B2 (ja) | 半導体装置の製造方法 | |
JPH06334146A (ja) | 半導体装置 | |
JP3248791B2 (ja) | 半導体装置 | |
US20180138198A1 (en) | Trench structured vertical mosfet | |
JPH04280474A (ja) | Mos型トランジスタ | |
US10686079B1 (en) | Fin field effect transistor structure with particular gate appearance | |
KR102264230B1 (ko) | 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법 | |
KR100401495B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR20180047698A (ko) | 트렌치 구조의 수직형 모스펫 | |
JP2009032896A (ja) | 半導体装置 | |
JPH06112479A (ja) | 多入力電界効果型トランジスタ | |
JPH06209106A (ja) | 半導体装置 | |
JP2003303834A (ja) | 半導体装置 | |
JPH0621211A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5392870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |