JP2013507769A - 改良されたトレンチ型終端構造 - Google Patents

改良されたトレンチ型終端構造 Download PDF

Info

Publication number
JP2013507769A
JP2013507769A JP2012533127A JP2012533127A JP2013507769A JP 2013507769 A JP2013507769 A JP 2013507769A JP 2012533127 A JP2012533127 A JP 2012533127A JP 2012533127 A JP2012533127 A JP 2012533127A JP 2013507769 A JP2013507769 A JP 2013507769A
Authority
JP
Japan
Prior art keywords
trench
layer
spacer
mos device
type mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012533127A
Other languages
English (en)
Inventor
カオ，ラン−チン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay General Semiconductor LLC
Original Assignee
Vishay General Semiconductor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay General Semiconductor LLC filed Critical Vishay General Semiconductor LLC
Publication of JP2013507769A publication Critical patent/JP2013507769A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ベース半導体基板（１２）と、該ベース半導体基板上に成長させたエピタキシャル層（１４）と、該エピタキシャル層に形成された第１トレンチ（３６）と、該エピタキシャル層に形成された第２トレンチ（１６）と第３トレンチ（４０）から成る階段状トレンチを含むトレンチ型ＭＯＳデバイスで、前記第１トレンチと階段状トレンチの間にメサ（３４）が延在する。第２トレンチの側壁にスペーサ（２２）が設けられ、前記第３トレンチは、該スペーサより下に達する深さを有する。前記第２トレンチと第３トレンチの側壁と底壁に沿って誘電性層（２０）が延在する。前記第１トレンチを覆い、前記階段状トレンチの一側壁及び該階段状トレンチの底壁の一部分を覆って金属層（１８）が延在する。
【選択図】
図３

Description

本発明は、半導体基板に電気部品を形成するための方法に関し、特に、逆バイアス漏れ電流を少なくする目的で電荷結合及び電磁界クラウディング（crowding）（集中）を減少させるために改良されたトレンチ型電源デバイス用のトレンチ型終端構造に関する。
ＭＯＳ(金属酸化膜半導体)デバイスとしては、調製される半導体基板によって異なるが、ショットキーダイオード、ＩＧＢＴ、ＤＭＯＳ（二重拡散金属酸化物半導体）等のデバイスがある。米国特許第６，３０９，９２９号（ここにその全文が参考として編入されたものとする）は、逆バイアス漏れ電流を最少限にする終端領域を備えたトレンチ型ＭＯＳデバイスの設計を企図した提案を開示している。この特許の教示によれば、逆バイアス下での電位等高線を平滑化することができるが、やはり、ほぼ８．２％の漏れ電流を免れない。この設計のコンピュータ模擬実験（シミュレーション）の結果、この設計のデバイスにおける最大電磁界はトレンチ型終端構造のスペーサの下に集中することが判明した。顕著な逆バイアス漏れ電流を惹起する、この最大電磁界の主たる原因は、電荷結合と電磁界クラウディングであると認定された。従って、当該技術分野において、電荷結合、電磁界クラウディング及び逆バイアス漏れ電流を更に減少させるトレンチ型ＭＯＳデバイス用の改良されたトレンチ型終端構造を求める要望があることが認められた。
米国特許第６，３０９，９２９号
従って、本発明の第１の目的は、電磁界クラウディングを一層減少させるトレンチ型ＭＯＳ終端構造を提供することである。
本発明の他の目的は、電荷結合を減少させるトレンチ型ＭＯＳ終端構造を提供することである。
本発明の他の目的は、逆バイアス漏れ電流を減少させるトレンチ型ＭＯＳ終端構造を提供することである。
本発明の一側面によれば、トレンチ型ＭＯＳデバイスが提供される。このデバイスは、ベース半導体基板と、該ベース半導体基板上に成長させたエピタキシャル層と、該エピタキシャル層に形成された第１トレンチ（溝）と、該エピタキシャル層に形成された第２トレンチと第３トレンチから成る階段状トレンチを有する。第１トレンチと階段状トレンチの間にメサが存在する。第２トレンチの側壁にスペーサがあり、第３トレンチは、そのスペーサより下に達する深さを有する。第２トレンチと、第３トレンチの側壁及び底壁に沿って延在する誘電性層が存在する。又、第１トレンチを覆い、階段状トレンチの一側壁及び階段状トレンチの底壁の一部分を覆って延在する金属層が存在する。
本発明の別の側面によれば、トレンチ型ＭＯＳデバイス及び終端構造が提供される。このデバイスは、Ｎ＋型ベース基板層と、Ｎ型エピタキシャル層と、該エピタキシャル層に形成された１つ又は複数個の第１トレンチを含み、第１トレンチの内側表面には絶縁性層がコーティング（被覆）され、該第１トレンチ内に第１導電性層が充填される。又、第２トレンチと第３トレンチから成る階段状終端トレンチが設けられ、その第１段（第２トレンチ）には、第１導電材から成るスペーサが部分的に充填される。又、上記スペーサの少なくとも一部分と、第３トレンチの側壁及び底壁を覆う誘電性層と、上記充填第１トレンチ（第１導電性層を充填された第１トレンチ）、上記スペーサの一部分、及び上記誘電性層の一部分を覆う第２導電性層が設けられる。
本発明の更に別の側面によれば、トレンチ型ＭＯＳデバイスを製造するための方法は、上記第２トレンチと第３トレンチから成る階段状トレンチを形成し、それによって階段状トレンチ型ＭＯＳデバイスを得るために第２トレンチのスペーサとスペーサの間のエピタキシャル層に第３トレンチをエッチングする（食刻する）工程を含む。
本発明の更に別の側面によれば、トレンチ型ＭＯＳデバイスと終端構造を同時に製造するための方法が提供される。この方法は、高い導電性不純物準位にまでドーピングされた第１層と、該第１層上にエピタキシャル成長によって形成させた、該第１層より導電性が低い導電性不純物準位にまでドーピングされた第２層（エピタキシャル層）を有する半導体基板を準備し、該第２層に硬質マスク層をコーティングし、厚さ２０００Å〜１００００Åの酸化物を化学蒸着（ＣＶＤ）法によって上記硬質マスク層上に形成し、メサによって分離される第１トレンチと第２トレンチを第２層にエッチング（食刻）し、その際該第２トレンチは、活性領域の境界から半導体基板の一端にまで伸長するようにエッチングし、上記酸化物を除去し、上記第１トレンチ及び第２トレンチの側壁及び底壁上に高温酸化法により厚さ１５０Å〜３０００Åのゲート酸化物層（絶縁性層）を成長させる工程を含む。更に、この方法は、上記ゲート酸化物上に第１導電性層をＣＶＤによって蒸着させて該第１導電性層を上記第１トレンチと第２トレンチに上記メサより高いレベル（高さ）にまで充填する工程を含む。更に、この方法は、上記第１導電性層の、上記メサの表面より上方の部分及び上記第２トレンチの中央部分から異方的に（anistrophically）エッチングして上記第２トレンチの両側壁及び底壁の一部分上に上記第１導電性層のスペーサを残し、上記第２トレンチの上記スペーサとスペーサの間のゲート酸化物層を貫通して第２層（エピタキシャル層）に第３トレンチをエッチングし、該スペーサの一部分と上記第３トレンチの両側壁及び底壁を覆って誘電性層を付着又は蒸着させ、上記誘電性層の少なくとも一部分を覆って第２導電性層をスパッタリング蒸着法により蒸着させる工程を含む。
従来技術によるデバイスの断面図である。 従来技術によるデバイスの終端部の断面図である。 本発明の一実施形態の断面図である。
本発明は、電界クラウディングに起因する電荷結合、及び、終端スペーサ近傍の電界の強度を低減するために追加のトレンチエッチングを実施する。以下に開示される各実施形態は、追加のマスク層は設けないが、模擬実験で示されるように逆バイアス漏れ電流を従来技術の代替構造より３０％も多く減少させることができる。終端領域は、活性領域の境界から半導体基板の一端にまで伸長する階段状トレンチを形成するようにトレンチ内にトレンチを形成することによって構成される。この階段状トレンチ構造は、電荷結合と電磁界クラウディングを減少させ、逆バイアス漏れ電流を著しく減少させることができる。
図１は、米国特許第６，３０９，９２９号に示されたものと同様のトレンチ型ＭＯＳデバイスの断面を示す。このトレンチ型ＭＯＳデバイス１０は、高い導電性不純物準位、例えばＮ＋にまでドーピングされたベース半導体基板（半導体基板のベース層即ち第１層）１２を有する。ベース半導体基板１２上に成長させたエピタキシャル層（第２層）１４は、第２導電性不純物準位、例えばＮにまでドーピングされたものである。第１トレンチ３６は、この例では、絶縁性層３２（例えば、ゲート酸化物層）と、導電性層（第１導電性層）３０（例えば、ポリシリコン、アモルファスシリコン等）を有する。第１トレンチ３６は、メサ３４によって第２トレンチ１６から分離されている。第２トレンチ１６の側壁２６、２８上に形成されたスペーサ２２、２２が示されている。第２トレンチ１６の底壁に、誘電性層２０（例えば、ＴＥＯＳ（テトラエトキシシラン）から成る誘電性層）が設けられ、第２トレンチ１６の側壁２８を覆って上方に延設されている。金属層（第２金属層）１８が、第１トレンチ３６を覆い、更に第２トレンチ１６の側壁２６を覆い、それを越えて延設されている。
図２は、図１に示されたのと同じ従来技術のデバイスをその終端部に重点をおいて示す。図１及び２に示されたデバイスは、明白な電流漏れ漏れ制御問題を示す。作動において、図１及び２のデバイスは、トレンチの第１側壁２６のところに位置するスペーサ２２の下の領域に高い電界を発生する。更に、図１及び２のデバイスは、第２トレンチ１６内に終端する金属層１８の端部にも高い電界を発生する。
図３は、本発明の実施形態の終端部を示す。図３において、この終端部の幾何学的構造は、第２トレンチ１６とそれより深いトレンチ（第３トレンチ）４０とによって形成される階段状トレンチを有する。より深いトレンチ４０は、第２トレンチ１６を越える深さ４２を有する。又、第３トレンチ４０の底壁は、第１トレンチ３６及びスペーサ２２の深さを越える深さを有する。その結果得られた構造は、電流漏れ制御を改善する。即ち、図３の実施形態においては、高い電界は、スペーサ２２の側壁２６の近傍にしか発生せず、スペーサ２２の底部における電界も、金属層（第２金属層）１８の端部における電界も比較的低い。衝突電離は電界の強度に正比例するので、電界クラウディングが比較的小さいということは、その結果として電流漏れの低減につながる。本発明の実施形態は、追加のトレンチ（第３トレンチ）４０の深さ４２を工程能力（プロセス・ケイパビリティ）や、電流漏れ制御の目標値に応じて変更可能であることを企図している。模擬実験目的のために、この例では、追加の深さ４２は２ミクロンとした。
本発明の実施形態を図１に示された従来設計のものと同一条件下で比較したところ、電流漏れ制御において顕著な改善がみられた。例えば、０．６ミクロンのＴＥＯＳ（テトラエトキシシラン）層を用いた従来技術の終端構造では、４００Ｋの周囲温度下で１００Ｖの逆電圧で作動させた場合、２．２７Ｅ−８ Ａ／ｕｍ２の漏れ電流（表１：Ｔｅｓｔ Ｃａｓｅ−Ｆｏｘ ０．６参照）を示した。これと同じ条件下で、図３に示される本発明の実施形態の新規な終端構造（Ｎｅｗ Ｔｅｒ）は、僅か１．５７Ｅ−８ Ａ／ｕｍ２の漏れ電流（表１：Ｔｅｓｔ Ｃａｓｅ−Ｎｅｗ Ｔｅｒ Ｆｏｘ ０．６参照）を示した。これは、従来の改変されていないトレンチ型終端構造の漏れ電流の６９％にすぎない。従って、本発明のこの実施形態は、逆バイアス漏れ電流を代替構造（従来技術の対応構造）に比して３０％も多く低減することができる。
表１は、図１に示されるような従来設計のもの（Ｆｏｘ ０．ｘ）と、図３に示された本発明の実施形態（Ｎｅｗ Ｔｅｒ Ｆｏｘ ０．ｘ）のＴＥＯＳ層として３つの異なる厚さ（このテストケースでは０．４、０．６及び０．８ミクロン）のものを用いた場合について、異なる逆電圧下での漏れ電流の模擬実験結果を要約したものである。表１は、又、例えば米国特許第６，３０９，９２９号に開示されたタイプのような”Ａｃｔｉｖｅ Ｃｅｌｌ”構造についての模擬試験結果も示す。
Figure 2013507769
このように、本発明の実施形態は、トレンチ型ＭＯＳデバイスのための改良された終端構造（Ｎｅｗ Ｔｅｒ）を設けることによってトレンチ型デバイスに顕著な利点をもたらす。即ち、改良された終端構造は、電荷結合、電磁界クラウディング及び逆バイアス漏れ電流を減少させる。
本発明は、又、トレンチ型デバイスを製造する方法を提供する。本発明の製造法によれば、トレンチ型終端構造は、追加のマスクなしでエッチングされる。この自己整合（self-aligned）トレンチ型終端構造には、電磁界クラウディングによって惹起される電荷結合と、終端部スペーサ近傍の電界の強度を低減するための追加のトレンチ形成エッチング加工が加えられる。
上記追加のトレンチ形成エッチング加工によって本発明の新規な終端構造を形成するために、製造の前にエピタキシャル層１４（エピ ウェーハ）に別の硬質マスク層（例えば、窒化物）（図示せず）を被せる（capする）。慣用のトレンチ形成エッチング加工を上記ポリシリコンの第２エッチング（半導体基板の裏面に形成されたポリシリコンの除去）が終了するまで施す。この時点ではまだ両方のメサ表面が窒化物（図示せず）によって被覆（cap）されており、第１トレンチ３６は（例えば、ポリシリコンによって）密封されているので、唯一開放されている領域は、底壁をゲート酸化物で覆われている終端トレンチ（第２トレンチ１６）だけである。上記ポリシリコン（第１導電性層３０）と窒化物（エピタキシャル層１４を覆う硬質マスク）を硬質マスクとして使用し乾式（ドライ）エッチングを用いて選択的にエッチングを施すことにより、酸化物（ゲート酸化物層３２）及びシリコン（エピタキシャル層）を除去する。
本発明の実施形態は、多くの利点を提供する。例えば、追加のトレンチを形成するに当たって余分のフォトプロセスを必要としない。又、本発明のこの終端構造は、終端部底部における電界クラウディングを減少させることができる。又、この終端構造は、漏れ電流を減少させる。更に、この終端構造の設計は、デバイスの印加温度をより高くすることを可能にする。
本発明によって改良された終端構造を有するトレンチ型ＭＯＳデバイスを製造するには、まず、ベース半導体基板１２を高い導電性不純物レベル、例えばＮ＋にまでドーピングする。次いで、この半導体基板１２上に第２の導電性不純物レベル、例えばＮにまでドーピングされたエピタキシャル層１４を成長させる。エピタキシャル層１４に窒化物などの硬質マスク層を被せ、そのマスク層上に化学蒸着（ＣＶＤ）法によって酸化物を厚さ約２０００Å〜１００００Åにまで形成する。
上記酸化物層上にフォトレジストをコーティングして第１トレンチと第２トレンチを画定する。第１トレンチは、幅約０．２〜２．０μｍである。第２トレンチは、メサによって第１トレンチから分離され、活性領域の境界の端部から半導体基板の一端にまで達する。上記酸化物層を除去し、次いで、高温酸化法によって、第１トレンチ及び第２トレンチの側壁及び底壁上、及び上記メサの表面に厚さ約１５０Å〜３０００Åのゲート酸化物層３２を形成する。別法として、ゲート酸化物層は、高温酸化物（ＨＴＯ）層を形成するための高温付着（deposition）法によって形成してもよい。ゲート酸化物層を蒸着させた後、その酸化物層上にＣＶＤによって第１導電性層を形成し、該第１導電性層を１つ又は複数の第１トレンチと、第２トレンチに上記メサより高い高さにまで充填する。この第１導電性層は、又、ＣＶＤ工程の効果として半導体基板の裏面にも形成される。第１導電性層の材質は、金属、ポリシリコン及び、アモルファスシリコンから成る群から選択することができる。第１導電性層の深さは、０．５〜３．０μｍの範囲とすることが好ましい。
異方性エッチングを実施し、上記メサをエッチングストッパー（停止）層として使用することによって第１導電性層の該メサの表面より上方の余分な部分を除去するとともに、上記第２トレンチの深さの幅にほぼ等しい第１導電性層のスペーサを第２トレンチの両側壁上に形成する。この時点ではまだ、メサの表面は硬質マスク層によって覆われており、第１トレンチ、及び第２トレンチの側壁は上記第１導電性層によって覆われている。
第２トレンチの、その両側壁を覆っているスペーサとスペーサの間の部分は、露出させる。即ち、第２トレンチのこの部分は、該第２トレンチの両側壁を覆っているスペーサとスペーサの間で該第２トレンチ内に第３トレンチを創生しそれによって階段状トレンチを創生するように、ドライエッチャーによって選択的にエッチングされる。次いで、スペーサの一部分と第３トレンチの側壁及び底壁を覆ってＬＰＴＥＯＳ、ＰＥＴＥＯＳ、０３−ＴＥＯＳ又はＨＴＯなどのＴＥＯＳ誘電性層を形成する。
電気接点を形成するためにこの誘電性層上にフォトレジストパターンをコーティングする。ドライエッチングによって上記メサの表面及び第１トレンチの第１導電性層を露出させる。次いで、上記フォトレジストパターンを剥ぎ取り、上記半導体基板の裏面（エピタキシャル層とは反対側の面）上に熱酸化又はＣＶＤによって成長した層を除去する。次いで、スパッタリング蒸着法により第２導電性層を蒸着させることにより接点領域を形成するとともにカソードを形成する。最後に、第２導電性層上にフォトレジストパターンを消せ逸することによってアノードを形成する。好ましい実施形態では、このアノードは、活性領域から第２トレンチに至るところにまで形成し、かつ、空乏領域の湾曲領域（電位等高線が水平から垂直へ湾曲する部分）が活性領域から遠さけられるように、該活性領域から少なくとも２．０μｍ離れたところに形成する。
本発明の実施形態は、逆バイアス漏れ電流を少なくし、かつ、追加のマスク層を必要としないトレンチ型ＭＯＳデバイスのためのトレンチ型終端構造の製造装置及び方法である。
ここでは特定的な実施形態に関連して説明されたが、ここに開示された実施形態は、多様な変更及び改変を包含している。例えば、使用すべき材料、トレンチデバイスに関連するサイズ、形状及び寸法の変更、その他の変更が可能である。
１０ トレンチ型ＭＯＳデバイス
１２ ベース半導体基板
１４ エピタキシャル層
１６ 第２トレンチ
１８ 金属層、第２導電性層
２０ 誘電性層
２２ スペーサ
２６ 側壁
２８ 側壁
３０ 第１導電性層
３２ 絶縁性層、ゲート酸化物層
３４ メサ
３６ 第１トレンチ
４０ より深いトレンチ、第３トレンチ
４２ 深さ
１６、４０ 階段状トレンチ

Claims (10)

  1. トレンチ型ＭＯＳデバイスであって、
    ベース半導体基板と、
    該ベース半導体基板上に成長させたエピタキシャル層と、
    該エピタキシャル層に形成された第１トレンチと、
    該エピタキシャル層に形成された第２トレンチと第３トレンチから成る階段状トレンチと、
    前記第１トレンチと階段状トレンチの間に延在するメサと、
    前記第２トレンチの側壁に設けられたスペーサと、
    前記第２トレンチと第３トレンチの側壁と底壁に沿って延在する誘電性層と、
    前記第１トレンチを覆い、前記階段状トレンチの一側壁及び該階段状トレンチの底壁の一部分を覆って延在する金属層とから成り、
    前記第３トレンチは、前記スペーサより下に達する深さを有することを特徴とするトレンチ型ＭＯＳデバイス。
  2. 前記第３トレンチは、前記第２トレンチより約２マイクロメートル下に達する深さを有する請求項１に記載のトレンチ型ＭＯＳデバイス。
  3. 前記ベース半導体基板は、Ｎ＋型ベース基板である請求項２に記載のトレンチ型ＭＯＳデバイス。
  4. 前記エピタキシャル層は、Ｎ型エピタキシャル層である請求項３に記載のトレンチ型ＭＯＳデバイス。
  5. 終端構造付きトレンチ型ＭＯＳデバイスであって、
    Ｎ＋型ベース基板層と、
    Ｎ型エピタキシャル層と、
    該エピタキシャル層に形成されており、内側表面に絶縁性層をコーティングされ、第１導電性層を充填された第１トレンチと、
    第２トレンチと第３トレンチから成る階段状終端トレンチであって、その第１段には、第１導電性材から成るスペーサが部分的に充填されている階段状終端トレンチと、
    前記スペーサの少なくとも一部分と、第３トレンチの側壁及び底壁を覆う誘電性層と、 前記充填第１トレンチ、前記スペーサの一部分、及び前記誘電性層の一部分を覆う第２導電性層と、
    から成ることを特徴とする終端構造付きトレンチ型ＭＯＳデバイス。
  6. 前記第２トレンチは、前記スペーサのほぼ下端の深さにまで下方に延長しており、前記第３トレンチは、該スペーサの下方の電界を低減するように前記スペーサから実質的に下方に延長している請求項５に記載のトレンチ型ＭＯＳデバイス。
  7. 前記第３トレンチは、前記第２トレンチより約２マイクロメートル下方の深さにまで延長している請求項５に記載のトレンチ型ＭＯＳデバイス。
  8. 前記第２導電性層の少なくとも一部分を覆うアノード層を含む請求項５に記載のトレンチ型ＭＯＳデバイス。
  9. トレンチ型ＭＯＳデバイスを製造するための方法であって、
    階段状トレンチ型ＭＯＳデバイスを得るために、第２トレンチのスペーサとスペーサの間に第３トレンチをエッチングして該第２トレンチと第３トレンチから成る階段状トレンチを形成する工程を含むことを特徴とする製造方法。
  10. トレンチ型ＭＯＳデバイスと終端構造を同時に製造するための方法であって、
    高い導電性不純物準位にまでドーピングされた第１層と、該第１層上にエピタキシャル成長によって形成させた、該第１層より低い導電性不純物準位にまでドーピングされた第２層を有する半導体基板１２を準備し、
    該第２層に硬質マスク層をコーティングし、
    該硬質マスク層上に厚さ２０００Å〜１００００Åの酸化物を化学蒸着によって形成し、
    第１トレンチと、該第１トレンチとはメサによって分離され、活性領域の境界から半導体基板の一端にまで達する第２トレンチとをエッチングし、
    前記酸化物を除去し、
    前記第１トレンチ及び第２トレンチの側壁及び底壁上に高温酸化法により厚さ１５０Å〜３０００Åのゲート酸化物層を成長させ、
    前記ゲート酸化物上に第１導電性層をＣＶＤによって蒸着させて該第１導電性層を前記第１トレンチと第２トレンチに前記メサより高い高さにまで充填し、
    前記第１導電性層の、前記メサの表面より上方の部分及び前記第２トレンチの中央部分から異方的にエッチングして前記第２トレンチの側壁及び底壁の一部分上に前記第１導電性層のスペーサを残し、
    前記第２トレンチの前記スペーサとスペーサの間に第３トレンチをエッチングし、
    スペーサの一部分と前記第３トレンチの側壁及び底壁を覆って誘電性層を付着させ、
    前記誘電性層の少なくとも一部分を覆って第２導電性層をスパッタリング蒸着法により蒸着させることから成ることを特徴とする方法。
JP2012533127A 2009-10-08 2009-10-12 改良されたトレンチ型終端構造 Pending JP2013507769A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/575,517 2009-10-08
US12/575,517 US20110084332A1 (en) 2009-10-08 2009-10-08 Trench termination structure
PCT/US2009/060350 WO2011043780A1 (en) 2009-10-08 2009-10-12 Improved trench termination structure

Publications (1)

Publication Number Publication Date
JP2013507769A true JP2013507769A (ja) 2013-03-04

Family

ID=42167584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012533127A Pending JP2013507769A (ja) 2009-10-08 2009-10-12 改良されたトレンチ型終端構造

Country Status (9)

Country Link
US (1) US20110084332A1 (ja)
EP (1) EP2486592A1 (ja)
JP (1) JP2013507769A (ja)
KR (1) KR20120082441A (ja)
CN (1) CN102714215A (ja)
IL (1) IL219089A0 (ja)
IN (1) IN2012DN03003A (ja)
TW (1) TW201114035A (ja)
WO (1) WO2011043780A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395970B2 (en) * 2013-12-05 2019-08-27 Vishay-Siliconix Dual trench structure
US9673314B2 (en) 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
US10916542B2 (en) * 2015-12-30 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed STI as the gate dielectric of HV device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002516027A (ja) * 1995-08-30 2002-05-28 アセア ブラウン ボベリ アクチボラグ 電圧吸収端部を有するｐｎ接合を含むＳｉＣ半導体デバイス
JP2002208711A (ja) * 2000-09-22 2002-07-26 General Semiconductor Inc トレンチ金属酸化膜半導体素子及び終端構造の製造方法
JP2002217426A (ja) * 2000-09-22 2002-08-02 General Semiconductor Inc 終端構造及びトレンチ金属酸化膜半導体素子
JP2003188379A (ja) * 2001-12-18 2003-07-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2005501408A (ja) * 2001-08-23 2005-01-13 ゼネラル セミコンダクター，インク． トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
JP2008042056A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2009521809A (ja) * 2005-12-22 2009-06-04 フェアチャイルド・セミコンダクター・コーポレーション パワーデバイスのトレンチフィールドプレート終端

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047196A (en) * 1976-08-24 1977-09-06 Rca Corporation High voltage semiconductor device having a novel edge contour
US4999318A (en) * 1986-11-12 1991-03-12 Hitachi, Ltd. Method for forming metal layer interconnects using stepped via walls
JP2689606B2 (ja) * 1989-05-24 1997-12-10 富士電機株式会社 絶縁ゲート電界効果型トランジスタの製造方法
JP3400846B2 (ja) * 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
KR100248200B1 (ko) * 1996-12-30 2000-03-15 김영환 Soi 반도체 소자 및 그의 제조방법
TW377501B (en) * 1997-09-08 1999-12-21 United Microelectronics Corp Method of dual damascene
US6373100B1 (en) * 1998-03-04 2002-04-16 Semiconductor Components Industries Llc Semiconductor device and method for fabricating the same
KR100372103B1 (ko) * 1998-06-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의소자분리방법
US6346726B1 (en) * 1998-11-09 2002-02-12 International Rectifier Corp. Low voltage MOSFET power device having a minimum figure of merit
US6319776B1 (en) * 1999-05-12 2001-11-20 United Microelectronics Corp. Forming high voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
US6190971B1 (en) * 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
US6566177B1 (en) * 1999-10-25 2003-05-20 International Business Machines Corporation Silicon-on-insulator vertical array device trench capacitor DRAM
US6335247B1 (en) * 2000-06-19 2002-01-01 Infineon Technologies Ag Integrated circuit vertical trench device and method of forming thereof
US6700158B1 (en) * 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
US6977406B2 (en) * 2001-04-27 2005-12-20 National Institute Of Information And Communications Technology, Incorporated Administrative Agency Short channel insulated-gate static induction transistor and method of manufacturing the same
US6884689B2 (en) * 2001-09-04 2005-04-26 United Microelectronics Corp. Fabrication of self-aligned bipolar transistor
US6444574B1 (en) * 2001-09-06 2002-09-03 Powerchip Semiconductor Corp. Method for forming stepped contact hole for semiconductor devices
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
GB2381122B (en) * 2001-10-16 2006-04-05 Zetex Plc Termination structure for a semiconductor device
US6657255B2 (en) * 2001-10-30 2003-12-02 General Semiconductor, Inc. Trench DMOS device with improved drain contact
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US6900523B2 (en) * 2002-07-03 2005-05-31 International Rectifier Corporation Termination structure for MOSgated power devices
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US7045845B2 (en) * 2002-08-16 2006-05-16 Semiconductor Components Industries, L.L.C. Self-aligned vertical gate semiconductor device
US6818947B2 (en) * 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
KR100480897B1 (ko) * 2002-12-09 2005-04-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
TW584935B (en) * 2003-03-11 2004-04-21 Mosel Vitelic Inc Termination structure of DMOS device
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10326523A1 (de) * 2003-06-12 2005-01-13 Infineon Technologies Ag Feldeffekttransistor, insbesondere doppelt diffundierter Feldeffekttransistor, sowie Herstellungsverfahren
US7087472B2 (en) * 2003-07-18 2006-08-08 Semiconductor Components Industries, L.L.C. Method of making a vertical compound semiconductor field effect transistor device
US6818939B1 (en) * 2003-07-18 2004-11-16 Semiconductor Components Industries, L.L.C. Vertical compound semiconductor field effect transistor structure
US6815758B1 (en) * 2003-08-22 2004-11-09 Powerchip Semiconductor Corp. Flash memory cell
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
DE10342559B3 (de) * 2003-09-15 2005-04-14 Infineon Technologies Ag Randstruktur eines Leistungshalbleiterbauelementes und ihr Herstellungsverfahren
US7368353B2 (en) * 2003-11-04 2008-05-06 International Rectifier Corporation Trench power MOSFET with reduced gate resistance
US7064408B2 (en) * 2003-12-10 2006-06-20 Shye-Lin Wu Schottky barrier diode and method of making the same
JP4241444B2 (ja) * 2004-03-10 2009-03-18 富士雄 舛岡 半導体装置の製造方法
JP4860122B2 (ja) * 2004-06-25 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102004040523B4 (de) * 2004-08-20 2008-10-02 Infineon Technologies Ag Verfahren zur Herstellung von Feldringen
US8283723B2 (en) * 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
US7482220B2 (en) * 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
US7253477B2 (en) * 2005-02-15 2007-08-07 Semiconductor Components Industries, L.L.C. Semiconductor device edge termination structure
TWI283039B (en) * 2005-11-22 2007-06-21 Anpec Electronics Corp Gate contact structure of power device
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
US8236651B2 (en) * 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
TW200735222A (en) * 2006-03-15 2007-09-16 Promos Technologies Inc Multi-steps gate structure and method for preparing the same
US7491633B2 (en) * 2006-06-16 2009-02-17 Chip Integration Tech. Co., Ltd. High switching speed two mask schottky diode with high field breakdown
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7579650B2 (en) * 2006-08-09 2009-08-25 International Rectifier Corporation Termination design for deep source electrode MOSFET
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
JP5132977B2 (ja) * 2007-04-26 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI368324B (en) * 2007-11-06 2012-07-11 Nanya Technology Corp Recessed-gate transistor device and mehtod of making the same
EP2208230B1 (en) * 2007-11-09 2015-10-21 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
WO2009111305A2 (en) * 2008-03-04 2009-09-11 Hvvi Semiconductors, Inc. Silicon-germanium-carbon semiconductor structure
US7632727B2 (en) * 2008-05-12 2009-12-15 Globalfoundries Inc. Method of forming stepped recesses for embedded strain elements in a semiconductor device
JP5612256B2 (ja) * 2008-10-16 2014-10-22 株式会社東芝 半導体装置
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002516027A (ja) * 1995-08-30 2002-05-28 アセア ブラウン ボベリ アクチボラグ 電圧吸収端部を有するｐｎ接合を含むＳｉＣ半導体デバイス
JP2002208711A (ja) * 2000-09-22 2002-07-26 General Semiconductor Inc トレンチ金属酸化膜半導体素子及び終端構造の製造方法
JP2002217426A (ja) * 2000-09-22 2002-08-02 General Semiconductor Inc 終端構造及びトレンチ金属酸化膜半導体素子
JP2005501408A (ja) * 2001-08-23 2005-01-13 ゼネラル セミコンダクター，インク． トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
JP2003188379A (ja) * 2001-12-18 2003-07-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2009521809A (ja) * 2005-12-22 2009-06-04 フェアチャイルド・セミコンダクター・コーポレーション パワーデバイスのトレンチフィールドプレート終端
JP2008042056A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
IN2012DN03003A (ja) 2015-07-31
CN102714215A (zh) 2012-10-03
IL219089A0 (en) 2012-06-28
KR20120082441A (ko) 2012-07-23
TW201114035A (en) 2011-04-16
EP2486592A1 (en) 2012-08-15
WO2011043780A1 (en) 2011-04-14
US20110084332A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
JP5500898B2 (ja) トレンチゲート電極を有する金属−絶縁体−半導体デバイスの製造方法
JP4685297B2 (ja) トレンチ金属酸化膜半導体素子及び終端構造の製造方法
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
TWI446416B (zh) 具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體
JP4188234B2 (ja) トレンチ・ゲート半導体デバイス及びその製造
JP5379045B2 (ja) トレンチ金属酸化膜半導体素子
US7579650B2 (en) Termination design for deep source electrode MOSFET
US8525255B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
US6319777B1 (en) Trench semiconductor device manufacture with a thicker upper insulating layer
TWI412071B (zh) 自對準電荷平衡的功率雙擴散金屬氧化物半導體製備方法
TWI502743B (zh) 降低凱爾文接觸阻抗以及擊穿電壓的整合mosfet元件及方法
US8587061B2 (en) Power MOSFET device with self-aligned integrated Schottky diode
US20070063272A1 (en) Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof
US20080211015A1 (en) Method of manufacturing a semiconductor power device
US20090315103A1 (en) Trench mosfet with shallow trench for gate charge reduction
US20070158726A1 (en) Semiconductor device and method of manufacturing the same
KR101832334B1 (ko) 반도체소자 및 그 제조방법
CN108091573A (zh) 屏蔽栅沟槽mosfet esd结构及其制造方法
US20130221498A1 (en) Semiconductor device and method for manufacturing the same
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
JP2013507769A (ja) 改良されたトレンチ型終端構造
US7923330B2 (en) Method for manufacturing a semiconductor device
CN104051524A (zh) 半导体器件
CN114156183A (zh) 分离栅功率mos器件及其制造方法
CN102347359B (zh) 一种功率mosfet器件及其制造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140422