JP2003188379A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003188379A JP2003188379A JP2001384811A JP2001384811A JP2003188379A JP 2003188379 A JP2003188379 A JP 2003188379A JP 2001384811 A JP2001384811 A JP 2001384811A JP 2001384811 A JP2001384811 A JP 2001384811A JP 2003188379 A JP2003188379 A JP 2003188379A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- insulating film
- semiconductor device
- gate insulating
- vicinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 238000001312 dry etching Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 35
- 230000005684 electric field Effects 0.000 description 18
- 239000010410 layer Substances 0.000 description 10
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 2
- 241000670727 Amida Species 0.000 description 1
- 101100408296 Autographa californica nuclear polyhedrosis virus AC24 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 トレンチ構造を有する半導体装置において、
トレンチの終端コーナー部への電界集中を防ぎ、それに
よってデバイスの耐圧低下を防止すること。 【解決手段】 トレンチ２２を、その終端近傍部分２３
の幅がそれよりも中央寄りの胴部分２４の幅よりも狭い
平面形状とし、ドライエッチングによって終端近傍部分
２３を胴部分２４よりも浅く形成するとともに、トレン
チ終端コーナー部を丸くする。それによって、トレンチ
終端コーナー部におけるゲート酸化膜やゲート電極の特
異点をなくし、トレンチ終端コーナー部への電界集中を
緩和するか、またはなくし、トレンチ終端コーナー部で
の耐圧低下を防止する。
トレンチの終端コーナー部への電界集中を防ぎ、それに
よってデバイスの耐圧低下を防止すること。 【解決手段】 トレンチ２２を、その終端近傍部分２３
の幅がそれよりも中央寄りの胴部分２４の幅よりも狭い
平面形状とし、ドライエッチングによって終端近傍部分
２３を胴部分２４よりも浅く形成するとともに、トレン
チ終端コーナー部を丸くする。それによって、トレンチ
終端コーナー部におけるゲート酸化膜やゲート電極の特
異点をなくし、トレンチ終端コーナー部への電界集中を
緩和するか、またはなくし、トレンチ終端コーナー部で
の耐圧低下を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の表面
にトレンチを形成し、そのトレンチの内部、またはトレ
ンチの側壁もしくは底部の付近に電流経路を有する半導
体装置およびその製造方法に関する。
にトレンチを形成し、そのトレンチの内部、またはトレ
ンチの側壁もしくは底部の付近に電流経路を有する半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体基板に形成されたトレンチの内
部、またはトレンチの側壁もしくは底部の付近に電流経
路を有する半導体装置として、トレンチ構造のＭＯＳＦ
ＥＴ（以下、トレンチＭＯＳＦＥＴとする）、ＩＧＢＴ
（以下、トレンチＩＧＢＴとする）または横型トレンチ
パワーＭＩＳＦＥＴ（以下、ＴＬＰＭとする）などがあ
る。これらの半導体デバイスにおける従来のトレンチパ
ターンの平面形状を図３８に示すが、同図において、符
号１１は半導体基板であり、符号１２はトレンチであ
る。図３８に示すように、従来のトレンチパターンの幅
はトレンチ終端１３に至るまで一様である。このような
トレンチパターンを有する従来のトレンチＭＯＳＦＥＴ
の断面構造を図３９および図４０に示す。
部、またはトレンチの側壁もしくは底部の付近に電流経
路を有する半導体装置として、トレンチ構造のＭＯＳＦ
ＥＴ（以下、トレンチＭＯＳＦＥＴとする）、ＩＧＢＴ
（以下、トレンチＩＧＢＴとする）または横型トレンチ
パワーＭＩＳＦＥＴ（以下、ＴＬＰＭとする）などがあ
る。これらの半導体デバイスにおける従来のトレンチパ
ターンの平面形状を図３８に示すが、同図において、符
号１１は半導体基板であり、符号１２はトレンチであ
る。図３８に示すように、従来のトレンチパターンの幅
はトレンチ終端１３に至るまで一様である。このような
トレンチパターンを有する従来のトレンチＭＯＳＦＥＴ
の断面構造を図３９および図４０に示す。
【０００３】図３９は、図３８の切断線Ｍ−Ｍ’におけ
るトレンチＭＯＳＦＥＴの断面構造を示す図である。図
３９に示すように、ｎ+型ドレイン層１０１上のｎ型ド
リフト層１０２の表面層にｐ型チャネル領域１０３が形
成されている。そのｐ型チャネル領域１０３の表面層に
ｎ型ソース領域１０４が形成されている。そして、ソー
ス領域１０４の表面からチャネル領域１０３を貫通して
ドリフト層１０２に達するトレンチ１００が形成されて
いる。そのトレンチ１００の内面に沿ってゲート酸化膜
１０５が形成されており、さらにその内側は多結晶シリ
コンからなるゲート電極１０６により充填されている。
ソース領域１０４の表面上にはソース電極１０８が積層
されている。このソース電極１０８とゲート電極１０６
とは層間絶縁膜１０７により絶縁されている。ドレイン
層１０１の裏面にはドレイン電極１０９が設けられてい
る。
るトレンチＭＯＳＦＥＴの断面構造を示す図である。図
３９に示すように、ｎ+型ドレイン層１０１上のｎ型ド
リフト層１０２の表面層にｐ型チャネル領域１０３が形
成されている。そのｐ型チャネル領域１０３の表面層に
ｎ型ソース領域１０４が形成されている。そして、ソー
ス領域１０４の表面からチャネル領域１０３を貫通して
ドリフト層１０２に達するトレンチ１００が形成されて
いる。そのトレンチ１００の内面に沿ってゲート酸化膜
１０５が形成されており、さらにその内側は多結晶シリ
コンからなるゲート電極１０６により充填されている。
ソース領域１０４の表面上にはソース電極１０８が積層
されている。このソース電極１０８とゲート電極１０６
とは層間絶縁膜１０７により絶縁されている。ドレイン
層１０１の裏面にはドレイン電極１０９が設けられてい
る。
【０００４】図４０は、図３８の切断線Ｌ−Ｌ’におけ
るトレンチＭＯＳＦＥＴの断面構造を示す図である。図
４０に示すように、トレンチ１００の終端部１１０はゲ
ート電極１０６の引き出し部になっている。すなわち、
ゲート電極１０６は、この終端部１１０において基板表
面まで引き出され、基板表面に沿ってフィールド酸化膜
１２１上まで延長される。そして、フィールド酸化膜１
２１上にてゲート電極１０６は、層間絶縁膜１０７に開
口されたコンタクトホール１２２を介してゲート金属電
極１２３に接続されている。
るトレンチＭＯＳＦＥＴの断面構造を示す図である。図
４０に示すように、トレンチ１００の終端部１１０はゲ
ート電極１０６の引き出し部になっている。すなわち、
ゲート電極１０６は、この終端部１１０において基板表
面まで引き出され、基板表面に沿ってフィールド酸化膜
１２１上まで延長される。そして、フィールド酸化膜１
２１上にてゲート電極１０６は、層間絶縁膜１０７に開
口されたコンタクトホール１２２を介してゲート金属電
極１２３に接続されている。
【０００５】
【発明が解決しようとする課題】しかしながら、トレン
チ１００を従来通りドライエッチングにより形成する
と、トレンチ１００の終端コーナー部１１１（図４０参
照）が尖るため、ここのゲート酸化膜１０５の厚さが他
の箇所と比べて薄くなってしまう。そのため、この終端
コーナー部１１１に電界が集中することになり、従来は
デバイスの耐圧が低下することがあるという問題点があ
った。
チ１００を従来通りドライエッチングにより形成する
と、トレンチ１００の終端コーナー部１１１（図４０参
照）が尖るため、ここのゲート酸化膜１０５の厚さが他
の箇所と比べて薄くなってしまう。そのため、この終端
コーナー部１１１に電界が集中することになり、従来は
デバイスの耐圧が低下することがあるという問題点があ
った。
【０００６】本発明は、上記問題点を解決するためにな
されたものであり、トレンチの終端コーナー部への電界
集中を防ぎ、それによってデバイスの耐圧低下を防止す
ることができる半導体装置、およびそのような構成の半
導体装置を工程数を増やすことなく製造する方法を提供
することを目的とする。
されたものであり、トレンチの終端コーナー部への電界
集中を防ぎ、それによってデバイスの耐圧低下を防止す
ることができる半導体装置、およびそのような構成の半
導体装置を工程数を増やすことなく製造する方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、トレンチＭＯＳＦＥＴトレンチＩＧＢＴ
またはＴＬＰＭなどのトレンチを有する半導体装置にお
いて、トレンチ終端近傍部分を終端部に向かって細くな
る先細りの平面形状とし、また終端部に向かって浅くな
る形状とすることを特徴とする。この発明によれば、ト
レンチ終端近傍部分が終端部に向かって浅くなり、トレ
ンチ終端コーナー部が丸くなるため、トレンチ終端コー
ナー部においてゲート絶縁膜やゲート電極に特異点が生
じるのが抑制される。
め、本発明は、トレンチＭＯＳＦＥＴトレンチＩＧＢＴ
またはＴＬＰＭなどのトレンチを有する半導体装置にお
いて、トレンチ終端近傍部分を終端部に向かって細くな
る先細りの平面形状とし、また終端部に向かって浅くな
る形状とすることを特徴とする。この発明によれば、ト
レンチ終端近傍部分が終端部に向かって浅くなり、トレ
ンチ終端コーナー部が丸くなるため、トレンチ終端コー
ナー部においてゲート絶縁膜やゲート電極に特異点が生
じるのが抑制される。
【０００８】また、本発明は、上述したようにトレンチ
終端近傍部分が先細り形状となっている半導体装置の、
前記先細り形状の部分をゲート絶縁膜で充填したことを
特徴とする。この発明によれば、トレンチ終端コーナー
部においてゲート絶縁膜やゲート電極に特異点が生じる
のが抑制されるとともに、トレンチ終端近傍部分が厚い
ゲート絶縁膜に覆われる。
終端近傍部分が先細り形状となっている半導体装置の、
前記先細り形状の部分をゲート絶縁膜で充填したことを
特徴とする。この発明によれば、トレンチ終端コーナー
部においてゲート絶縁膜やゲート電極に特異点が生じる
のが抑制されるとともに、トレンチ終端近傍部分が厚い
ゲート絶縁膜に覆われる。
【０００９】また、本発明にかかる半導体装置の製造方
法は、トレンチ終端近傍部分に先細り形状のトレンチを
形成し、そのトレンチ内にゲート絶縁膜を析出させた
後、等方性エッチングをおこない、先細り形状の部分を
ゲート絶縁膜で充填した状態としたまま、トレンチ内の
それ以外の部分を覆うゲート絶縁膜を所望の厚さとす
る。この発明によれば、工程数を追加しなくても、トレ
ンチ終端近傍部分が厚いゲート絶縁膜により覆われる。
法は、トレンチ終端近傍部分に先細り形状のトレンチを
形成し、そのトレンチ内にゲート絶縁膜を析出させた
後、等方性エッチングをおこない、先細り形状の部分を
ゲート絶縁膜で充填した状態としたまま、トレンチ内の
それ以外の部分を覆うゲート絶縁膜を所望の厚さとす
る。この発明によれば、工程数を追加しなくても、トレ
ンチ終端近傍部分が厚いゲート絶縁膜により覆われる。
【００１０】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。 実施の形態１．図１は、本発明にかかる半導体装置のト
レンチ終端近傍部分の平面形状の第１の例を示す模式的
概略図であり、図２は、図１の切断線Ａ−Ａ’における
トレンチの断面形状を示す模式的概略図である。図１お
よび図２において、符号２１は半導体基板であり、符号
２２で示す網掛け部分はトレンチである。図１に示すよ
うに、第１の例では、トレンチ２２の平面形状は、トレ
ンチ２２の終端近傍部分２３の幅がそれよりも中央寄り
の胴部分２４の幅よりも一段階狭いボトルネック型にな
っている。このような平面形状のトレンチ２２は、この
形状に対応するパターンのマスク酸化膜を半導体基板上
に形成して周知のドライエッチングをおこなうことによ
って形成される。形成されたトレンチ２２では、図２に
示すように、終端近傍部分２３の方が胴部分２４よりも
浅くなる。
いて図面を参照しつつ詳細に説明する。 実施の形態１．図１は、本発明にかかる半導体装置のト
レンチ終端近傍部分の平面形状の第１の例を示す模式的
概略図であり、図２は、図１の切断線Ａ−Ａ’における
トレンチの断面形状を示す模式的概略図である。図１お
よび図２において、符号２１は半導体基板であり、符号
２２で示す網掛け部分はトレンチである。図１に示すよ
うに、第１の例では、トレンチ２２の平面形状は、トレ
ンチ２２の終端近傍部分２３の幅がそれよりも中央寄り
の胴部分２４の幅よりも一段階狭いボトルネック型にな
っている。このような平面形状のトレンチ２２は、この
形状に対応するパターンのマスク酸化膜を半導体基板上
に形成して周知のドライエッチングをおこなうことによ
って形成される。形成されたトレンチ２２では、図２に
示すように、終端近傍部分２３の方が胴部分２４よりも
浅くなる。
【００１１】図３７は、トレンチ幅を変えてドライエッ
チングにより形成したトレンチの断面を示す模式図であ
る。同図において、符号１は半導体基板であり、符号２
ａ，２ｂ，２ｃはトレンチであり、符号３はマスク酸化
膜である。図３７に示すように、ドライエッチングで
は、パターン上でトレンチ幅の広いトレンチ（たとえば
トレンチ２ａ）は深くエッチングされ、パターン上でト
レンチ幅の狭いトレンチ（たとえばトレンチ２ｃ）は浅
くエッチングされる。したがって、図１および図２に示
すように、トレンチ幅の狭い終端近傍部分２３はドライ
エッチングによって浅くなる。
チングにより形成したトレンチの断面を示す模式図であ
る。同図において、符号１は半導体基板であり、符号２
ａ，２ｂ，２ｃはトレンチであり、符号３はマスク酸化
膜である。図３７に示すように、ドライエッチングで
は、パターン上でトレンチ幅の広いトレンチ（たとえば
トレンチ２ａ）は深くエッチングされ、パターン上でト
レンチ幅の狭いトレンチ（たとえばトレンチ２ｃ）は浅
くエッチングされる。したがって、図１および図２に示
すように、トレンチ幅の狭い終端近傍部分２３はドライ
エッチングによって浅くなる。
【００１２】なお、トレンチエッチング条件は、たとえ
ばＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌ
ａｓｍａ）型トレンチエッチャを用い、ＨＢｒガス、Ｓ
Ｆ６ガスおよびＯ２ガスの流量をそれぞれ４０ｓｃｃ
ｍ、４２ｓｃｃｍおよび４５ｓｃｃｍとし、ソースパワ
ーを８００Ｗ、バイアスパワーを１２０Ｗ、圧力を２５
ｍＴｏｒｒとした。
ばＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌ
ａｓｍａ）型トレンチエッチャを用い、ＨＢｒガス、Ｓ
Ｆ６ガスおよびＯ２ガスの流量をそれぞれ４０ｓｃｃ
ｍ、４２ｓｃｃｍおよび４５ｓｃｃｍとし、ソースパワ
ーを８００Ｗ、バイアスパワーを１２０Ｗ、圧力を２５
ｍＴｏｒｒとした。
【００１３】図３は、本発明にかかる半導体装置のトレ
ンチ終端近傍部分の平面形状の第２の例を示す模式的概
略図であり、図４は、図３の切断線Ｄ−Ｄ’におけるト
レンチの断面形状を示す模式的概略図である。図３およ
び図４において、符号３１は半導体基板であり、符号３
２で示す網掛け部分はトレンチである。図３に示すよう
に、第２の例では、トレンチ３２の平面形状は、トレン
チ３２の終端近傍部分３３が胴部分３４から滑らかに狭
くなる舟型になっている。このような平面形状のトレン
チ３２は、この形状に対応するパターンのマスク酸化膜
を半導体基板上に形成して周知のドライエッチングをお
こなうことによって形成される。形成されたトレンチ３
２では、図４に示すように、終端近傍部分３３が胴部分
３４からなだらかに浅くなる。
ンチ終端近傍部分の平面形状の第２の例を示す模式的概
略図であり、図４は、図３の切断線Ｄ−Ｄ’におけるト
レンチの断面形状を示す模式的概略図である。図３およ
び図４において、符号３１は半導体基板であり、符号３
２で示す網掛け部分はトレンチである。図３に示すよう
に、第２の例では、トレンチ３２の平面形状は、トレン
チ３２の終端近傍部分３３が胴部分３４から滑らかに狭
くなる舟型になっている。このような平面形状のトレン
チ３２は、この形状に対応するパターンのマスク酸化膜
を半導体基板上に形成して周知のドライエッチングをお
こなうことによって形成される。形成されたトレンチ３
２では、図４に示すように、終端近傍部分３３が胴部分
３４からなだらかに浅くなる。
【００１４】図５は、本発明にかかる半導体装置のトレ
ンチ終端近傍部分の平面形状の第３の例を示す模式的概
略図であり、図６は、図５の切断線Ｆ−Ｆ’におけるト
レンチの断面形状を示す模式的概略図である。図５およ
び図６において、符号４１は半導体基板であり、符号４
２で示す網掛け部分はトレンチである。図５に示すよう
に、第３の例では、トレンチ４２の平面形状は、上述し
た第１の例のボトルネック型と第２の例の舟型とを組み
合わせた形状、すなわち終端近傍部分４３が、胴部分４
４から滑らかに狭くなる中間部分４５を経て胴部分４４
の幅よりも一段階狭い部分４６に至る形状となってい
る。この一段階狭い部分４６も舟型の形状となってい
る。このような平面形状のトレンチ４２は、この形状に
対応するパターンのマスク酸化膜を半導体基板上に形成
して周知のドライエッチングをおこなうことによって形
成される。形成されたトレンチ４２では、図６に示すよ
うに、終端近傍部分４３が胴部分４４からなだらかに浅
くなる。
ンチ終端近傍部分の平面形状の第３の例を示す模式的概
略図であり、図６は、図５の切断線Ｆ−Ｆ’におけるト
レンチの断面形状を示す模式的概略図である。図５およ
び図６において、符号４１は半導体基板であり、符号４
２で示す網掛け部分はトレンチである。図５に示すよう
に、第３の例では、トレンチ４２の平面形状は、上述し
た第１の例のボトルネック型と第２の例の舟型とを組み
合わせた形状、すなわち終端近傍部分４３が、胴部分４
４から滑らかに狭くなる中間部分４５を経て胴部分４４
の幅よりも一段階狭い部分４６に至る形状となってい
る。この一段階狭い部分４６も舟型の形状となってい
る。このような平面形状のトレンチ４２は、この形状に
対応するパターンのマスク酸化膜を半導体基板上に形成
して周知のドライエッチングをおこなうことによって形
成される。形成されたトレンチ４２では、図６に示すよ
うに、終端近傍部分４３が胴部分４４からなだらかに浅
くなる。
【００１５】図７は、本発明にかかる半導体装置のトレ
ンチ終端近傍部分の平面形状の第４の例を示す模式的概
略図であり、図８は、図７の切断線Ｈ−Ｈ’におけるト
レンチの断面形状を示す模式的概略図である。図７およ
び図８において、符号５１は半導体基板であり、符号５
２で示す網掛け部分はトレンチである。図７に示すよう
に、第４の例では、トレンチ５２の平面形状は、トレン
チ５２の終端近傍部分５３において、胴部分５４よりも
一段階狭い中間部分５５を経てさらにその中間部分５５
よりも一段階狭い部分５６に至る形状となっている。つ
まり、終端近傍部分５３は胴部分５４よりも二段階狭い
形状となっている。このような平面形状のトレンチ５２
は、この形状に対応するパターンのマスク酸化膜を半導
体基板上に形成して周知のドライエッチングをおこなう
ことによって形成される。形成されたトレンチ５２で
は、図８に示すように、終端近傍部分５３が胴部分５４
よりも段階的に浅くなる。なお、終端近傍部分５３が三
段階以上の段数で狭くなっていてもよい。
ンチ終端近傍部分の平面形状の第４の例を示す模式的概
略図であり、図８は、図７の切断線Ｈ−Ｈ’におけるト
レンチの断面形状を示す模式的概略図である。図７およ
び図８において、符号５１は半導体基板であり、符号５
２で示す網掛け部分はトレンチである。図７に示すよう
に、第４の例では、トレンチ５２の平面形状は、トレン
チ５２の終端近傍部分５３において、胴部分５４よりも
一段階狭い中間部分５５を経てさらにその中間部分５５
よりも一段階狭い部分５６に至る形状となっている。つ
まり、終端近傍部分５３は胴部分５４よりも二段階狭い
形状となっている。このような平面形状のトレンチ５２
は、この形状に対応するパターンのマスク酸化膜を半導
体基板上に形成して周知のドライエッチングをおこなう
ことによって形成される。形成されたトレンチ５２で
は、図８に示すように、終端近傍部分５３が胴部分５４
よりも段階的に浅くなる。なお、終端近傍部分５３が三
段階以上の段数で狭くなっていてもよい。
【００１６】図９は、本発明にかかる半導体装置のトレ
ンチ終端近傍部分の平面形状の第５の例を示す模式的概
略図であり、図１０は、図９の切断線Ｊ−Ｊ’における
トレンチの断面形状を示す模式的概略図である。図９お
よび図１０において、符号６１は半導体基板であり、符
号６２，６３，６４で示す網掛け部分はトレンチであ
る。図９に示すように、第５の例では、複数のトレンチ
６２，６３がたとえば格子状に配置された構造におい
て、最外周のトレンチ６４の幅がその他のトレンチ６
２，６３よりも狭くなっている。このような平面形状の
トレンチ６２，６３，６４は、この形状に対応するパタ
ーンのマスク酸化膜を半導体基板上に形成して周知のド
ライエッチングをおこなうことによって形成される。形
成されたトレンチ６２，６３，６４では、図１０に示す
ように、最外周のトレンチ６４がその内側のトレンチ６
２，６３よりも浅くなるため、トレンチ６２，６３の終
端近傍部分（すなわち最外周のトレンチ６４）はそれよ
りも中央寄りの胴部分よりも浅くなる。
ンチ終端近傍部分の平面形状の第５の例を示す模式的概
略図であり、図１０は、図９の切断線Ｊ−Ｊ’における
トレンチの断面形状を示す模式的概略図である。図９お
よび図１０において、符号６１は半導体基板であり、符
号６２，６３，６４で示す網掛け部分はトレンチであ
る。図９に示すように、第５の例では、複数のトレンチ
６２，６３がたとえば格子状に配置された構造におい
て、最外周のトレンチ６４の幅がその他のトレンチ６
２，６３よりも狭くなっている。このような平面形状の
トレンチ６２，６３，６４は、この形状に対応するパタ
ーンのマスク酸化膜を半導体基板上に形成して周知のド
ライエッチングをおこなうことによって形成される。形
成されたトレンチ６２，６３，６４では、図１０に示す
ように、最外周のトレンチ６４がその内側のトレンチ６
２，６３よりも浅くなるため、トレンチ６２，６３の終
端近傍部分（すなわち最外周のトレンチ６４）はそれよ
りも中央寄りの胴部分よりも浅くなる。
【００１７】この第５の例において、最外周のトレンチ
の幅が最も狭くなっていれば、その他のトレンチの幅は
同一である必要はない。つまり、たとえば図１１に示す
ように、最外周のトレンチ６４の内側で横方向に伸びる
トレンチ６５の幅と縦方向に伸びるトレンチ６６の幅が
異なっていても、最外周のトレンチ６４の幅が最も狭く
なっていれば、ドライエッチングによって最外周のトレ
ンチ６４がもっとも浅くなる。したがって、これら縦横
に伸びるトレンチ６５，６６の終端近傍部分（すなわち
最外周のトレンチ６４）はそれよりも中央寄りの胴部分
よりも浅くなる。また、たとえば図１２に示すように、
最外周のトレンチ６４の幅が最も狭くなっていれば、そ
の内側にあるトレンチ６７，６８，６９のパターンは格
子状に限らず、アミダ状など、格子以外の交差パターン
でもよい。
の幅が最も狭くなっていれば、その他のトレンチの幅は
同一である必要はない。つまり、たとえば図１１に示す
ように、最外周のトレンチ６４の内側で横方向に伸びる
トレンチ６５の幅と縦方向に伸びるトレンチ６６の幅が
異なっていても、最外周のトレンチ６４の幅が最も狭く
なっていれば、ドライエッチングによって最外周のトレ
ンチ６４がもっとも浅くなる。したがって、これら縦横
に伸びるトレンチ６５，６６の終端近傍部分（すなわち
最外周のトレンチ６４）はそれよりも中央寄りの胴部分
よりも浅くなる。また、たとえば図１２に示すように、
最外周のトレンチ６４の幅が最も狭くなっていれば、そ
の内側にあるトレンチ６７，６８，６９のパターンは格
子状に限らず、アミダ状など、格子以外の交差パターン
でもよい。
【００１８】つぎに、図１および図２に示す第１の例の
トレンチを適用した半導体装置の仕上がり構造について
説明する。まず、トレンチＭＯＳＦＥＴの構造の一例に
ついて説明する。図１３は、図１の切断線Ｂ−Ｂ’にお
けるトレンチＭＯＳＦＥＴの断面構造を示す部分断面図
である。切断線Ｂ−Ｂ’におけるデバイス断面構造は、
図３９に示す従来構造と同様であるため、重複する説明
を省略する。ただし、図１３に示すトレンチＭＯＳＦＥ
Ｔにおいて、符号２００はトレンチ、符号２０１はｎ+
型ドレイン層、符号２０２はｎ型ドリフト層、符号２０
３はｐ型チャネル領域、符号２０４はｎ型ソース領域、
符号２０５はゲート絶縁膜であるゲート酸化膜、符号２
０６はゲート電極、符号２０７は層間絶縁膜、符号２０
８はソース電極、符号２０９はドレイン電極である。
トレンチを適用した半導体装置の仕上がり構造について
説明する。まず、トレンチＭＯＳＦＥＴの構造の一例に
ついて説明する。図１３は、図１の切断線Ｂ−Ｂ’にお
けるトレンチＭＯＳＦＥＴの断面構造を示す部分断面図
である。切断線Ｂ−Ｂ’におけるデバイス断面構造は、
図３９に示す従来構造と同様であるため、重複する説明
を省略する。ただし、図１３に示すトレンチＭＯＳＦＥ
Ｔにおいて、符号２００はトレンチ、符号２０１はｎ+
型ドレイン層、符号２０２はｎ型ドリフト層、符号２０
３はｐ型チャネル領域、符号２０４はｎ型ソース領域、
符号２０５はゲート絶縁膜であるゲート酸化膜、符号２
０６はゲート電極、符号２０７は層間絶縁膜、符号２０
８はソース電極、符号２０９はドレイン電極である。
【００１９】図１４は、図１の切断線Ａ−Ａ’における
トレンチＭＯＳＦＥＴの断面構造を示す部分断面図であ
る。図１４に示すように、ゲート電極２０６は、トレン
チ２００の終端部２１０において基板表面に引き出さ
れ、基板表面に沿ってフィールド酸化膜２２１上まで延
長され、そこで層間絶縁膜２０７に開口されたコンタク
トホール２２２を介してゲート金属電極２２３に接続さ
れている。ここで、トレンチ２００の終端近傍部分が先
細り形状となっている（図１参照）ことにより、トレン
チ２００は終端部近傍部分で浅くなる。さらに、トレン
チ幅の狭い部分ではエッチングガスの滞留が減少するた
め、トレンチ２００の終端コーナー部２１１が丸まり、
この終端コーナー部２１１への電界集中が緩和される
か、あるいは電界集中がなくなる。それによって、この
終端コーナー部２１１での耐圧低下が防止される。
トレンチＭＯＳＦＥＴの断面構造を示す部分断面図であ
る。図１４に示すように、ゲート電極２０６は、トレン
チ２００の終端部２１０において基板表面に引き出さ
れ、基板表面に沿ってフィールド酸化膜２２１上まで延
長され、そこで層間絶縁膜２０７に開口されたコンタク
トホール２２２を介してゲート金属電極２２３に接続さ
れている。ここで、トレンチ２００の終端近傍部分が先
細り形状となっている（図１参照）ことにより、トレン
チ２００は終端部近傍部分で浅くなる。さらに、トレン
チ幅の狭い部分ではエッチングガスの滞留が減少するた
め、トレンチ２００の終端コーナー部２１１が丸まり、
この終端コーナー部２１１への電界集中が緩和される
か、あるいは電界集中がなくなる。それによって、この
終端コーナー部２１１での耐圧低下が防止される。
【００２０】また、トレンチ２００の終端コーナー部２
１１が浅い位置にあるため、終端コーナー部２１１がｐ
型領域（ｐ型チャネル領域２０３）中に埋まり、より一
層耐圧を保つことができる。なお、図示省略するが、ト
レンチの終端コーナー部がｐ型領域中に埋まっていない
構成であっても、終端コーナー部が尖らないため、十分
に耐圧低下を防ぐことができる。また、図示および説明
を省略するが、第２〜第５の例のトレンチを適用した場
合も同様である。
１１が浅い位置にあるため、終端コーナー部２１１がｐ
型領域（ｐ型チャネル領域２０３）中に埋まり、より一
層耐圧を保つことができる。なお、図示省略するが、ト
レンチの終端コーナー部がｐ型領域中に埋まっていない
構成であっても、終端コーナー部が尖らないため、十分
に耐圧低下を防ぐことができる。また、図示および説明
を省略するが、第２〜第５の例のトレンチを適用した場
合も同様である。
【００２１】つぎに、図１および図２に示す第１の例の
トレンチを適用したトレンチＩＧＢＴの構造の一例につ
いて説明する。図１５は、図１の切断線Ｂ−Ｂ’におけ
るトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。図１５に示すように、ｐ+型コレクタ層３０１上の
ｎ型ドリフト層３０２の表面層にｐ型チャネル領域３０
３が形成されている。そのｐ型チャネル領域３０３の表
面層にｎ型エミッタ領域３０４が選択的に形成されてい
る。そして、エミッタ領域３０４の表面からチャネル領
域３０３を貫通してドリフト層３０２に達するトレンチ
３００が形成されている。そのトレンチ３００の内面に
沿ってゲート絶縁膜であるゲート酸化膜３０５が形成さ
れており、さらにその内側は多結晶シリコンからなるゲ
ート電極３０６により充填されている。エミッタ領域３
０４の表面上にはエミッタ電極３０８が積層されてい
る。このエミッタ電極３０８とゲート電極３０６とは層
間絶縁膜３０７により絶縁されている。コレクタ層３０
１の裏面にはコレクタ電極３０９が設けられている。
トレンチを適用したトレンチＩＧＢＴの構造の一例につ
いて説明する。図１５は、図１の切断線Ｂ−Ｂ’におけ
るトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。図１５に示すように、ｐ+型コレクタ層３０１上の
ｎ型ドリフト層３０２の表面層にｐ型チャネル領域３０
３が形成されている。そのｐ型チャネル領域３０３の表
面層にｎ型エミッタ領域３０４が選択的に形成されてい
る。そして、エミッタ領域３０４の表面からチャネル領
域３０３を貫通してドリフト層３０２に達するトレンチ
３００が形成されている。そのトレンチ３００の内面に
沿ってゲート絶縁膜であるゲート酸化膜３０５が形成さ
れており、さらにその内側は多結晶シリコンからなるゲ
ート電極３０６により充填されている。エミッタ領域３
０４の表面上にはエミッタ電極３０８が積層されてい
る。このエミッタ電極３０８とゲート電極３０６とは層
間絶縁膜３０７により絶縁されている。コレクタ層３０
１の裏面にはコレクタ電極３０９が設けられている。
【００２２】図１６は、図１の切断線Ａ−Ａ’における
トレンチＩＧＢＴの断面構造を示す部分断面図である。
図１６に示すように、ゲート電極３０６は、トレンチ３
００の終端部３１０において基板表面に引き出され、基
板表面に沿ってフィールド酸化膜３２１上まで延長さ
れ、そこで層間絶縁膜３０７に開口されたコンタクトホ
ール３２２を介してゲート金属電極３２３に接続されて
いる。ここで、トレンチ３００は、その終端近傍部分が
先細り形状となっている（図１参照）ため、終端部近傍
部分で浅くなり、さらにエッチングガスの滞留の減少に
より終端コーナー部３１１が丸くなる。これによって、
この終端コーナー部３１１への電界集中が緩和される
か、あるいは電界集中がなくなり、終端コーナー部３１
１での耐圧低下が防止される。
トレンチＩＧＢＴの断面構造を示す部分断面図である。
図１６に示すように、ゲート電極３０６は、トレンチ３
００の終端部３１０において基板表面に引き出され、基
板表面に沿ってフィールド酸化膜３２１上まで延長さ
れ、そこで層間絶縁膜３０７に開口されたコンタクトホ
ール３２２を介してゲート金属電極３２３に接続されて
いる。ここで、トレンチ３００は、その終端近傍部分が
先細り形状となっている（図１参照）ため、終端部近傍
部分で浅くなり、さらにエッチングガスの滞留の減少に
より終端コーナー部３１１が丸くなる。これによって、
この終端コーナー部３１１への電界集中が緩和される
か、あるいは電界集中がなくなり、終端コーナー部３１
１での耐圧低下が防止される。
【００２３】また、トレンチ３００の終端コーナー部３
１１がｐ型領域（ｐ型チャネル領域３０３）中に埋まる
ため、より一層耐圧を保つことができる。なお、図示省
略するが、トレンチの終端コーナー部がｐ型領域中に埋
まっていない構成であっても、終端コーナー部が尖らな
いため、十分に耐圧低下を防ぐことができる。また、図
示および説明を省略するが、第２〜第５の例のトレンチ
を適用した場合も同様である。
１１がｐ型領域（ｐ型チャネル領域３０３）中に埋まる
ため、より一層耐圧を保つことができる。なお、図示省
略するが、トレンチの終端コーナー部がｐ型領域中に埋
まっていない構成であっても、終端コーナー部が尖らな
いため、十分に耐圧低下を防ぐことができる。また、図
示および説明を省略するが、第２〜第５の例のトレンチ
を適用した場合も同様である。
【００２４】つぎに、図１および図２に示す第１の例の
トレンチを適用したＴＬＰＭの構造の一例について説明
する。図１７は、図１の切断線Ｂ−Ｂ’におけるＴＬＰ
Ｍの断面構造を示す部分断面図である。図１７に示すよ
うに、ｐ-型半導体基板４０１の表面からトレンチ４０
０が形成されている。そのトレンチ４００の側方および
下方には、それぞれｎ型拡張ドレイン４０２およびｐ型
ベース領域４０３が形成されている。また、トレンチ４
００の側壁に沿ってゲート絶縁膜であるゲート酸化膜４
０５が形成されいる。ゲート酸化膜４０５に沿ってその
内側には多結晶シリコンからなるゲート電極４０６が形
成されている。ゲート電極４０６の内側には第１の絶縁
膜４０７を介してソース電極４０８が設けられている。
このソース電極４０８は、トレンチ４００の底部におい
て、ベース領域４０３内に形成されたｎ+型ソース領域
４０４に接続されている。ドレイン電極４０９は、拡張
ドレイン４０２の表面を覆う第２の絶縁膜４３１および
その上まで伸びる第１の絶縁膜４０７を貫通して拡張ド
レイン４０２に接続されている。
トレンチを適用したＴＬＰＭの構造の一例について説明
する。図１７は、図１の切断線Ｂ−Ｂ’におけるＴＬＰ
Ｍの断面構造を示す部分断面図である。図１７に示すよ
うに、ｐ-型半導体基板４０１の表面からトレンチ４０
０が形成されている。そのトレンチ４００の側方および
下方には、それぞれｎ型拡張ドレイン４０２およびｐ型
ベース領域４０３が形成されている。また、トレンチ４
００の側壁に沿ってゲート絶縁膜であるゲート酸化膜４
０５が形成されいる。ゲート酸化膜４０５に沿ってその
内側には多結晶シリコンからなるゲート電極４０６が形
成されている。ゲート電極４０６の内側には第１の絶縁
膜４０７を介してソース電極４０８が設けられている。
このソース電極４０８は、トレンチ４００の底部におい
て、ベース領域４０３内に形成されたｎ+型ソース領域
４０４に接続されている。ドレイン電極４０９は、拡張
ドレイン４０２の表面を覆う第２の絶縁膜４３１および
その上まで伸びる第１の絶縁膜４０７を貫通して拡張ド
レイン４０２に接続されている。
【００２５】図１８は、図１の切断線Ａ−Ａ’における
ＴＬＰＭの断面構造を示す部分断面図である。図１８に
示すように、ゲート電極４０６は、トレンチ４００の終
端部４１０において基板表面に引き出され、第２の絶縁
膜４３１上でゲート金属電極４２３に接続されている。
ここで、トレンチ４００は、その終端近傍部分が先細り
形状となっている（図１参照）ため、終端部近傍部分で
浅くなり、エッチングガスの滞留の減少により終端コー
ナー部４１１が丸くなる。これによって、この終端コー
ナー部４１１への電界集中が緩和されるか、あるいは電
界集中がなくなり、終端コーナー部４１１での耐圧低下
が防止される。なお、図示および説明を省略するが、第
２〜第５の例のトレンチを適用した場合も同様である。
ＴＬＰＭの断面構造を示す部分断面図である。図１８に
示すように、ゲート電極４０６は、トレンチ４００の終
端部４１０において基板表面に引き出され、第２の絶縁
膜４３１上でゲート金属電極４２３に接続されている。
ここで、トレンチ４００は、その終端近傍部分が先細り
形状となっている（図１参照）ため、終端部近傍部分で
浅くなり、エッチングガスの滞留の減少により終端コー
ナー部４１１が丸くなる。これによって、この終端コー
ナー部４１１への電界集中が緩和されるか、あるいは電
界集中がなくなり、終端コーナー部４１１での耐圧低下
が防止される。なお、図示および説明を省略するが、第
２〜第５の例のトレンチを適用した場合も同様である。
【００２６】つぎに、図１および図２に示す第１の例の
トレンチを適用した２段ＴＬＰＭの構造の一例について
説明する。図１９は、図１の切断線Ｂ−Ｂ’における２
段ＴＬＰＭの断面構造を示す部分断面図である。図１９
に示すように、ｐ-型半導体基板５０１の表面から１段
目トレンチ５００が形成されている。その１段目トレン
チ５００の周囲にはｎ型拡張ドレイン５０２が形成され
ている。また、１段目トレンチ５００の内側には絶縁膜
５３１が設けられている。この絶縁膜５３１および拡張
ドレイン５０２を貫通して２段目トレンチ５３０が形成
されている。この２段目トレンチ５３０の下方にはｐ型
ベース領域５０３が形成されている。
トレンチを適用した２段ＴＬＰＭの構造の一例について
説明する。図１９は、図１の切断線Ｂ−Ｂ’における２
段ＴＬＰＭの断面構造を示す部分断面図である。図１９
に示すように、ｐ-型半導体基板５０１の表面から１段
目トレンチ５００が形成されている。その１段目トレン
チ５００の周囲にはｎ型拡張ドレイン５０２が形成され
ている。また、１段目トレンチ５００の内側には絶縁膜
５３１が設けられている。この絶縁膜５３１および拡張
ドレイン５０２を貫通して２段目トレンチ５３０が形成
されている。この２段目トレンチ５３０の下方にはｐ型
ベース領域５０３が形成されている。
【００２７】２段目トレンチ５３０の側壁に沿ってゲー
ト絶縁膜であるゲート酸化膜５０５が形成されいる。ゲ
ート酸化膜５０５に沿ってその内側には多結晶シリコン
からなるゲート電極５０６が形成されている。ゲート電
極５０６の内側には絶縁膜５０７を介してソース電極５
０８が設けられている。このソース電極５０８は、２段
目トレンチ５３０の底部において、ベース領域５０３内
に形成されたｎ+型ソース領域５０４に接続されてい
る。ドレイン電極５０９は、ゲート電極５０６とソース
電極５０８との間から拡張ドレイン５０２の表面上まで
伸びる絶縁膜５０７を貫通して拡張ドレイン５０２に接
続されている。
ト絶縁膜であるゲート酸化膜５０５が形成されいる。ゲ
ート酸化膜５０５に沿ってその内側には多結晶シリコン
からなるゲート電極５０６が形成されている。ゲート電
極５０６の内側には絶縁膜５０７を介してソース電極５
０８が設けられている。このソース電極５０８は、２段
目トレンチ５３０の底部において、ベース領域５０３内
に形成されたｎ+型ソース領域５０４に接続されてい
る。ドレイン電極５０９は、ゲート電極５０６とソース
電極５０８との間から拡張ドレイン５０２の表面上まで
伸びる絶縁膜５０７を貫通して拡張ドレイン５０２に接
続されている。
【００２８】図２０は、図１の切断線Ａ−Ａ’における
２段ＴＬＰＭの断面構造を示す部分断面図である。図２
０に示すように、ゲート電極５０６は、トレンチ５０
０，５３０の終端部５１０において基板表面に引き出さ
れ、絶縁膜５３１上でゲート金属電極５２３に接続され
ている。ここで、トレンチ５００，５３０は、その終端
近傍部分が先細り形状となっている（図１参照）ため、
終端部近傍部分で浅くなり、エッチングガスの滞留の減
少により終端コーナー部５１１が丸くなる。これによっ
て、この終端コーナー部５１１への電界集中が緩和され
るか、あるいは電界集中がなくなり、終端コーナー部５
１１での耐圧低下が防止される。なお、図示および説明
を省略するが、第２〜第５の例のトレンチを適用した場
合も同様である。
２段ＴＬＰＭの断面構造を示す部分断面図である。図２
０に示すように、ゲート電極５０６は、トレンチ５０
０，５３０の終端部５１０において基板表面に引き出さ
れ、絶縁膜５３１上でゲート金属電極５２３に接続され
ている。ここで、トレンチ５００，５３０は、その終端
近傍部分が先細り形状となっている（図１参照）ため、
終端部近傍部分で浅くなり、エッチングガスの滞留の減
少により終端コーナー部５１１が丸くなる。これによっ
て、この終端コーナー部５１１への電界集中が緩和され
るか、あるいは電界集中がなくなり、終端コーナー部５
１１での耐圧低下が防止される。なお、図示および説明
を省略するが、第２〜第５の例のトレンチを適用した場
合も同様である。
【００２９】上述した実施の形態１によれば、トレンチ
終端近傍部分が終端部に向かって浅くなり、トレンチ終
端コーナー部が尖らずに丸くなるため、トレンチ終端コ
ーナー部においてゲート絶縁膜やゲート電極に特異点が
生じるのが抑制される。したがって、トレンチ終端コー
ナー部への電界集中を防ぐことができ、デバイスの耐圧
低下を防ぐことができる。また、この半導体装置を製造
するにあたっては、トレンチ終端近傍部分においてトレ
ンチが細くなるようなパターンのマスクを用いてトレン
チエッチングをおこなえばよいので、工程数を増やすこ
となく、トレンチ終端コーナー部にゲート絶縁膜やゲー
ト電極の特異点のない半導体装置が得られる。
終端近傍部分が終端部に向かって浅くなり、トレンチ終
端コーナー部が尖らずに丸くなるため、トレンチ終端コ
ーナー部においてゲート絶縁膜やゲート電極に特異点が
生じるのが抑制される。したがって、トレンチ終端コー
ナー部への電界集中を防ぐことができ、デバイスの耐圧
低下を防ぐことができる。また、この半導体装置を製造
するにあたっては、トレンチ終端近傍部分においてトレ
ンチが細くなるようなパターンのマスクを用いてトレン
チエッチングをおこなえばよいので、工程数を増やすこ
となく、トレンチ終端コーナー部にゲート絶縁膜やゲー
ト電極の特異点のない半導体装置が得られる。
【００３０】実施の形態２．実施の形態１ではトレンチ
内のゲート絶縁膜の厚さは均一であったが、実施の形態
２は、トレンチ終端近傍部分の先細り形状の部分におい
て、トレンチ内のそれ以外の部分よりもゲート絶縁膜を
厚くしたものである。たとえば、実施の形態１で説明し
たようにして図１および図２に示す形状のトレンチ２２
を形成した後、図２１に示すように、トレンチ終端近傍
部分２３の先細り形状の部分が絶縁膜で埋まるように、
絶縁膜２７を成膜する。そして、図２２に示すように、
等方性エッチングをおこない、トレンチ２２内の、トレ
ンチ終端近傍部分２３以外の部分、すなわち胴部分２４
の絶縁膜２７を所望の厚さのゲート絶縁膜２８とする。
その際、トレンチ終端近傍部分２３に充填された絶縁膜
２７は除去されずゲート絶縁膜２９として残る。つま
り、トレンチ終端近傍部分２３は、胴部分２４のゲート
絶縁膜２８よりも厚いゲート絶縁膜２９で覆われる。
内のゲート絶縁膜の厚さは均一であったが、実施の形態
２は、トレンチ終端近傍部分の先細り形状の部分におい
て、トレンチ内のそれ以外の部分よりもゲート絶縁膜を
厚くしたものである。たとえば、実施の形態１で説明し
たようにして図１および図２に示す形状のトレンチ２２
を形成した後、図２１に示すように、トレンチ終端近傍
部分２３の先細り形状の部分が絶縁膜で埋まるように、
絶縁膜２７を成膜する。そして、図２２に示すように、
等方性エッチングをおこない、トレンチ２２内の、トレ
ンチ終端近傍部分２３以外の部分、すなわち胴部分２４
の絶縁膜２７を所望の厚さのゲート絶縁膜２８とする。
その際、トレンチ終端近傍部分２３に充填された絶縁膜
２７は除去されずゲート絶縁膜２９として残る。つま
り、トレンチ終端近傍部分２３は、胴部分２４のゲート
絶縁膜２８よりも厚いゲート絶縁膜２９で覆われる。
【００３１】図２３〜図２６に、具体的なトレンチ終端
構造の断面図と寸法を示す。図２３には、図１の切断線
Ｂ−Ｂ’におけるトレンチ形状に沿って絶縁膜２７を成
膜した状態が示されており、図２１のトレンチ胴部分に
おける断面構造が示されている。図２４には、その成膜
した絶縁膜２７を等方性エッチングにより所望の厚さの
ゲート絶縁膜２８とした状態が示されており、図２２の
トレンチ胴部分における断面構造が示されている。ま
た、図２５には、図１の切断線Ｃ−Ｃ’におけるトレン
チ形状に沿って絶縁膜２７を成膜した状態が示されてお
り、図２１のトレンチ終端近傍部分における断面構造が
示されている。図２６には、等方性エッチング後のトレ
ンチ内にゲート絶縁膜２９が残った状態が示されてお
り、図２２のトレンチ終端近傍部分における断面構造が
示されている。
構造の断面図と寸法を示す。図２３には、図１の切断線
Ｂ−Ｂ’におけるトレンチ形状に沿って絶縁膜２７を成
膜した状態が示されており、図２１のトレンチ胴部分に
おける断面構造が示されている。図２４には、その成膜
した絶縁膜２７を等方性エッチングにより所望の厚さの
ゲート絶縁膜２８とした状態が示されており、図２２の
トレンチ胴部分における断面構造が示されている。ま
た、図２５には、図１の切断線Ｃ−Ｃ’におけるトレン
チ形状に沿って絶縁膜２７を成膜した状態が示されてお
り、図２１のトレンチ終端近傍部分における断面構造が
示されている。図２６には、等方性エッチング後のトレ
ンチ内にゲート絶縁膜２９が残った状態が示されてお
り、図２２のトレンチ終端近傍部分における断面構造が
示されている。
【００３２】図３および図４に示す第２の例においても
同様である。第２の例の場合には、実施の形態１で説明
したようにして図３および図４に示す形状のトレンチ３
２を形成した後、図２７に示すように、トレンチ終端近
傍部分３３の先細り形状の部分が絶縁膜で埋まるよう
に、絶縁膜３７を成膜する。そして、図２８に示すよう
に、等方性エッチングをおこない、トレンチ終端近傍部
分３３に充填された絶縁膜３７を厚いゲート絶縁膜３９
として残すとともに、胴部分３４の絶縁膜３７を所望の
厚さのゲート絶縁膜３８とする。それによって、トレン
チ終端近傍部分３３は、胴部分３４のゲート絶縁膜３８
よりも厚いゲート絶縁膜３９で覆われる。
同様である。第２の例の場合には、実施の形態１で説明
したようにして図３および図４に示す形状のトレンチ３
２を形成した後、図２７に示すように、トレンチ終端近
傍部分３３の先細り形状の部分が絶縁膜で埋まるよう
に、絶縁膜３７を成膜する。そして、図２８に示すよう
に、等方性エッチングをおこない、トレンチ終端近傍部
分３３に充填された絶縁膜３７を厚いゲート絶縁膜３９
として残すとともに、胴部分３４の絶縁膜３７を所望の
厚さのゲート絶縁膜３８とする。それによって、トレン
チ終端近傍部分３３は、胴部分３４のゲート絶縁膜３８
よりも厚いゲート絶縁膜３９で覆われる。
【００３３】また、図５および図６に示す第３の例にお
いても同様である。第３の例の場合には、実施の形態１
で説明したようにして図５および図６に示す形状のトレ
ンチ４２を形成した後、図２９に示すように、トレンチ
終端近傍部分４３の先細り形状の部分が絶縁膜で埋まる
ように、絶縁膜４７を成膜する。そして、図３０に示す
ように、トレンチ４２の胴部分４４の絶縁膜４７が所望
の厚さのゲート絶縁膜４８となるように、等方性エッチ
ングをおこなう。トレンチ終端近傍部分４３に充填され
た絶縁膜４７は厚いゲート絶縁膜４９として残る。つま
り、トレンチ終端近傍部分４３は、胴部分４４のゲート
絶縁膜４８よりも厚いゲート絶縁膜４９で覆われる。
いても同様である。第３の例の場合には、実施の形態１
で説明したようにして図５および図６に示す形状のトレ
ンチ４２を形成した後、図２９に示すように、トレンチ
終端近傍部分４３の先細り形状の部分が絶縁膜で埋まる
ように、絶縁膜４７を成膜する。そして、図３０に示す
ように、トレンチ４２の胴部分４４の絶縁膜４７が所望
の厚さのゲート絶縁膜４８となるように、等方性エッチ
ングをおこなう。トレンチ終端近傍部分４３に充填され
た絶縁膜４７は厚いゲート絶縁膜４９として残る。つま
り、トレンチ終端近傍部分４３は、胴部分４４のゲート
絶縁膜４８よりも厚いゲート絶縁膜４９で覆われる。
【００３４】また、図７および図８に示す第４の例にお
いても同様である。第４の例の場合には、実施の形態１
で説明したようにして図７および図８に示す形状のトレ
ンチ５２を形成した後、図３１に示すように、トレンチ
終端近傍部分５３の先細り形状の部分の大部分が絶縁膜
で埋まるように、絶縁膜５７を成膜する。そして、図３
２に示すように、等方性エッチングをおこない、胴部分
５４の絶縁膜５７を所望の厚さのゲート絶縁膜５８と
し、トレンチ終端近傍部分５３に充填された絶縁膜５７
を残して厚いゲート絶縁膜５９とする。それによって、
トレンチ終端近傍部分５３は、胴部分５４のゲート絶縁
膜５８よりも厚いゲート絶縁膜５９で覆われる。
いても同様である。第４の例の場合には、実施の形態１
で説明したようにして図７および図８に示す形状のトレ
ンチ５２を形成した後、図３１に示すように、トレンチ
終端近傍部分５３の先細り形状の部分の大部分が絶縁膜
で埋まるように、絶縁膜５７を成膜する。そして、図３
２に示すように、等方性エッチングをおこない、胴部分
５４の絶縁膜５７を所望の厚さのゲート絶縁膜５８と
し、トレンチ終端近傍部分５３に充填された絶縁膜５７
を残して厚いゲート絶縁膜５９とする。それによって、
トレンチ終端近傍部分５３は、胴部分５４のゲート絶縁
膜５８よりも厚いゲート絶縁膜５９で覆われる。
【００３５】つぎに、上述したようにトレンチ終端近傍
部分のゲート絶縁膜が厚くなっている半導体装置の仕上
がり構造について説明する。まず、トレンチＭＯＳＦＥ
Ｔの構造の一例について説明する。図３３は、図１の切
断線Ａ−Ａ’におけるトレンチＭＯＳＦＥＴの断面構造
を示す部分断面図である。図３３に示すように、ゲート
絶縁膜であるゲート酸化膜２０５はトレンチ終端近傍部
分で厚くなっている。符号２４１はゲート酸化膜２０５
の厚い部分である。このようにトレンチ終端近傍部分が
厚いゲート酸化膜２４１に覆われることによって、トレ
ンチ終端コーナー部２１１への電界集中をより効果的に
防ぐことができるので、より一層デバイスの耐圧低下を
防ぐことができる。その他の構成は図１４に示すトレン
チＭＯＳＦＥＴと同様であるので、図１４に示す構成と
同じ構成については同一の符号を付して説明を省略す
る。
部分のゲート絶縁膜が厚くなっている半導体装置の仕上
がり構造について説明する。まず、トレンチＭＯＳＦＥ
Ｔの構造の一例について説明する。図３３は、図１の切
断線Ａ−Ａ’におけるトレンチＭＯＳＦＥＴの断面構造
を示す部分断面図である。図３３に示すように、ゲート
絶縁膜であるゲート酸化膜２０５はトレンチ終端近傍部
分で厚くなっている。符号２４１はゲート酸化膜２０５
の厚い部分である。このようにトレンチ終端近傍部分が
厚いゲート酸化膜２４１に覆われることによって、トレ
ンチ終端コーナー部２１１への電界集中をより効果的に
防ぐことができるので、より一層デバイスの耐圧低下を
防ぐことができる。その他の構成は図１４に示すトレン
チＭＯＳＦＥＴと同様であるので、図１４に示す構成と
同じ構成については同一の符号を付して説明を省略す
る。
【００３６】上述したようにトレンチ終端近傍部分を厚
いゲート酸化膜２４１で覆うためにはつぎのような工程
をおこなう。まず、トレンチ２００を形成したら、トレ
ンチポリマー除去とダメージ除去をおこなう。そして、
犠牲酸化をおこなった後、ＨＦ溶液により酸化膜を除去
する。ついで、酸化膜の成膜および等方性エッチングを
おこなう。等方性エッチングの効果により、トレンチ２
００の胴部分には薄いゲート酸化膜２０５が形成され、
一方、トレンチ終端部分には厚いゲート酸化膜２４１が
形成される。ついで、ゲート電極２０６を形成し、それ
を覆うように層間絶縁膜２０７を形成し、ソース電極２
０８を形成する。また、ドレイン電極２０９を形成す
る。なお、ここで説明した工程はトレンチＭＯＳＦＥＴ
の製造工程の一部である。また、図示および説明を省略
するが、図３、図５または図７に示す構成のトレンチを
適用した場合も同様である。
いゲート酸化膜２４１で覆うためにはつぎのような工程
をおこなう。まず、トレンチ２００を形成したら、トレ
ンチポリマー除去とダメージ除去をおこなう。そして、
犠牲酸化をおこなった後、ＨＦ溶液により酸化膜を除去
する。ついで、酸化膜の成膜および等方性エッチングを
おこなう。等方性エッチングの効果により、トレンチ２
００の胴部分には薄いゲート酸化膜２０５が形成され、
一方、トレンチ終端部分には厚いゲート酸化膜２４１が
形成される。ついで、ゲート電極２０６を形成し、それ
を覆うように層間絶縁膜２０７を形成し、ソース電極２
０８を形成する。また、ドレイン電極２０９を形成す
る。なお、ここで説明した工程はトレンチＭＯＳＦＥＴ
の製造工程の一部である。また、図示および説明を省略
するが、図３、図５または図７に示す構成のトレンチを
適用した場合も同様である。
【００３７】つぎに、トレンチＩＧＢＴの構造の一例に
ついて説明する。図３４は、図１の切断線Ａ−Ａ’にお
けるトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。図３４に示すように、ゲート絶縁膜であるゲート酸
化膜３０５はトレンチ終端近傍部分で厚くなっている。
符号３４１はゲート酸化膜３０５の厚い部分である。こ
のようにトレンチ終端近傍部分が厚いゲート酸化膜３４
１に覆われることによって、トレンチ終端コーナー部３
１１への電界集中をより効果的に防ぐことができるの
で、より一層デバイスの耐圧低下を防ぐことができる。
その他の構成は図１６に示すトレンチＩＧＢＴと同様で
あるので、図１６に示す構成と同じ構成については同一
の符号を付して説明を省略する。なお、図示および説明
を省略するが、図３、図５または図７に示す構成のトレ
ンチを適用した場合も同様である。
ついて説明する。図３４は、図１の切断線Ａ−Ａ’にお
けるトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。図３４に示すように、ゲート絶縁膜であるゲート酸
化膜３０５はトレンチ終端近傍部分で厚くなっている。
符号３４１はゲート酸化膜３０５の厚い部分である。こ
のようにトレンチ終端近傍部分が厚いゲート酸化膜３４
１に覆われることによって、トレンチ終端コーナー部３
１１への電界集中をより効果的に防ぐことができるの
で、より一層デバイスの耐圧低下を防ぐことができる。
その他の構成は図１６に示すトレンチＩＧＢＴと同様で
あるので、図１６に示す構成と同じ構成については同一
の符号を付して説明を省略する。なお、図示および説明
を省略するが、図３、図５または図７に示す構成のトレ
ンチを適用した場合も同様である。
【００３８】つぎに、ＴＬＰＭの構造の一例について説
明する。図３５は、図１の切断線Ａ−Ａ’におけるＴＬ
ＰＭの断面構造を示す部分断面図である。図３５に示す
ように、ゲート絶縁膜であるゲート酸化膜４０５はトレ
ンチ終端近傍部分で厚くなっている。符号４４１はゲー
ト酸化膜４０５の厚い部分である。このようにトレンチ
終端近傍部分が厚いゲート酸化膜４４１に覆われること
によって、トレンチ終端コーナー部４１１への電界集中
をより効果的に防ぐことができるので、より一層デバイ
スの耐圧低下を防ぐことができる。その他の構成は図１
８に示すＴＬＰＭと同様であるので、図１８に示す構成
と同じ構成については同一の符号を付して説明を省略す
る。なお、図示および説明を省略するが、図３、図５ま
たは図７に示す構成のトレンチを適用した場合も同様で
ある。
明する。図３５は、図１の切断線Ａ−Ａ’におけるＴＬ
ＰＭの断面構造を示す部分断面図である。図３５に示す
ように、ゲート絶縁膜であるゲート酸化膜４０５はトレ
ンチ終端近傍部分で厚くなっている。符号４４１はゲー
ト酸化膜４０５の厚い部分である。このようにトレンチ
終端近傍部分が厚いゲート酸化膜４４１に覆われること
によって、トレンチ終端コーナー部４１１への電界集中
をより効果的に防ぐことができるので、より一層デバイ
スの耐圧低下を防ぐことができる。その他の構成は図１
８に示すＴＬＰＭと同様であるので、図１８に示す構成
と同じ構成については同一の符号を付して説明を省略す
る。なお、図示および説明を省略するが、図３、図５ま
たは図７に示す構成のトレンチを適用した場合も同様で
ある。
【００３９】つぎに、２段ＴＬＰＭの構造の一例につい
て説明する。図３６は、図１の切断線Ａ−Ａ’における
２段ＴＬＰＭの断面構造を示す部分断面図である。図３
６に示すように、ゲート絶縁膜であるゲート酸化膜５０
５はトレンチ終端近傍部分で厚くなっている。符号５４
１はゲート酸化膜５０５の厚い部分である。このように
トレンチ終端近傍部分が厚いゲート酸化膜５４１に覆わ
れることによって、トレンチ終端コーナー部５１１への
電界集中をより効果的に防ぐことができるので、より一
層デバイスの耐圧低下を防ぐことができる。その他の構
成は図２０に示す２段ＴＬＰＭと同様であるので、図２
０に示す構成と同じ構成については同一の符号を付して
説明を省略する。なお、図示および説明を省略するが、
図３、図５または図７に示す構成のトレンチを適用した
場合も同様である。
て説明する。図３６は、図１の切断線Ａ−Ａ’における
２段ＴＬＰＭの断面構造を示す部分断面図である。図３
６に示すように、ゲート絶縁膜であるゲート酸化膜５０
５はトレンチ終端近傍部分で厚くなっている。符号５４
１はゲート酸化膜５０５の厚い部分である。このように
トレンチ終端近傍部分が厚いゲート酸化膜５４１に覆わ
れることによって、トレンチ終端コーナー部５１１への
電界集中をより効果的に防ぐことができるので、より一
層デバイスの耐圧低下を防ぐことができる。その他の構
成は図２０に示す２段ＴＬＰＭと同様であるので、図２
０に示す構成と同じ構成については同一の符号を付して
説明を省略する。なお、図示および説明を省略するが、
図３、図５または図７に示す構成のトレンチを適用した
場合も同様である。
【００４０】上述した実施の形態２によれば、実施の形
態１と同様にトレンチ終端コーナー部においてゲート絶
縁膜やゲート電極に特異点が生じるのが抑制されるのに
加えて、さらにトレンチ終端近傍部分が厚いゲート絶縁
膜に覆われるため、トレンチ終端コーナー部への電界集
中をより効果的に防ぐことができる。したがって、より
一層デバイスの耐圧低下を防ぐことができる。また、こ
のような構成の半導体装置を工程数を増やすことなく、
製造することができる。
態１と同様にトレンチ終端コーナー部においてゲート絶
縁膜やゲート電極に特異点が生じるのが抑制されるのに
加えて、さらにトレンチ終端近傍部分が厚いゲート絶縁
膜に覆われるため、トレンチ終端コーナー部への電界集
中をより効果的に防ぐことができる。したがって、より
一層デバイスの耐圧低下を防ぐことができる。また、こ
のような構成の半導体装置を工程数を増やすことなく、
製造することができる。
【００４１】以上において本発明は種々変更可能であ
る。たとえば、ゲート絶縁膜は酸化膜に限らず、電気的
絶縁膜、または高抵抗膜としての機能を果たす膜であっ
てもよい。また、シリコン半導体よりなる装置に限ら
ず、ＳｉＣなどの化合物半導体よりなる装置にも適用可
能である。また、ＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎ
ｈａｎｃｅｄ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐ
ｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や絶縁ゲートサイリ
スタやＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ
Ｍｏｄｕｌｅ）など、他のトレンチ型ＭＯＳ半導体装置
にも適用可能である。
る。たとえば、ゲート絶縁膜は酸化膜に限らず、電気的
絶縁膜、または高抵抗膜としての機能を果たす膜であっ
てもよい。また、シリコン半導体よりなる装置に限ら
ず、ＳｉＣなどの化合物半導体よりなる装置にも適用可
能である。また、ＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎ
ｈａｎｃｅｄ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐ
ｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や絶縁ゲートサイリ
スタやＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ
Ｍｏｄｕｌｅ）など、他のトレンチ型ＭＯＳ半導体装置
にも適用可能である。
【００４２】
【発明の効果】本発明によれば、トレンチ終端コーナー
部においてゲート絶縁膜やゲート電極に特異点が生じる
のが抑制されるので、トレンチ終端コーナー部への電界
集中を防ぐことができ、デバイスの耐圧低下を防ぐこと
ができる。また、工程数を増やさずにこの半導体装置を
得ることができる。
部においてゲート絶縁膜やゲート電極に特異点が生じる
のが抑制されるので、トレンチ終端コーナー部への電界
集中を防ぐことができ、デバイスの耐圧低下を防ぐこと
ができる。また、工程数を増やさずにこの半導体装置を
得ることができる。
【００４３】また、別の発明によれば、トレンチ終端コ
ーナー部においてゲート絶縁膜やゲート電極に特異点が
生じるのが抑制されるとともに、トレンチ終端近傍部分
が厚いゲート絶縁膜に覆われるため、トレンチ終端コー
ナー部への電界集中をより効果的に防ぐことができるの
で、より一層デバイスの耐圧低下を防ぐことができる。
また、このような構成の半導体装置を工程数を増やすこ
となく、製造することができる。
ーナー部においてゲート絶縁膜やゲート電極に特異点が
生じるのが抑制されるとともに、トレンチ終端近傍部分
が厚いゲート絶縁膜に覆われるため、トレンチ終端コー
ナー部への電界集中をより効果的に防ぐことができるの
で、より一層デバイスの耐圧低下を防ぐことができる。
また、このような構成の半導体装置を工程数を増やすこ
となく、製造することができる。
【図１】本発明にかかる半導体装置のトレンチ終端近傍
部分の平面形状の第１の例を示す模式的概略図である。
部分の平面形状の第１の例を示す模式的概略図である。
【図２】図１の切断線Ａ−Ａ’におけるトレンチの断面
形状を示す模式的概略図である。
形状を示す模式的概略図である。
【図３】本発明にかかる半導体装置のトレンチ終端近傍
部分の平面形状の第２の例を示す模式的概略図である。
部分の平面形状の第２の例を示す模式的概略図である。
【図４】図３の切断線Ｄ−Ｄ’におけるトレンチの断面
形状を示す模式的概略図である。
形状を示す模式的概略図である。
【図５】本発明にかかる半導体装置のトレンチ終端近傍
部分の平面形状の第３の例を示す模式的概略図である。
部分の平面形状の第３の例を示す模式的概略図である。
【図６】図５の切断線Ｆ−Ｆ’におけるトレンチの断面
形状を示す模式的概略図である。
形状を示す模式的概略図である。
【図７】本発明にかかる半導体装置のトレンチ終端近傍
部分の平面形状の第４の例を示す模式的概略図である。
部分の平面形状の第４の例を示す模式的概略図である。
【図８】図７の切断線Ｈ−Ｈ’におけるトレンチの断面
形状を示す模式的概略図である。
形状を示す模式的概略図である。
【図９】本発明にかかる半導体装置のトレンチ終端近傍
部分の平面形状の第５の例を示す模式的概略図である。
部分の平面形状の第５の例を示す模式的概略図である。
【図１０】図９の切断線Ｊ−Ｊ’におけるトレンチの断
面形状を示す模式的概略図である。
面形状を示す模式的概略図である。
【図１１】本発明にかかる半導体装置のトレンチ終端近
傍部分の平面形状の第５の例の変形例を示す模式的概略
図である。
傍部分の平面形状の第５の例の変形例を示す模式的概略
図である。
【図１２】本発明にかかる半導体装置のトレンチ終端近
傍部分の平面形状の第５の例のさらに別の変形例を示す
模式的概略図である。
傍部分の平面形状の第５の例のさらに別の変形例を示す
模式的概略図である。
【図１３】図１の切断線Ｂ−Ｂ’における実施の形態１
のトレンチＭＯＳＦＥＴの断面構造を示す部分断面図で
ある。
のトレンチＭＯＳＦＥＴの断面構造を示す部分断面図で
ある。
【図１４】図１の切断線Ａ−Ａ’における実施の形態１
のトレンチＭＯＳＦＥＴの断面構造を示す部分断面図で
ある。
のトレンチＭＯＳＦＥＴの断面構造を示す部分断面図で
ある。
【図１５】図１の切断線Ｂ−Ｂ’における実施の形態１
のトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。
のトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。
【図１６】図１の切断線Ａ−Ａ’における実施の形態１
のトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。
のトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。
【図１７】図１の切断線Ｂ−Ｂ’における実施の形態１
のＴＬＰＭの断面構造を示す部分断面図である。
のＴＬＰＭの断面構造を示す部分断面図である。
【図１８】図１の切断線Ａ−Ａ’における実施の形態１
のＴＬＰＭの断面構造を示す部分断面図である。
のＴＬＰＭの断面構造を示す部分断面図である。
【図１９】図１の切断線Ｂ−Ｂ’における実施の形態１
の２段ＴＬＰＭの断面構造を示す部分断面図である。
の２段ＴＬＰＭの断面構造を示す部分断面図である。
【図２０】図１の切断線Ａ−Ａ’における実施の形態１
の２段ＴＬＰＭの断面構造を示す部分断面図である。
の２段ＴＬＰＭの断面構造を示す部分断面図である。
【図２１】図１および図２に示すトレンチ終端近傍部分
の第１の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
の第１の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
【図２２】図１および図２に示すトレンチ終端近傍部分
の第１の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
の第１の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
【図２３】図２１のトレンチ胴部分における断面構造を
示す図である。
示す図である。
【図２４】図２２のトレンチ胴部分における断面構造を
示す図である。
示す図である。
【図２５】図２１のトレンチ終端近傍部分における断面
構造を示す図である。
構造を示す図である。
【図２６】図２２のトレンチ終端近傍部分における断面
構造を示す図である。
構造を示す図である。
【図２７】図３および図４に示すトレンチ終端近傍部分
の第２の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
の第２の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
【図２８】図３および図４に示すトレンチ終端近傍部分
の第２の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
の第２の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
【図２９】図５および図６に示すトレンチ終端近傍部分
の第３の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
の第３の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
【図３０】図５および図６に示すトレンチ終端近傍部分
の第３の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
の第３の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
【図３１】図７および図８に示すトレンチ終端近傍部分
の第４の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
の第４の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
【図３２】図７および図８に示すトレンチ終端近傍部分
の第４の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
の第４の例においてトレンチ終端近傍部分をゲート絶縁
膜で充填した構成について説明するための模式図であ
る。
【図３３】図１の切断線Ａ−Ａ’における実施の形態２
のトレンチＭＯＳＦＥＴの断面構造を示す部分断面図で
ある。
のトレンチＭＯＳＦＥＴの断面構造を示す部分断面図で
ある。
【図３４】図１の切断線Ａ−Ａ’における実施の形態２
のトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。
のトレンチＩＧＢＴの断面構造を示す部分断面図であ
る。
【図３５】図１の切断線Ａ−Ａ’における実施の形態２
のＴＬＰＭの断面構造を示す部分断面図である。
のＴＬＰＭの断面構造を示す部分断面図である。
【図３６】図１の切断線Ａ−Ａ’における実施の形態２
の２段ＴＬＰＭの断面構造を示す部分断面図である。
の２段ＴＬＰＭの断面構造を示す部分断面図である。
【図３７】トレンチ幅を変えてドライエッチングにより
形成したトレンチの断面を示す模式図である。
形成したトレンチの断面を示す模式図である。
【図３８】従来の半導体デバイスにおけるトレンチパタ
ーンの形状を示す平面図である。
ーンの形状を示す平面図である。
【図３９】図３８の切断線Ｍ−Ｍ’におけるトレンチＭ
ＯＳＦＥＴの断面構造を示す部分断面図である。
ＯＳＦＥＴの断面構造を示す部分断面図である。
【図４０】図３８の切断線Ｌ−Ｌ’におけるトレンチＭ
ＯＳＦＥＴの断面構造を示す部分断面図である。
ＯＳＦＥＴの断面構造を示す部分断面図である。
２１，３１，４１，５１，６１ 半導体基板
２２，３２，４２，５２，６２，６３，６５〜６９，１
００，２００，３００，４００，５００ トレンチ ２３，３３，４３，５３ トレンチの終端近傍部分 ２８，２９，３８，３９，４８，４９，５８，５９，２
０５，３０５，４０５，５０５ ゲート絶縁膜（ゲー
ト酸化膜） ６４ 最外周のトレンチ ２０６，３０６，４０６，５０６ ゲート電極
００，２００，３００，４００，５００ トレンチ ２３，３３，４３，５３ トレンチの終端近傍部分 ２８，２９，３８，３９，４８，４９，５８，５９，２
０５，３０５，４０５，５０５ ゲート絶縁膜（ゲー
ト酸化膜） ６４ 最外周のトレンチ ２０６，３０６，４０６，５０６ ゲート電極
フロントページの続き
(72)発明者 蛭田 玲子
神奈川県川崎市川崎区田辺新田１番１号
富士電機株式会社内
Ｆターム(参考） 5F140 AA19 AA25 AC21 AC23 AC24
BA01 BB04 BB06 BD18 BE11
BF01 BF04 BF43 BF44 BF47
BF51 BF52 BH17 BH30
Claims (8)
- 【請求項１】 半導体基板に形成されたトレンチの内
部、または側壁もしくは底部の付近に電流経路が設けら
れ、かつ前記トレンチの底面の一部もしくは全部、また
は前記トレンチの側壁の一部もしくは全部に沿って、ゲ
ート絶縁膜を介してゲート電極が設けられた半導体装置
において、 前記トレンチの終端近傍部分の平面形状は、終端部に向
かって細くなる先細り形状であることを特徴とする半導
体装置。 - 【請求項２】 前記トレンチの終端近傍部分は終端部に
向かって浅くなっていることを特徴とする請求項１に記
載の半導体装置。 - 【請求項３】 前記トレンチの終端近傍部分は終端部に
向かって段階的に細くなっていることを特徴とする請求
項１または２に記載の半導体装置。 - 【請求項４】 半導体基板に形成されたトレンチの内
部、または側壁もしくは底部の付近に電流経路が設けら
れ、かつ前記トレンチの底面の一部もしくは全部、また
は前記トレンチの側壁の一部もしくは全部に沿って、ゲ
ート絶縁膜を介してゲート電極が設けられた半導体装置
において、 交差する複数のトレンチのうち、最外周のトレンチの幅
はその内側のトレンチの幅よりも狭いことを特徴とする
半導体装置。 - 【請求項５】 前記最外周のトレンチはその内側のトレ
ンチよりも浅いことを特徴とする請求項４に記載の半導
体装置。 - 【請求項６】 半導体基板に形成されたトレンチの内
部、または側壁もしくは底部の付近に電流経路が設けら
れ、かつ前記トレンチの底面の一部もしくは全部、また
は前記トレンチの側壁の一部もしくは全部に沿って、ゲ
ート絶縁膜を介してゲート電極が設けられた半導体装置
において、 前記トレンチの終端近傍部分の平面形状は、終端部に向
かって細くなる先細り形状になっており、この先細り形
状の部分はゲート絶縁膜で充填されていることを特徴と
する半導体装置。 - 【請求項７】 前記トレンチの終端近傍部分は終端部に
向かって浅くなっていることを特徴とする請求項６に記
載の半導体装置。 - 【請求項８】 半導体基板に形成されたトレンチの内
部、または側壁もしくは底部の付近に電流経路が設けら
れ、かつ前記トレンチの底面の一部もしくは全部、また
は前記トレンチの側壁の一部もしくは全部に沿って、ゲ
ート絶縁膜を介してゲート電極が設けられた半導体装置
を製造するにあたって、 前記半導体基板に、その終端近傍部分の平面形状が、終
端部に向かって細くなる先細り形状のトレンチを形成す
る工程と、 前記先細り形状の部分が前記ゲート絶縁膜で充填される
ように、前記トレンチ内に絶縁膜を析出させる工程と、 前記先細り形状の部分が前記ゲート絶縁膜で充填され、
かつ前記トレンチ内の、前記先細り形状部分を除く部分
は所望の厚さのゲート絶縁膜で覆われた状態となるよう
に等方性エッチングをおこなう工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384811A JP4178789B2 (ja) | 2001-12-18 | 2001-12-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384811A JP4178789B2 (ja) | 2001-12-18 | 2001-12-18 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007312753A Division JP4882983B2 (ja) | 2007-12-03 | 2007-12-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188379A true JP2003188379A (ja) | 2003-07-04 |
| JP4178789B2 JP4178789B2 (ja) | 2008-11-12 |
Family
ID=27594455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001384811A Expired - Fee Related JP4178789B2 (ja) | 2001-12-18 | 2001-12-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178789B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294713A (ja) * | 2005-04-07 | 2006-10-26 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP2009505433A (ja) * | 2005-08-17 | 2009-02-05 | インターナショナル レクティファイアー コーポレイション | ゲートトレンチで相互接続されたパワー半導体デバイス |
| JP2009088186A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | トレンチゲート型トランジスタ及びその製造方法 |
| JP2010114152A (ja) * | 2008-11-04 | 2010-05-20 | Toyota Motor Corp | 半導体装置および半導体装置の製造方法 |
| DE102009056310A1 (de) | 2008-12-01 | 2010-11-04 | Fuji Electric Systems Co., Ltd. | Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung |
| US8076720B2 (en) | 2007-09-28 | 2011-12-13 | Semiconductor Components Industries, Llc | Trench gate type transistor |
| US8124510B2 (en) | 2009-04-27 | 2012-02-28 | Fuji Electric Co., Ltd. | Method of manufacturing a silicon carbide semiconductor device |
| JP2012146992A (ja) * | 2012-02-29 | 2012-08-02 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US8242557B2 (en) | 2007-09-28 | 2012-08-14 | Semiconductor Components Industries, Llc | Trench gate type transistor |
| CN102714215A (zh) * | 2009-10-08 | 2012-10-03 | 维谢综合半导体有限责任公司 | 改进的沟槽终端结构 |
| CN103262247A (zh) * | 2011-03-15 | 2013-08-21 | 丰田自动车株式会社 | 半导体装置 |
| US8748977B2 (en) | 2011-03-23 | 2014-06-10 | Panasonic Corporation | Semiconductor device and method for producing same |
| JP2015195285A (ja) * | 2014-03-31 | 2015-11-05 | サンケン電気株式会社 | 半導体装置 |
| CN106206699A (zh) * | 2015-05-26 | 2016-12-07 | 丰田自动车株式会社 | 半导体装置 |
| JP2016225644A (ja) * | 2016-08-15 | 2016-12-28 | ローム株式会社 | 半導体装置 |
| CN109509739A (zh) * | 2017-09-14 | 2019-03-22 | 株式会社东芝 | 半导体装置 |
| DE102019212646A1 (de) * | 2019-08-23 | 2021-02-25 | Robert Bosch Gmbh | Grabentransistor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6203697B2 (ja) | 2014-09-30 | 2017-09-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2001
- 2001-12-18 JP JP2001384811A patent/JP4178789B2/ja not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294713A (ja) * | 2005-04-07 | 2006-10-26 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP2009505433A (ja) * | 2005-08-17 | 2009-02-05 | インターナショナル レクティファイアー コーポレイション | ゲートトレンチで相互接続されたパワー半導体デバイス |
| US8076720B2 (en) | 2007-09-28 | 2011-12-13 | Semiconductor Components Industries, Llc | Trench gate type transistor |
| JP2009088186A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | トレンチゲート型トランジスタ及びその製造方法 |
| US8242557B2 (en) | 2007-09-28 | 2012-08-14 | Semiconductor Components Industries, Llc | Trench gate type transistor |
| JP2010114152A (ja) * | 2008-11-04 | 2010-05-20 | Toyota Motor Corp | 半導体装置および半導体装置の製造方法 |
| US8232184B2 (en) | 2008-12-01 | 2012-07-31 | Fuji Electric Co., Ltd. | Method for manufacturing silicon carbide semiconductor device and the silicon carbide semiconductor device |
| DE102009056310B4 (de) | 2008-12-01 | 2018-04-19 | Fuji Electric Co., Ltd. | Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung |
| DE102009056310A1 (de) | 2008-12-01 | 2010-11-04 | Fuji Electric Systems Co., Ltd. | Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung |
| US8648353B2 (en) | 2008-12-01 | 2014-02-11 | Fuji Electric Co., Ltd. | Method for manufacturing silicon carbide semiconductor device and the silicon carbide semiconductor device |
| US8124510B2 (en) | 2009-04-27 | 2012-02-28 | Fuji Electric Co., Ltd. | Method of manufacturing a silicon carbide semiconductor device |
| CN102714215A (zh) * | 2009-10-08 | 2012-10-03 | 维谢综合半导体有限责任公司 | 改进的沟槽终端结构 |
| JP2013507769A (ja) * | 2009-10-08 | 2013-03-04 | ヴィシェイ ジェネラル セミコンダクター，エルエルシー | 改良されたトレンチ型終端構造 |
| CN103262247A (zh) * | 2011-03-15 | 2013-08-21 | 丰田自动车株式会社 | 半导体装置 |
| US8610204B2 (en) | 2011-03-15 | 2013-12-17 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8748977B2 (en) | 2011-03-23 | 2014-06-10 | Panasonic Corporation | Semiconductor device and method for producing same |
| JPWO2012127821A1 (ja) * | 2011-03-23 | 2014-07-24 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP2012146992A (ja) * | 2012-02-29 | 2012-08-02 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2015195285A (ja) * | 2014-03-31 | 2015-11-05 | サンケン電気株式会社 | 半導体装置 |
| CN106206699A (zh) * | 2015-05-26 | 2016-12-07 | 丰田自动车株式会社 | 半导体装置 |
| JP2016219739A (ja) * | 2015-05-26 | 2016-12-22 | トヨタ自動車株式会社 | 半導体装置 |
| JP2016225644A (ja) * | 2016-08-15 | 2016-12-28 | ローム株式会社 | 半導体装置 |
| CN109509739A (zh) * | 2017-09-14 | 2019-03-22 | 株式会社东芝 | 半导体装置 |
| DE102019212646A1 (de) * | 2019-08-23 | 2021-02-25 | Robert Bosch Gmbh | Grabentransistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4178789B2 (ja) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| US8168498B2 (en) | Insulated gate type semiconductor device and method for fabricating the same | |
| KR100875330B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4414863B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| US6395604B1 (en) | Method of fabricating semiconductor device | |
| US7199010B2 (en) | Method of maufacturing a trench-gate semiconductor device | |
| JP2003188379A (ja) | 半導体装置およびその製造方法 | |
| JP2018060924A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20160027913A1 (en) | Trench mosfet and manufacturing method thereof | |
| WO2006035877A1 (ja) | 半導体装置 | |
| JP2012009671A (ja) | 半導体装置およびその製造方法 | |
| CN110914997A (zh) | 具有locos沟槽的半导体器件 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| CN114496783A (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| US20130137254A1 (en) | Method for manufacturing semiconductor device | |
| JPH0481345B2 (ja) | ||
| JP2010182912A (ja) | 半導体装置の製造方法 | |
| JP2002299618A (ja) | 半導体装置とその製造方法 | |
| KR100990419B1 (ko) | 절연 게이트형 반도체 소자의 제조 방법 | |
| JP4882983B2 (ja) | 半導体装置 | |
| KR101803978B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2011117920A1 (ja) | 半導体装置およびその製造方法 | |
| JP2011205091A (ja) | 半導体装置およびその製造方法 | |
| JP4599033B2 (ja) | Ｍｏｓゲート半導体デバイスの製造方法 | |
| JP7131409B2 (ja) | トレンチゲート型のスイッチング素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4178789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |