JP2015195285A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015195285A JP2015195285A JP2014072801A JP2014072801A JP2015195285A JP 2015195285 A JP2015195285 A JP 2015195285A JP 2014072801 A JP2014072801 A JP 2014072801A JP 2014072801 A JP2014072801 A JP 2014072801A JP 2015195285 A JP2015195285 A JP 2015195285A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- electrode
- semiconductor device
- gate electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】安価に製造することができ、帰還容量が低減されたトレンチゲート型のスイッチング素子(パワーMOSFET、IGBT)を得る。【解決手段】溝25の幅が広いために、外周溝に対応した構造を設けなくともドライエッチングや洗浄は容易である。このため、外周溝に対応した構造は設けられず、連結されない複数の溝25が単純に平行に複数本並んだのみの構成とされている。溝25の上下端部は円弧形状とされる。溝25においては、左右のゲート電極28とこれらの間の底面電極29とが分離されて形成されている。溝25内のどの箇所においてもゲート電極28と底面電極29との間の間隔を一定とすることが特に容易となる。【選択図】図6
Description
本発明は、スイッチング動作を行うトレンチゲート型の半導体装置の構造に関する。
大電流のスイッチング動作を行うスイッチング素子(パワー半導体素子)として、パワーMOSFETや絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)等が使用されている。こうしたスイッチング素子においては、半導体基板に形成された溝(トレンチ)中に酸化膜及びゲート電極を形成したトレンチゲート型のものが用いられる。
図7は、こうしたトレンチゲート型のパワーMOSFET(半導体装置110)の構成の一例を示す断面図である。図7において、この半導体基板80においては、ドレイン層となるn+層81の上に、n−層82、p−層83が順次形成されている。半導体基板80の表面側には、p−層83を貫通する溝(トレンチ)85が形成されている。溝85は、図7における紙面と垂直方向に延伸して平行に複数(図示された範囲では4つ)形成されている。各々の溝85の内面には酸化膜86が一様に形成された上で、ゲート電極87が溝85を埋め込むように形成されている。
また、半導体基板80の表面側においては、溝85の両側に、ソース領域となるn+層88が形成されている。半導体基板80の表面には、ソース電極(第1の主電極)89が形成されている。一方、半導体基板80の裏面全面には、n+層(ドレイン層)81と接触してドレイン電極90が形成されている。一方、半導体基板80の表面側においては層間絶縁層91が溝85を覆うように形成されているため、ソース電極89は、n+層88とp−層83の両方に接触し、ゲート電極87とは絶縁される。図7に示された範囲外の表面側において、例えば溝85の延伸方向(紙面垂直方向)の端部側で全てのゲート電極87は接続され、共通のゲート配線に接続される。また、 図7に示された範囲内ではソース電極89は表面全面に形成されているが、表面側では、このゲート配線とソース電極89とは分離して形成される。このため、各溝85毎に、ゲート配線(ゲート電極87)に印加された電圧によって溝85の側面におけるp−層83でチャネルが形成され、n−層82とn+層88の間でn型のMOSFETとして動作し、このMOSFETがオンとされる。すなわち、ゲート電極87に印加する電圧によって、ソース電極(第1の主電極)89とドレイン電極(第2の主電極)90との間の電流のスイッチング制御をすることができる。各溝85毎に形成されたMOSFETは全て並列に接続されているために、ソース電極89・ドレイン電極90間に大電流を流すことができる。
なお、図7はパワーMOSFETの構造を示しているが、IGBTの場合においても同様の構造を適用することができる。この場合、例えば、n+層81をp+層、ソース電極89をエミッタ電極、ドレイン電極90をコレクタ電極に置換した構造とすることができる。
このパワーMOSFETを高速で動作させるには、帰還容量Crssと入力容量Cissとを小さくする必要がある。図7の構造においては、帰還容量Crssはゲート電極87・ドレイン電極90間の容量となり、入力容量Cissは、ゲート電極87・ソース電極89間の容量と帰還容量Crssとの和となる。ここで、図7の構造においては、トレンチ85底部の酸化膜86を介した容量が存在するため、ゲート電極87・ドレイン電極90間の容量Crssを小さくすることが困難である。酸化膜86を厚くすることによってCrssを小さくすることができることは明らかであるが、動作速度以外のMOSFETの特性も酸化膜86の厚さに大きく依存するため、酸化膜86の厚さは、通常は動作速度以外において所望の特性が得られるように設定される。このため、層間絶縁層91とは異なり、酸化膜86は、半導体層(p−層83等)との間の界面特性が特に良好となる熱酸化によって薄く形成される。この場合、Crssを低減することは困難である。
こうした問題を解決するために、特許文献1においては、溝85底部においてのみ酸化膜86を特に厚くする構造が記載されている。また、特許文献2には、溝85の底部にゲート電極87、酸化膜86とそれぞれ同様の構成をもつ第1半導体層、第1酸化膜を設け、その上に上記のゲート電極87、酸化膜86を形成した構成が記載されている。
これらの構造によれば、帰還容量Crssを小さくすることができる。一方、これらの構造では、MOSFETにおけるチャネルが形成される部分である溝85の側面におけるp−層83上(側面)の酸化膜86を薄くされるため、動作速度以外においても良好な特性のパワーMOSFETを得ることができる。
また、図8は、上記の構成において半導体基板80の表面に形成された溝85の平面形状を模式的に示す図である。ここでは、この半導体装置110が形成されたチップが矩形形状であり、この中に上記の溝85が複数本平行に形成されている。図7は、図8におけるX−X方向の断面図となっている。
溝85は、半導体基板80をドライエッチングすることによって形成されるが、この際に、特に溝85が細い場合には、エッチングガス(エッチングプラズマ)を均一に溝85中に供給することが困難であるため、一様な形状の溝85を形成することは容易ではない。また、ドライエッチング後には、エッチング生成物が溝85中に多く残存し、これを除去するために、洗浄液を用いた洗浄工程が行われる。溝85が細い場合には、この洗浄が容易ではないことも明らかである。
このため、実際には、図8に示されるように、複数の溝85全体を周囲で取り囲む外周溝185が複数の溝85と連結するように形成される場合が多い。外周溝185は、この半導体装置110の動作においては全く機能しないが、これによって、半導体装置110の動作における中心部分となる溝85を形成する際のドライエッチングに際してのエッチングガスの供給やエッチング後の洗浄が容易となる。同様の構成が特許文献1に記載の構造においても有効であることは明らかである。
しかしながら、特許文献1に記載の技術において、熱酸化工程では一様に酸化が進むため、溝の側面の酸化膜を薄く保ったままで溝の底面においてのみ局所的に厚い酸化膜を形成することは実際には困難である。このため、局所的に厚い酸化膜を形成するためには、例えば、形成された酸化膜を局所的に残存させるエッチングを行い、その後で再度熱酸化を行うという工程、あるいは更にこうした工程を複数回繰り返すことが必要となり、その製造工程が複雑となった。
また、特許文献2に記載の技術における、溝の底部に第1半導体層、第1酸化膜を設けた上に周知のトレンチゲート構造を有する構造は、溝内の構造を形成するための工程が別途必要となり、やはりその製造工程が複雑となった。また、このように溝内の構造を複雑にして溝内の構造に関わる製造工程が多くなった場合には、図8の構成を用いた場合でも、溝内の洗浄が不充分となり、これに起因した歩留まりの低下が顕著となった。
このように、製造工程が複雑となるため、特許文献1、2に記載の半導体装置を低コストで製造することは困難であった。すなわち、帰還容量が低減されたトレンチゲート型のスイッチング素子(パワーMOSFET、IGBT)を安価に製造することは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、半導体基板の表面側において溝が形成され、当該溝の内面に形成された酸化膜と接するゲート電極が設けられ、前記半導体基板の表面側に形成された第1の主電極と前記半導体基板の裏面側に形成された第2の主電極との間に流れる動作電流が前記ゲート電極に印加された電圧によってスイッチング制御され、前記ゲート電極が設けられた複数の前記溝が並行に形成された半導体装置であって、前記ゲート電極は、前記溝の内部において、前記溝の両側面に分断されて形成され、前記溝の底面において前記ゲート電極が形成されない部分の前記酸化膜上に、前記ゲート電極と分断され前記第1の主電極と電気的に接続された底面電極を具備し、平面視において、複数の前記溝は前記半導体基板において分離されて形成されたことを特徴とする。
本発明の半導体装置は、平面視において、前記溝の長手方向における端部は、円弧形状、又は円弧形状が直線部で連結された形状、とされたことを特徴とする。
本発明の半導体装置において、前記溝の長手方向と垂直な幅は3〜15μmの範囲であることを特徴とする。
本発明の半導体装置において、前記溝は、前記半導体基板をドライエッチングすることによって形成されたことを特徴とする。
本発明の半導体装置は、半導体基板の表面側において溝が形成され、当該溝の内面に形成された酸化膜と接するゲート電極が設けられ、前記半導体基板の表面側に形成された第1の主電極と前記半導体基板の裏面側に形成された第2の主電極との間に流れる動作電流が前記ゲート電極に印加された電圧によってスイッチング制御され、前記ゲート電極が設けられた複数の前記溝が並行に形成された半導体装置であって、前記ゲート電極は、前記溝の内部において、前記溝の両側面に分断されて形成され、前記溝の底面において前記ゲート電極が形成されない部分の前記酸化膜上に、前記ゲート電極と分断され前記第1の主電極と電気的に接続された底面電極を具備し、平面視において、複数の前記溝は前記半導体基板において分離されて形成されたことを特徴とする。
本発明の半導体装置は、平面視において、前記溝の長手方向における端部は、円弧形状、又は円弧形状が直線部で連結された形状、とされたことを特徴とする。
本発明の半導体装置において、前記溝の長手方向と垂直な幅は3〜15μmの範囲であることを特徴とする。
本発明の半導体装置において、前記溝は、前記半導体基板をドライエッチングすることによって形成されたことを特徴とする。
本発明は以上のように構成されているので、安価に製造することができ、帰還容量が低減されたトレンチゲート型のスイッチング素子(パワーMOSFET、IGBT)を得ることができる。
以下、本発明の実施の形態となる半導体装置について説明する。この半導体装置は、ゲート電圧によってチャネルのオン・オフが制御されて電流のスイッチング制御がなされるトレンチゲート型のパワーMOSFETである。ゲート電極は、半導体基板の表面に平行に形成された複数の溝(トレンチ)中に形成され、各ゲート電極は並列に接続される。各ゲート電極は、溝の中の表面に酸化膜が形成された上で、溝の内部に形成される。
図1は、参考例となる半導体装置(パワーMOSFET)10の構造を示す断面図である。本発明の実施の形態となる半導体装置は、この半導体装置10が配列された構造を具備する。この半導体装置10は、半導体基板20中に形成された溝(トレンチ)中にゲート電極が形成された構成を具備するトレンチゲート型の素子である。図1において、この半導体基板20においては、ドレイン層となるn+層21の上に、n−層22、p−層23が順次形成されている。半導体基板20の表面側には、p−層23を貫通する溝(トレンチ)25が形成されている。溝25は、図1における紙面と垂直方向に延伸して並行に複数(図1においては2つ)形成されている。溝25の内面(側面及び底面)には酸化膜26が一様に形成されている。ただし、特許文献1に記載の技術と同様に、酸化膜26を側面で薄く、底面で厚くしてもよい。
半導体基板20の表面側においては、溝25の両側に、n+層27が形成されている。半導体基板20の裏面全面には、n+層(ドレイン層)21と電気的に接続されるドレイン電極(第2の主電極)40が形成されている。
酸化膜26は、溝25から離れた半導体基板20の表面においては除去されている。図1においては、溝25が2つ並んだ構造が示されており、以下では、単一の溝25に対応した構造について説明する。この半導体装置10においては、特に溝25内の構造が図7に示された半導体装置80と異なっている。
まず、ゲート電極28は、溝25の左右の側壁部のp−層23に沿ってそれぞれ設けられており、溝25の底面で左右に分離されて形成されている。ただし、左右のゲート電極28の各々は図示の範囲外(例えば溝25の長手方向の端部)で接続されている。ゲート電極28は、例えば高濃度にドープされた導電性の多結晶シリコンで構成される。
一方、溝25の底面においては、上面からみた場合には後述する図4(a)に示されるように左右のゲート電極28の間において、左右のゲート電極28と分離(絶縁)された底面電極29が形成されている。溝25の底面においても酸化膜26は形成されているため、底面電極29はその下のn−層22とも絶縁される。この状態で、左右のゲート電極28を覆い、かつ底面電極29とその両側のゲート電極28とを分離するように、層間絶縁層30が溝25内に形成されている。
この状態で、半導体基板20の表面を覆うように、ソース電極(第1の主電極)35が形成されている。上記の構成により、ソース電極35は、図7の構成の半導体装置110と同様に半導体基板20の表面においてp−層23、n+層27と接続されると共に、層間絶縁層30中に設けられた貫通孔によって、溝25の底面における底面電極29とも接続される。層間絶縁層30により、ソース電極35とゲート電極28とは絶縁される。
図7の半導体装置110と同様に、全てのゲート電極28は、表面側において、溝25の延伸方向端部側で共通のゲート配線と接続される。このゲート配線とソース電極35とは分離されている。このため、ソース電極(第1の主電極)35、ドレイン電極(第2の主電極)40、ゲート配線(ゲート電極28)の電位を各々制御し、ゲート配線に印加した電圧によってソース電極35、ドレイン電極40間の電流のスイッチング制御をすることができる。
この構造においては、ゲート電極28が溝25の底面側に形成されず、両側に分断されたことで、ゲート電極28・ドレイン電極40間容量Crssが低減される。更に、底面電極29がソース電極35と同電位(接地電位)とされるために、ゲート電極28・ドレイン電極40間の容量Crss(帰還容量)が低減される。
また、一般的なトレンチゲート型の素子においては、溝25の幅が広い場合(例えば幅が1〜20μmの場合)、溝25の底部側における空乏層が広がりにくくなるために、この部分で耐圧が低くなり、この部分で素子全体の耐圧が低下する場合が多い。これに対して、上記のように左右のゲート電極28の間に底面電極29を設けることによって、溝25の幅が広い場合でも、溝25の底部側における空乏層が良好に広がるために、耐圧を向上させることが可能である。
また、図1の構造においては、酸化膜26は、溝25の内部に一様に形成されているため、1回の熱酸化工程によって酸化膜26を形成することができる。また、同一の多結晶シリコン層をパターニングすることによって、ゲート電極28と底面電極29とを同時に形成することができる。
以下に、この製造方法について具体的に説明する。図2(a)〜(h)、図3(i)〜(n)は、この半導体装置10の製造工程を示す工程断面図である。ここでは、一つの溝25に関わる構造のみについて示す。
まず、図2(a)に示されるように、n+層21の上に、n−層22、p−層23が順次形成された半導体基板20における溝25が形成されるべき箇所の表面(p−層23中)に、溝25よりも広い幅とされたn+層27をイオン注入によって形成する。
次に、図2(b)に示されるように、n+層27が形成された領域中に溝25を形成する(溝形成工程)。溝25は、例えばフォトレジストをマスクとして半導体基板20をドライエッチングすることによって形成することができる。溝25は、p−層23を貫通し、n−層22に達する深さとされる。
次に、図2(b)の構造を熱酸化することによって、溝25内を含む半導体基板20の表面全体に酸化膜26を形成する(酸化工程)。その後に、溝25から離れた領域における酸化膜26をエッチング除去する。これによって、図2(c)に示されるように、酸化膜26は、溝25の内部(底面、側面)及びその周囲にのみ残存する。ここで、酸化膜26の厚さは溝25内で一様とした場合、1回の熱酸化で酸化膜26を形成することができる。
次に、導電性をもつように高濃度にドーピングされた多結晶シリコン(ゲート電極材料)50をCVD法によって表面全面に成膜する(ゲート電極成膜工程)。この際、図2(d)に示されるように、溝25の内部が多結晶シリコン50で埋め込まれず、多結晶シリコン50の厚さが溝25の側面及び底面において略均一に覆われるような成膜条件で多結晶シリコン50の成膜は行われる。
次に、この成膜された多結晶シリコン50をパターニングする(ゲート電極パターニング工程)。図2(e)〜(h)はこの工程を詳細に説明する図である。まず、図2(e)に示されるように、フォトレジスト層100を全面に塗布形成した後に、マスクを用いた露光・現像を行い、図2(f)に示されるように、フォトレジスト層100をパターニングする。ここで、段差部を含んで形成されたフォトレジスト層100を露光・現像して段差の上下を通じて高精度でパターニングすることは、露光の際の焦点深度の制限があるために、一般には容易ではない。しかしながら、図示されるように、ここでパターニングされるのは、溝25の内部のみであるため、露光の際の焦点を溝25の底面に合わせることによって、図2(f)に示されるパターニングを容易に行うことができる。
その後、図2(g)に示されるように、多結晶シリコン50をドライエッチング(異方性エッチング)することにより、特に溝25内での多結晶シリコン50を選択的に除去し、ゲート電極28と底面電極29とを分離して形成する。その後、図2(h)に示されるように、フォトレジスト層100を除去する。これによって、図1におけるゲート電極28、底面電極29が形成される。なお、多結晶シリコン50は、図示の範囲外(例えば溝25の延伸方向の端部側等)でも、配線材料として一部残存するようにパターニングされる。
その後、図3(i)に示されるように、CVD法によって絶縁層(SiO2)60を表面全面に成膜する(層間絶縁層成膜工程)。この際、多結晶シリコン50と同様に、溝25の内部に絶縁層60が形成される。
次に、この成膜された絶縁層60をパターニングする(層間絶縁層パターニング工程)。図3(j)〜(m)はこの工程を詳細に説明する図である。まず、図3(j)に示されるように、図2(d)と同様にフォトレジスト層100を塗布形成する。その後に、図3(k)に示されるように、溝25の外側、及び溝25内における底面電極29上で絶縁層60が露出するように、フォトレジスト層100を同様にパターニングする。この場合のパターンにおいても、加工線幅の小さな箇所は溝25の内部となるため、露光の際の焦点を溝25の底面に合わせて行うことにより、容易にこのパターニングを行うことができる。
その後、絶縁層60のドライエッチングを行うことにより、図3(l)に示されるように、絶縁層60は、層間絶縁層30として残存する。その後、図3(m)に示されるようにフォトレジスト100を除去する。
その後、図3(n)に示されるように、表面にソース電極35、裏面にドレイン電極40を形成する(電極形成工程)ことにより、図1の半導体装置10が製造される。なお、図3(n)に示された領域においては表面全面にソース電極35が形成されているが、実際には、ドレイン電極40とは異なり、ソース電極35は半導体装置10の表面全面には形成されない。実際には溝25は図2、3における紙面と垂直方向に延伸しており、その端部においてゲート電極28は、ソース電極35と接さないように表面側において引き出されるようにパターニングされる。これによって、ゲート電極28、ソース電極35、ドレイン電極40のそれぞれが電極端子として機能する。
図1の構成においては、ソース電極35と底面電極29とが直接接しているために、底面電極29はソース電極35と同電位とされた。ここで、実際には底面電極29は溝25の延伸方向において溝25と同様に延伸しているが、底面電極29自身は電流の経路とはならない。このため、ソース電極35と細長い底面電極29とが溝25の延伸方向において一様に接している必要はなく、これらの接触部分は適宜設定することが可能である。
図4(a)は、こうした場合における構成を上面から見た平面図を示す。ここで、ソース電極35、層間絶縁層30の記載を省略し、底面電極29上における層間絶縁層30の開口部301が記載されている。図4(a)におけるA−A方向の断面図が図4(b)であり、B−B方向の断面図が図4(c)である。この例では開口部301(すなわち、ソース電極35と底面電極29との接続箇所)が千鳥配列とされているが、例えば、チップの中央部分では開口部301を設けず、チップの端部にのみ開口部301を設けてもよい。こうした設定は、層間絶縁層パターニング工程(図3(k))におけるマスクパターンによって行うことができる。層間絶縁層30(絶縁層60)の形状は、ゲート電極28と底面電極29とが絶縁できる限りにおいて、適宜設定することができる。
ここで、上記の構造においては、溝25の底面において、ゲート電極28と底面電極29とが分離して形成されている。このため、上記の半導体装置10においては、溝25の幅は広いことが好ましい。このため、溝25の幅はその深さよりも大きくすることが好ましい。具体的には、この幅は3〜15μm程度とすることが好ましい。
次に、本発明の実施の形態に係る半導体装置について説明する。この半導体装置は、こうした幅の広い溝25が複数本形成された場合における、溝25の好ましい平面形状を具備する。この半導体装置のチップ内における溝25の平面形状を図5に示す。この図は、溝形成工程(図2(b))におけるマスクパターンに対応し、図1は、図5におけるC−C方向の断面に対応する。この場合には、溝25の幅が広いために、図8における外周溝185に対応した構造を設けなくともドライエッチングや洗浄は容易である。このため、外周溝185に対応した構造は設けられず、連結されない複数の溝25が単純に平行に複数本並んだのみの構成とされている。
ただし、図5における溝25の上下端部は円弧形状とされる。溝25の平面形状が矩形である場合には、四隅において、ドライエッチング後の洗浄が困難となるが、端部を円弧形状とすることにより、洗浄が容易となる。また、溝25の上端部の平面構造を拡大して図6に示す。図1等に示されるように、溝25においては、左右のゲート電極28とこれらの間の底面電極29とが分離されて形成されている。溝25の端部を円弧形状とすることにより、溝25内のどの箇所においてもゲート電極28と底面電極29との間の間隔(図2(f)〜(h)においてエッチングされる隙間の間隔)を一定とすることが特に容易となる。
また、溝25の上下端部の形状として、矩形の角部が円弧形状に置換された形態(左右にそれぞれ円弧形状を具備し、これらが直線部で連結された形態)を用いることもできる。こうした場合においても、上記と同様の効果を奏することは明らかである。こうした形態は、平面視において複数の溝25を分離した構成とすることによって可能となる。
すなわち、外周溝を用いない図5の構成は、ゲート電極28と、これと電気的に分離された底面電極29とを共に溝25中に具備する半導体装置を特に容易に製造することができるため、特に好ましい。
また、図8のように外周溝185を形成する場合には、外周溝185が形成された箇所では半導体基板80が薄くなり、この部分の機械的強度が低下することが明らかである。特に、こうした機械的強度が低下した領域がチップの周辺に形成される場合には、チップの取り扱い時に外周溝185の部分でチップ(半導体基板80)が割れたり、欠けることがあった。また、製造工程において、半導体基板80に他の物質から成る層(絶縁層60、ソース電極35等)を形成する場合には、熱膨張係数の差に起因する応力が発生する。こうした場合に、半導体層80において局所的に機械的強度の低い部分が形成された場合には、ウェハの反りが大きくなる場合があり、例えば製造工程の途中でウェハに割れが発生したり、製造装置内におけるウェハの固定が困難となる場合があった。図5の構成によって、こうした問題も解決される。このため、半導体装置の歩留まりを高くすることができ、これを低コストで製造することができる。
また、図8の構成においては、外周溝185の内側において溝85が形成された領域が実際の半導体装置110の動作に関わる活性領域となり、外周溝185が形成された領域は実質的には動作に直接関わらない非活性領域となる。これに対して、非活性領域が形成されない図5の構成においては、溝25が占める面積を大きくすることができるため、活性領域の面積を大きくすることができ、より大きな電流を駆動することができる。
なお、上記においては、半導体装置がトレンチゲート型のパワーMOSFETであるものとしたが、IGBT等のトレンチゲート型の素子においても同様の構造を用いることができる。すなわち、半導体基板の表面において溝が形成され、その内面に形成された酸化膜と接するゲート電極が設けられ、半導体基板の表面側に形成された第1の主電極と裏面側に形成された第2の主電極との間に流れる動作電流がゲート電極に印加された電圧によってスイッチング制御される半導体装置であれば、同様の構造を採用することができ、同様の効果を奏することは明らかである。
また、上記の構成において、導電型(p型、n型)を逆転させても同様の効果を奏することは明らかである。半導体基板、ゲート電極等を構成する材料によらずに、上記の構造、製造方法を実現することができ、同様の効果を奏することも明らかである。
10、110 半導体装置(パワーMOSFET)
20、80 半導体基板
21、27、81、88 n+層
22、82 n−層
23、83 p−層
25、85 溝(トレンチ)
26、86 酸化膜
28、87 ゲート電極
29 底面電極
30、91 層間絶縁層
35、89 ソース電極(第1の主電極)
40、90 ドレイン電極(第2の主電極)
50 多結晶シリコン(ゲート電極材料)
60 絶縁層(SiO2)
100 フォトレジスト層
185 外周溝
301 開口部
20、80 半導体基板
21、27、81、88 n+層
22、82 n−層
23、83 p−層
25、85 溝(トレンチ)
26、86 酸化膜
28、87 ゲート電極
29 底面電極
30、91 層間絶縁層
35、89 ソース電極(第1の主電極)
40、90 ドレイン電極(第2の主電極)
50 多結晶シリコン(ゲート電極材料)
60 絶縁層(SiO2)
100 フォトレジスト層
185 外周溝
301 開口部
Claims (4)
- 半導体基板の表面側において溝が形成され、当該溝の内面に形成された酸化膜と接するゲート電極が設けられ、前記半導体基板の表面側に形成された第1の主電極と前記半導体基板の裏面側に形成された第2の主電極との間に流れる動作電流が前記ゲート電極に印加された電圧によってスイッチング制御され、前記ゲート電極が設けられた複数の前記溝が並行に形成された半導体装置であって、
前記ゲート電極は、前記溝の内部において、前記溝の両側面に分断されて形成され、
前記溝の底面において前記ゲート電極が形成されない部分の前記酸化膜上に、前記ゲート電極と分断され前記第1の主電極と電気的に接続された底面電極を具備し、
平面視において、複数の前記溝は前記半導体基板において分離されて形成されたことを特徴とする半導体装置。 - 平面視において、
前記溝の長手方向における端部は、円弧形状、又は円弧形状が直線部で連結された形状、とされたことを特徴とする請求項1に記載の半導体装置。 - 前記溝の長手方向と垂直な幅は3〜15μmの範囲であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記溝は、前記半導体基板をドライエッチングすることによって形成されたことを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014072801A JP2015195285A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014072801A JP2015195285A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015195285A true JP2015195285A (ja) | 2015-11-05 |
Family
ID=54434073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014072801A Pending JP2015195285A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015195285A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018022856A (ja) * | 2016-07-22 | 2018-02-08 | サンケン電気株式会社 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1098188A (ja) * | 1996-08-01 | 1998-04-14 | Kansai Electric Power Co Inc:The | 絶縁ゲート半導体装置 |
JP2000200901A (ja) * | 1999-01-05 | 2000-07-18 | Fuji Electric Co Ltd | トレンチ型mos半導体装置 |
JP2003188379A (ja) * | 2001-12-18 | 2003-07-04 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2004327598A (ja) * | 2003-04-23 | 2004-11-18 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2014
- 2014-03-31 JP JP2014072801A patent/JP2015195285A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1098188A (ja) * | 1996-08-01 | 1998-04-14 | Kansai Electric Power Co Inc:The | 絶縁ゲート半導体装置 |
JP2000200901A (ja) * | 1999-01-05 | 2000-07-18 | Fuji Electric Co Ltd | トレンチ型mos半導体装置 |
JP2003188379A (ja) * | 2001-12-18 | 2003-07-04 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2004327598A (ja) * | 2003-04-23 | 2004-11-18 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018022856A (ja) * | 2016-07-22 | 2018-02-08 | サンケン電気株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5511308B2 (ja) | 半導体装置およびその製造方法 | |
JP5214288B2 (ja) | 高電圧垂直トランジスタで集積された検知トランジスタ | |
US9263572B2 (en) | Semiconductor device with bottom gate wirings | |
JP2013080983A (ja) | 高電圧垂直トランジスタのためのセグメントピラーレイアウト | |
JP2007035841A (ja) | 半導体装置 | |
WO2013128833A1 (ja) | 半導体装置 | |
US10158011B2 (en) | Semiconductor device | |
JP2014027182A (ja) | 半導体装置 | |
JP2009016482A (ja) | 半導体装置およびその製造方法 | |
JP5994938B2 (ja) | 半導体装置の製造方法 | |
JP6337702B2 (ja) | 半導体装置及びその製造方法 | |
JP5422252B2 (ja) | 半導体装置の製造方法 | |
JP5971218B2 (ja) | 半導体装置 | |
JP6020488B2 (ja) | 半導体装置 | |
JP2018166169A (ja) | 半導体装置 | |
US11456375B2 (en) | Semiconductor device including first and second dummy trench gates | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2020031167A (ja) | 半導体装置およびその製造方法 | |
JP2015195285A (ja) | 半導体装置 | |
JP2015195286A (ja) | 半導体装置 | |
JP2015176900A (ja) | 半導体装置 | |
JP6131781B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
JP5876008B2 (ja) | 半導体装置 | |
JP3646343B2 (ja) | 半導体装置の製造方法 | |
JP2016225644A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180306 |