JP5994938B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5994938B2 JP5994938B2 JP2015519623A JP2015519623A JP5994938B2 JP 5994938 B2 JP5994938 B2 JP 5994938B2 JP 2015519623 A JP2015519623 A JP 2015519623A JP 2015519623 A JP2015519623 A JP 2015519623A JP 5994938 B2 JP5994938 B2 JP 5994938B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- semiconductor device
- manufacturing
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 125
- 238000004519 manufacturing process Methods 0.000 title claims description 72
- 239000000758 substrate Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 150000003377 silicon compounds Chemical class 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 98
- 229920002120 photoresistant polymer Polymers 0.000 description 33
- 238000005468 ion implantation Methods 0.000 description 26
- 239000004020 conductor Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ZQZCOBSUOFHDEE-UHFFFAOYSA-N tetrapropyl silicate Chemical compound CCCO[Si](OCCC)(OCCC)OCCC ZQZCOBSUOFHDEE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000003961 organosilicon compounds Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Description
まず、図25に示すように、シリコン基板301の表面から垂直方向に公知の反応性イオンエッチング(RIE)などによる異方性プラズマエッチングによりトレンチ302を形成する。シリコン基板301の表面にトレンチ302を形成することにより、トレンチ302で区画された活性メサ領域305およびフローティングメサ領域306が形成される。その後、図26に示すように、トレンチ302の内部にゲート酸化膜303aを形成する。
次に、このドープドポリシリコン層304を異方性エッチングによってエッチバックすることによって、図28に示すように、シリコン基板301の表面上およびトレンチ302の底部のドープドポリシリコン層304が除去されて、トレンチ302の両側壁部分に沿って張り付いた形状で分離されたドープドポリシリコン層304が残る。この工程において、トレンチ302の内壁面に沿って形成されたドープドポリシリコン層304は、トレンチ302の幅方向の側壁に間隙を介して対向する2つのドープドポリシリコン電極304a,304bに分離分割される。
次に、隣接するトレンチ302間のメサ状シリコン基板部分にp型ベース領域307を形成するため、図30に示すように、フォトリソグラフィで形成したフォトレジスト314aをマスクとしてシリコン基板301の表面からその内部にボロン(B)をイオン注入する。その後、フォトレジスト314aを除去した後、イオン注入されたボロンを活性化させる熱処理を施すことにより、p型ベース領域307(図31参照)が形成される。
このように従来のトレンチゲート型IGBTの製造方法では、2回のイオン注入により、図32に示すように、隣接するトレンチ302間のメサ状シリコン基板部分にp型ベース領域307とn+型エミッタ領域308を形成する。この2回のイオン注入において、トレンチ302の内部をレジスト(フォトレジスト314a,314b)で埋めることで、ゲート酸化膜303aが露出しているトレンチ302の底部へのイオン注入を防止している。
次に、図34に示すように、p型ベース領域307上およびn+型エミッタ領域308上の酸化膜303cを選択的に除去して開口し、エミッタ電極310を接触させる。この結果、図34に示すように、トレンチ302内の両側壁にゲート酸化膜303aを介してドープドポリシリコン層304がそれぞれ活性メサ領域305側のドープドポリシリコン電極304aとフローティングメサ領域306側のドープドポリシリコン電極304bとに分離分割されたトレンチゲート構造が形成される。
本明細書において、「主電極領域」とは、IGBTにおいてエミッタ領域又はコレクタ領域のいずれか一方となる低比抵抗の半導体領域を意味する。電界効果トランジスタ(FET)や静電誘導トランジスタ(SIT)においてはソース領域又はドレイン領域のいずれか一方となる半導体領域を意味するので「半導体装置」に依拠した名称となる。より具体的に、上記の「一方となる半導体領域」を「第1主電極領域」として定義すれば、「他方の半導体領域」は、「第2主電極領域」となる。すなわち、「第2主電極領域」とは、IGBTにおいては第1主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域、FET,SITにおいては上記第1主電極領域とはならないソース領域又はドレイン領域の何れか一方となる半導体領域を意味する。以下の第1および第2の実施の形態では、「第1主電極領域」にのみ着目して説明するので、「第1主電極領域」を便宜上「主電極領域」と呼ぶ。
また、本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、+および−の付記されていない半導体領域に比してそれぞれ相対的に不純物濃度が高いまたは低い半導体領域であることを意味する。
また、第1および第2の実施形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する第1および第2の実施形態の記載に限定されるものではない。
以下の第1および第2の実施形態では、本発明の「半導体装置」の代表例としてトレンチゲート型IGBTの製造方法に着目して例示的に説明する。また、以下の第1および第2の実施形態では、トレンチ内に分割して形成される2の電極の導電層として便宜上ドープドポリシリコン層を用いた場合について説明するが、導電層はドープドシリコン層に限定されるものではない。導電層としては、タングステン(W),モリブデン(Mo)などの高融点金属、これらの高融点金属のシリサイド、又はシリサイドとドープドポリシリコンとの複合膜のポリサイド膜などでもかまわない。
図1および図15に示すように、本発明の第1の実施形態にかかる半導体装置は、例えば単結晶シリコンからなる第1導電型(n−型)の半導体基板1を主体にしたトレンチゲート型IGBTである。
半導体基板1の表面には、トレンチ2で区画された活性メサ領域5とフローティングメサ領域6とが形成されている。活性メサ領域5およびフローティングメサ領域6は、トレンチ2の長手方向と直交する幅方向(短手方向)に交互にそれぞれ複数配置されている。
トランジスタセルは、主に、トレンチ2、第1絶縁膜としてのゲート絶縁膜3a、ゲート電極4a、第2導電型(p型)のチャネル形成領域7、第1導電型(n+型)の主電極領域8、第1導電型(n+型)のバッファ層11、第2導電型(p+型)のコレクタ領域(第2主電極領域)12、コレクタ電極(第2主電極)13などを有する構成になっている。「チャネル形成領域7」は、IGBTにおいてはベース領域を意味するが、IGBT以外の半導体装置においてはIGBTのベース領域に等価な表面にチャネルが形成される領域を意味する。また、「主電極領域8」は冒頭で述べたとおりIGBTのエミッタ領域を意味する。
ゲート絶縁膜3aは、トレンチ2の内壁に沿って形成され、例えば半導体基板1に熱酸化処理を施して作製された二酸化シリコン膜(SiO2)で形成されている。ゲート絶縁膜3aとしては熱酸化法の他に化学的気相堆積(CVD)法による酸化シリコン膜や窒化シリコン(Si3N4)膜、或いはこれらの積層膜を用いることができるが、高耐圧が要求されるパワーデバイス(電力用半導体装置)においては緻密性に有利な熱酸化法による酸化シリコン膜を用いることが好ましい。
ゲート電極4aは、トレンチ2内において、活性メサ領域5側の側壁にゲート絶縁膜3aを介して形成されている。チャネル形成領域7は、活性メサ領域5において、半導体基板1の表面に設けられている。主電極領域8は、活性メサ領域5において、チャネル形成領域7の一部となるトレンチ2の表面開口部に沿って接する領域に形成されている。バッファ層11およびコレクタ領域12は、半導体基板1の表面とは反対側の裏面に形成されている。コレクタ電極13は半導体基板1の裏面にコレクタ領域12と接するようにして形成されている。
ゲート電極4aおよびトレンチ内配線層4bは、導電層4として例えば不純物が添加された低比抵抗のドープドポリシリコン層で形成されている。このゲート電極4aおよびトレンチ内配線層4bは、トレンチ2内において、導電層4をトレンチ2の幅方向の側壁に間隙を介して対向する2つの導電体(配線層)に分離分割することによって形成される。
半導体基板1の表面上には、絶縁膜としての酸化膜3eを介してエミッタ電極10が形成されている。このエミッタ電極10は、酸化膜3eに形成された開口部3hを通してチャネル形成領域7および主電極領域8の各々と電気的に接続されている。
ここで、主電極領域8の表面パターンはトレンチ2の表面開口部に沿って接するパターンであるが、図1および図15に示すように、連続するパターンではなくトレンチ2間の基板表面に所定の間隔をおいて形成される構造とすることも好ましい。この構造では主電極領域8が形成される領域は活性メサ領域5となり、主電極領域8が形成されない領域はフローティングメサ領域6となる。これらの両領域5、6におけるチャネル形成領域7の深さは図9、図10に示すように同じ深さでもよいが、トレンチ2底部での電界強度を緩和するために、フローティングメサ領域6のチャネル形成領域7の深さをトレンチ2より深くすることも好ましい(図示せず)。
まず、図2に示す半導体基板1を準備する。
次に、図2に示すように、半導体基板1の表面から深さ方向、例えば垂直方向に延びるトレンチ2を形成する。トレンチ2は、例えばRIEなどのドライエッチングで形成する。この工程により、半導体基板1の表面に、トレンチ2で区画された活性メサ領域5およびフローティングメサ領域6が形成される。その後、図3に示すように、トレンチ2の内部に第1絶縁膜として例えば熱酸化処理により二酸化シリコン膜からなるゲート絶縁膜3aを形成する。
次に、この導電層4をRIEなどのドライエッチングでエッチバックすることによって、図5に示すように、半導体基板1の表面上およびトレンチ2上の導電層4を選択的に除去する。その後、半導体基板1の表面上のゲート絶縁膜3aをウエットエッチングなどにより選択的に除去して半導体基板1の表面を露出させる。これにより、図6に示すように、トレンチ2の内部だけにゲート絶縁膜3aと導電層4が選択的に埋め込まれ、半導体基板1の表面は略平坦面となる。
このようにして、チャネル形成領域7と主電極領域8とを形成することにより、トレンチ2内にフォトレジストの残渣を残すことなく活性メサ領域5の表面にチャネル形成領域7と主電極領域8とを形成することができる。主電極領域8は、チャネル形成領域7内の表層に形成される。
次に、フォトリソグラフィにより、ストライプ状表面パターンのトレンチ2内に埋め込まれた導電層4上の酸化膜3bの中央に、換言すればトレンチ2の幅方向の中央に対応する部分に、トレンチ2のストライプ状パターンに沿って窓明けエッチングをして、図11に示すように、酸化膜3bに開口部3dを形成する。開口部3dは、トレンチ2のストライプ状パターンと同様にストライプ状パターンで形成される。
この工程において、トレンチ2に充填された導電層4は、トレンチ2の幅方向の側壁に形成され、かつ孔9によって形成された間隙を介して互いに対向する2つの導電体、すなわちゲート電極4aとトレンチ内配線層4bとに分離分割される。ゲート電極4aは、活性メサ領域5のトレンチ2内における側壁にゲート絶縁膜3aを介して形成され、トレンチゲート型IGBTのゲート電極として使用される。トレンチ内配線層4bは、フローティングメサ領域6のトレンチ2内における側壁にゲート絶縁膜3aを介して形成され、ゲート電極4aと電気的に絶縁分離されると共に、帰還容量を低減する目的で後述するエミッタ電極10と電気的に接続される。
次に、開口部3h内を含む半導体基板1の表面上の全面にスパッタ蒸着などにより例えばアルミニウム(Al)膜、又はAl−Si,Al−Cu,Al−Cu−Siなどのアルミニウム合金膜などの金属膜を形成し、その後、この金属膜をパターンニングして、図14に示すように、開口部3hを通してチャネル形成領域7および主電極領域8の各々に接触する、すなわち電気的にかつ機械的に接続される金属電極としてのエミッタ電極10を形成する。
前述の第1の実施形態では、図4に示すようにトレンチ2内に導電層4をトレンチ2が完全に埋め尽くされる厚さで形成した。これに対し、第2の実施形態にかかる半導体装置の製造方法では、上述の図25および図26と同様の工程を施して、例えば単結晶シリコンからなる第1導電型(n−型)の半導体基板21にトレンチ22および第1絶縁膜としてのゲート絶縁膜23a(図16参照)を形成した後、上述の図27、図28と同様に、半導体基板21のトレンチ22内に導電層24として例えばドープドポリシリコン層をトレンチ22が埋め尽くされない程度の厚さ、換言すればトレンチ22内に空間が残るような厚さで例えばCVD法により形成する。例えば、2μmのトレンチ幅に対して、厚さ0.5μm程度の導電層24を形成する。この導電層24をRIEやイオンミリングなどの指向性の高いドライエッチングによってエッチバックすることにより、半導体基板21の表面上およびトレンチ22の底部における部分の導電層24が除去されて、図16に示すように、トレンチ22の両側壁部分に沿って張り付いた形状で分離された導電層24が残り、この導電層24からなる2つの導電体、すなわちゲート電極24aとトレンチ内配線層24bとが形成される。このゲート電極24aおよびトレンチ内配線層24bは、トレンチ22の内壁面に沿ってトレンチ22の幅方向の側壁に形成され、かつ膜厚を薄くすることによって形成された間隙を介して互いに対向して分離分割される。ゲート電極24aは、活性メサ領域25のトレンチ22内における側壁にゲート絶縁膜23aを介して形成され、トレンチゲート型IGBTのゲート電極を構成する。トレンチ内配線層24bは、フローティングメサ領域26のトレンチ22内における側壁にゲート絶縁膜23aを介して形成され、ゲート電極24aと電気的に分離されると共に、帰還容量を低減する目的で後述するエミッタ電極30と電気的に接続される。ゲート絶縁膜23aは、例えば半導体基板21に熱酸化処理を施して作製された二酸化シリコン膜からなる。
次に、図18に示すように、半導体基板21の表面上の絶縁膜、すなわち酸化膜23bおよびゲート絶縁膜23aをエッチングにより選択的に除去して半導体基板21の表面を露出させる。これにより、トレンチ22の内部だけに、ゲート絶縁膜23aと、酸化膜23bと、この酸化膜23bを介して対向する2つの導電体(ゲート電極24a,トレンチ内配線層24b)とが選択的に埋め込まれ、半導体基板21の表面は略平坦面となる。
このようにして、フォトリソグラフィとイオン注入でチャネル形成領域27と主電極領域28とを形成することにより、トレンチ22内にレジストの残渣を残すことなく活性メサ領域25の表面にチャネル形成領域27と主電極領域28とを形成することができる。主電極領域28は、チャネル形成領域27内の表層に形成される。
次に、図23に示すように、フォトリソグラフィによって、第1の実施形態と同様に、チャネル形成領域27上および主電極領域28上の絶縁膜、すなわち酸化膜23cを選択的に除去して開口部23h(図23参照)を形成する。
次に、開口部23h内を含む半導体基板21の表面上の全面にスパッタ蒸着などにより例えばアルミニウム膜、又はアルミニウム合金膜などの金属膜を形成し、その後、この金属膜をパターンニングして、図23に示すように、開口部23hを通してチャネル形成領域27および主電極領域28の各々に接触する、すなわち電気的にかつ機械的に接続される金属電極としてのエミッタ電極(第1主電極)30を形成する。
これ以降のウエハプロセスは第1の実施形態と同様にすることにより、本発明の第2の実施形態にかかる半導体装置(トレンチゲート型IGBT)のウエハプロセスとなる。
以上説明した本発明の第1および第2の実施形態にかかる半導体装置の製造方法では、主電極領域がn型で形成されたnpn型のトレンチゲート型IGBTについて説明した。しかしながら、本発明はこれに限定されるものではなく、例えば、主電極領域(第1主電極領域)がp型で形成されたpnp型のトレンチゲート型IGBTの製造に適用することができる。また、nチャネル導電型やpチャネル導電型のトレンチゲート型MISFETの製造に適用することができる。
また、半導体基板の裏面側のコレクタ領域を形成しないようにすれば、他の絶縁ゲート型半導体装置の例としてトレンチゲート型MOSFETやトレンチゲート型MOSSITとすることも容易である。
以上説明したように、本発明の第1および第2の実施形態にかかる半導体装置の製造方法によれば、いずれもトレンチ内にフォトレジストが残存しないプロセスを有する半導体装置の製造方法とすることができる。
また、本発明の第1および第2の実施形態にかかる半導体装置の製造方法では、導電層としてドープドポリシリコン層を用いた場合について説明したが、冒頭で述べたとおり、本発明はこれに限定されるものではなく、例えば白金(Pt)、タングステン、モリブデンなどの高融点金属層やシリサイド層、或いはシリサイド層とドープドポリシリコン層との複合層を導電層として用いたトレンチゲート型半導体装置に適用することができる。
2,22…トレンチ
3a,23a…ゲート絶縁膜
3b,3c,23b,23c,23e…酸化膜、
3h,23h…開口部
4,24…ドープドポリシリコン層
4a,24a…ゲート電極
4b,24b…電極
5,25…活性メサ領域
6,26…フローティングメサ領域
7,27…チャネル形成領域
8,28…主電極領域
9…孔
10,30…エミッタ電極
11…バッファ層
12…コレクタ領域
13…コレクタ電極
14,14a…フォトレジスト
Claims (5)
- 第1導電型の半導体基板の表面から深さ方向にトレンチを形成する工程と、
前記トレンチ内に第1絶縁膜を介して前記トレンチの内部全体を埋め込むように導電層を形成する工程と、
前記トレンチの内部において前記導電層を分割して互いに対向するゲート電極とトレンチ内配線層に分割し、前記ゲート電極と前記トレンチ内配線層との間隙を第2絶縁膜で充填する工程と、
前記半導体基板の表面の全面に第2導電型の不純物を導入して第2導電型のチャネル形成領域を形成する工程と、
前記チャネル形成領域の一部となる前記トレンチの表面開口部に沿って接する領域に第1導電型の主電極領域を選択的に形成する工程と、
を含み、
前記チャネル形成領域を形成する工程及び前記主電極領域を形成する工程は、前記導電層を形成した後であって前記導電層を分離する前に実施することを特徴とする半導体装置の製造方法。 - 前記チャネル形成領域を形成する工程は、前記半導体基板の表面の全面に第2導電型の不純物イオンを注入する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記主電極領域を形成する工程は、前記チャネル形成領域に第1導電型の不純物イオンを選択的に注入する工程を含むことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記導電層は、不純物が添加されたポリシリコン層であることを特徴とする請求項1から請求項3の何れか1項に記載の半導体装置の製造方法。
- 前記第1絶縁膜は前記半導体基板の熱酸化により作製されており、前記第2絶縁膜はHTO、有機シリコン化合物、PSG、BPSGの何れかであることを特徴とする請求項1から請求項4の何れか1項に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114979 | 2013-05-31 | ||
JP2013114979 | 2013-05-31 | ||
PCT/JP2014/002499 WO2014192234A1 (ja) | 2013-05-31 | 2014-05-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5994938B2 true JP5994938B2 (ja) | 2016-09-21 |
JPWO2014192234A1 JPWO2014192234A1 (ja) | 2017-02-23 |
Family
ID=51988289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015519623A Active JP5994938B2 (ja) | 2013-05-31 | 2014-05-12 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10062761B2 (ja) |
EP (1) | EP2919273B1 (ja) |
JP (1) | JP5994938B2 (ja) |
CN (1) | CN104854705B (ja) |
WO (1) | WO2014192234A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3327806B1 (en) * | 2016-11-24 | 2021-07-21 | Murata Integrated Passive Solutions | Integrated electronic component suitable for broadband biasing |
CN108630540B (zh) * | 2017-03-24 | 2021-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
CN111180395B (zh) * | 2018-11-09 | 2022-06-17 | 长鑫存储技术有限公司 | 半导体器件的形成方法 |
US11355630B2 (en) | 2020-09-11 | 2022-06-07 | Wolfspeed, Inc. | Trench bottom shielding methods and approaches for trenched semiconductor device structures |
JP7490597B2 (ja) * | 2021-03-05 | 2024-05-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN113299757A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种抑制尖峰电压的mosfet结构及其制造方法 |
CN114093934B (zh) * | 2022-01-20 | 2022-05-20 | 深圳市威兆半导体有限公司 | 一种igbt器件及其制造方法 |
CN116779666B (zh) * | 2023-08-22 | 2024-03-26 | 深圳芯能半导体技术有限公司 | 一种带esd结构的igbt芯片及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030160270A1 (en) * | 2002-01-28 | 2003-08-28 | Frank Pfirsch | Power semiconductor component, IGBT, IEGT, field-effect transistor, and method for fabricating the semiconductor component |
US20060216895A1 (en) * | 2005-03-28 | 2006-09-28 | Pyramis Corporation | Power semiconductor device having buried gate bus and process for fabricating the same |
JP2012064641A (ja) * | 2010-09-14 | 2012-03-29 | Toshiba Corp | 半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19705276A1 (de) * | 1996-12-06 | 1998-08-20 | Semikron Elektronik Gmbh | IGBT mit Trench-Gate-Struktur |
JP2002184980A (ja) | 2000-10-05 | 2002-06-28 | Fuji Electric Co Ltd | トレンチ型ラテラルmosfetおよびその製造方法 |
US6462387B1 (en) * | 2001-06-29 | 2002-10-08 | Chinatech Corporation | High density read only memory |
JP2004207706A (ja) * | 2002-12-10 | 2004-07-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
JP4959928B2 (ja) * | 2004-09-07 | 2012-06-27 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
US7719080B2 (en) * | 2005-06-20 | 2010-05-18 | Teledyne Scientific & Imaging, Llc | Semiconductor device with a conduction enhancement layer |
JP4294050B2 (ja) * | 2006-12-27 | 2009-07-08 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
JP5221976B2 (ja) * | 2008-02-19 | 2013-06-26 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP5724635B2 (ja) * | 2011-05-26 | 2015-05-27 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP5806535B2 (ja) * | 2011-07-20 | 2015-11-10 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
EP2985790B1 (en) | 2013-04-11 | 2021-06-09 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
-
2014
- 2014-05-12 WO PCT/JP2014/002499 patent/WO2014192234A1/ja active Application Filing
- 2014-05-12 JP JP2015519623A patent/JP5994938B2/ja active Active
- 2014-05-12 CN CN201480003361.XA patent/CN104854705B/zh active Active
- 2014-05-12 EP EP14803515.7A patent/EP2919273B1/en active Active
-
2015
- 2015-06-04 US US14/730,851 patent/US10062761B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030160270A1 (en) * | 2002-01-28 | 2003-08-28 | Frank Pfirsch | Power semiconductor component, IGBT, IEGT, field-effect transistor, and method for fabricating the semiconductor component |
US20060216895A1 (en) * | 2005-03-28 | 2006-09-28 | Pyramis Corporation | Power semiconductor device having buried gate bus and process for fabricating the same |
JP2012064641A (ja) * | 2010-09-14 | 2012-03-29 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2014192234A1 (ja) | 2017-02-23 |
US20150270361A1 (en) | 2015-09-24 |
CN104854705B (zh) | 2018-01-09 |
EP2919273A1 (en) | 2015-09-16 |
WO2014192234A1 (ja) | 2014-12-04 |
CN104854705A (zh) | 2015-08-19 |
EP2919273B1 (en) | 2018-02-14 |
US10062761B2 (en) | 2018-08-28 |
EP2919273A4 (en) | 2016-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5994938B2 (ja) | 半導体装置の製造方法 | |
JP6683228B2 (ja) | 半導体装置 | |
TWI445161B (zh) | 半導體裝置及其製備方法 | |
JP6666671B2 (ja) | 半導体装置 | |
US7906388B2 (en) | Semiconductor device and method for manufacture | |
JP5511308B2 (ja) | 半導体装置およびその製造方法 | |
JP5091487B2 (ja) | 半導体装置の製造方法 | |
JP2008098593A (ja) | 半導体装置及びその製造方法 | |
JP5509543B2 (ja) | 半導体装置の製造方法 | |
JP6566835B2 (ja) | 半導体装置およびその製造方法 | |
JP7125339B2 (ja) | 半導体装置およびその製造方法 | |
TW201413797A (zh) | Mos電晶體及其形成方法 | |
JP5971218B2 (ja) | 半導体装置 | |
JP2011176027A (ja) | 半導体素子および半導体素子の製造方法 | |
JP3701227B2 (ja) | 半導体装置及びその製造方法 | |
JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型misデバイスの製造方法 | |
JP5616720B2 (ja) | 半導体装置およびその製造方法 | |
TW201327686A (zh) | 具有超級介面之溝槽型功率電晶體元件及其製作方法 | |
JP5096675B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
JP2016197670A (ja) | 半導体装置 | |
US6878997B2 (en) | Compensation component and method for fabricating the component | |
JP3921764B2 (ja) | 半導体装置の製造方法 | |
JP2009071009A (ja) | 半導体装置及びその製造方法 | |
JP2005026391A (ja) | Mos型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5994938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |