CN111180395B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN111180395B CN111180395B CN201811332614.4A CN201811332614A CN111180395B CN 111180395 B CN111180395 B CN 111180395B CN 201811332614 A CN201811332614 A CN 201811332614A CN 111180395 B CN111180395 B CN 111180395B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- gate
- electrode layer
- work function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 37
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- 239000008367 deionised water Substances 0.000 claims description 11
- 229910021641 deionized water Inorganic materials 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000012459 cleaning agent Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 abstract description 14
- 230000006911 nucleation Effects 0.000 abstract description 6
- 238000010899 nucleation Methods 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910001868 water Inorganic materials 0.000 description 5
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910006358 Si—OH Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体器件的形成方法，在衬底中的栅极沟槽的内壁上形成栅氧化层，再对所述栅极沟槽进行亲水处理，然后再依次形成功函数层及栅电极层于所述栅极沟槽中，使所述栅氧化层、功函数层及栅电极层构成栅极结构，所述亲水处理增加了栅极沟槽内氢氧基的浓度，进而可以促进功函数层的成核，使形成的功函数层的均匀性更好，能够有效的减小漏电流且提高了功函数层的粘附性，使半导体器件的性能更好。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体技术的不断发展，动态随机存储器(DRAM)产品对性能的要求越来越高。DRAM通常采用埋栅结构的晶体管，但是目前晶体管的栅极结构的功函数层均匀性较差，且粘附性也不好，导致器件产生缺陷。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，以解决现有的栅极结构的功函数层均一性较差、粘附性不好的问题
为了达到上述目的，本发明提供了一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底中形成有栅极沟槽，所述栅极沟槽的内壁上形成有栅氧化层；
对所述栅极沟槽进行亲水处理；以及，
依次形成功函数层及栅电极层于所述栅极沟槽中，所述功函数层位于所述栅氧化层上并覆盖所述栅极沟槽的内壁，所述栅电极层位于所述功函数层上并填充所述栅极沟槽，所述栅氧化层、功函数层及栅电极层构成栅极结构。
可选的，形成所述栅极结构之后，所述半导体器件的形成方法还包括：
形成绝缘介质层于所述衬底上，所述绝缘介质层中形成有接触窗；
对所述接触窗进行亲水处理；
形成第一电极层于所述接触窗的内壁上；
形成电容介质层于所述第一电极层上，且所述电容介质层覆盖所述接触窗的内壁并延伸覆盖所述绝缘介质层；
对所述接触窗再次进行亲水处理；
形成第二电极层于所述接触窗中，所述第二电极层填充所述接触窗并延伸覆盖所述绝缘介质层上的电容介质层，所述第一电极层、电容介质层及第二电极层构成电容结构。
可选的，在惰性气体的保护下对所述栅极沟槽和/或所述接触窗进行亲水处理，所述亲水处理的处理剂包括去离子水、一号标准清洗剂或二号标准清洗剂。
可选的，在氮气的保护下采用去离子水对所述栅极沟槽和/或所述接触窗进行亲水处理，所述去离子水的流量介于50L/min-120L/min，亲水处理的时间介于30s-200s。
可选的，形成所述功函数层、所述第一电极层及所述第二电极层的工艺均包括化学气相沉积、原子层沉积、超临界流体沉积、等离子体增强化学气相沉积或等离子体原子层沉积中的一种或多种。
可选的，所述功函数层、第一电极层及第二电极层的生长模式均为三维岛屿生长模式。
可选的，所述功函数层、第一电极层及第二电极层的材料包括氮化钛。
可选的，所述衬底中还形成有源区和漏区，所述源区和所述漏区位于所述栅极结构两侧，所述接触窗对应所述源区。
可选的，在形成所述绝缘介质层之前，所述半导体器件的形成方法还包括：
形成氧化硅层于所述衬底上；
刻蚀所述氧化硅层以形成对应所述源区的开口；
在所述源区中形成存储节点接触。
可选的，所述栅极沟槽的在垂直于深度方向的横向宽度尺寸介于15nm-30nm，所述功函数层的厚度介于1.5nm-3.5nm，所述栅氧化层的厚度介于2nm-6nm。
在本发明提供的半导体器件的形成方法中，在衬底中的栅极沟槽的内壁上形成栅氧化层，再对所述栅极沟槽进行亲水处理，然后再依次形成功函数层及栅电极层于所述栅极沟槽中，使所述栅氧化层、功函数层及栅电极层构成栅极结构，所述亲水处理增加了栅极沟槽内氢氧基的浓度，进而可以促进功函数层的成核，使形成的功函数层的均匀性更好，能够有效的减小漏电流且提高了功函数层的粘附性，使半导体器件的性能更好。
附图说明
图1为本发明实施例提供的半导体器件的形成方法的流程图；
图2-图10为本发明实施例提供的采用所述半导体器件的形成方法形成的半导体结构的剖面示意图；
其中，附图标记为：
1-衬底；11-漏区；12-源区；13-沟槽隔离结构；
2-栅极结构；21-栅极沟槽；22-栅氧化层；23-功函数层；24-栅电极层；25-绝缘层；
3-氧化硅层；31-存储节点接触；
4-绝缘介质层；41-接触窗；
5-电容结构；51-第一电极层；52-电容介质层；53-第二电极层。
具体实施方式
发明人发现，DRAM通常包括埋入衬底中的栅极结构及形成于所述衬底上的电容结构，栅极结构通常会在栅电极与栅氧化层之间形成一功函数层来改变临界电压，功函数层的均匀性是直接影响栅极漏电流的关键因素之一，当功函数层的均匀性较差时，栅极漏电流也较大，且功函数层的粘附性也不好，无法牢固的粘附在基底上，也会影响栅电极的附着能力、晶粒大小、晶向结构及台阶覆盖率，使半导体器件产生缺陷。进一步，电容结构通常包括上极板、下极板及位于上下极板之间的电介质，而所述上极板和下极板的均匀性会影响电容结构的漏电流的大小，当所述上极板和下极板的均匀性较差时，电容结构保存电荷的能力变差，所需的电容刷新频率将提高，进而影响半导体器件的性能。
发明人通过进一步研究发现，三维岛屿生长模式的薄膜材料在衬底上的初始化反应情况对后续的岛状生长、岛状结构的融合成膜有很大的影响，当衬底上的氢氧基(OH)数目偏少时，初始化反应中的薄膜材料的成核数目就明显偏少，经历过岛状生长及融合后，形成的薄膜表面的均匀性较差，从而其黏附能力、防止漏电流的能力都有不同程度的降低。以下针对薄膜材料为氮化钛、衬底为硅衬底，生长方式为原子层沉积(ALD)为例进行说明：
ALD氮化钛时，是在衬底上通过不断交替通入氯化钛(TiCl4)和氨气(NH3)气体来反应以形成氮化钛(TiN)，其反应式可以表示为：
Si-OH+TiCl4->Si-O-TiClx+HCl
Si-O-TiClx+NH3->Si-OH+TiN+HCl
首先，衬底中的硅与氢氧基之间通过共价键键合，氢氧基能够吸引氯化钛分子以使氢氧基中的氢被氯化钛替代，再通入氨气后，氨气中的氢又替代氯化钛重新与氧键合形成氢氧基，钛与氨气中的氮结合形成氮化钛，所以，在通入氯化钛之前，衬底上的氢氧基浓度是至关重要的，其直接影响了衬底吸引氯化钛的能力，若衬底上的氢氧基浓度较高，则衬底可以结合更多的氯化钛，进而促进氮化钛的成核，提高了反应的速率并使形成的氮化钛层的质量和均匀性更好。
基于此，本发明提供了一种半导体器件的形成方法，在衬底中的栅极沟槽的内壁上形成栅氧化层，再对所述栅极沟槽进行亲水处理，然后再依次形成功函数层及栅电极层于所述栅极沟槽中，使所述栅氧化层、功函数层及栅电极层构成栅极结构，所述亲水处理增加了栅极沟槽内氢氧基的浓度，进而在可以促进功函数层的成核，使形成的功函数层的均匀性更好，能够有效的减小漏电流且提高了功函数层的粘附性，使半导体器件的性能更好。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参阅图1，本实施例提供了一种半导体器件的形成方法，包括：
S1：提供衬底，所述衬底中形成有栅极沟槽，所述栅极沟槽的内壁上形成有栅氧化层；
S2：对所述栅极沟槽进行亲水处理；以及，
S3：依次形成功函数层及栅电极层于所述栅极沟槽中，所述功函数层位于所述栅氧化层上并覆盖所述栅极沟槽的内壁，所述栅电极层位于所述功函数层上并填充所述栅极沟槽，所述栅氧化层、功函数层及栅电极层构成栅极结构。
具体的，请参阅图2-图9，其为采用本实施例提供的半导体器件的形成方法形成的半导体结构的剖面示意图，接下来，将结合图2-图8对本实施例提供的半导体器件的形成方法作详细阐述。
首先请参阅图2，执行步骤S1，提供衬底1，所述衬底1可以形成有源区及用于隔离所述有源区的沟槽隔离结构13，所述有源区包括源区12和漏区11，所述源区12和所述漏区11之间的所述衬底1中形成有栅极沟槽21，所述栅极沟槽21从所述衬底1的顶面延伸至所述衬底1内，所述栅极沟槽21的内壁上形成有一栅氧化层22，其材料具体可以是氧化硅，本实施例中，通过高温炉管氧化的方法或原位水汽氧化(ISSG)的方法以形成所述栅氧化层22。
接着请参阅图3，执行步骤S2，对所述栅极沟槽21进行亲水处理，以提高所述栅极沟槽21中氢氧基的浓度。具体的，可以在惰性气体的保护下对所述栅极沟槽21进行亲水处理，所述亲水处理的处理剂包括去离子水(DIW)、一号标准清洗剂(SC-1)或二号标准清洗剂(SC-2)，所述去离子水的主要成分为水(H2O)，一号标准清洗剂的主要成分为氢氧化铵、双氧水及水(NH4OH/H2O2/H2O)，二号标准清洗剂(SC-2)的主要成分为盐酸、双氧水及水(HCl/H2O2/H2O)，采用上述三种处理剂处理所述衬底1后，均会增加所述栅极沟槽21中氢氧基的浓度。本实施例中，在氮气的保护下采用去离子水对所述栅极沟槽21进行亲水处理，所述去离子水的流量介于50-120L/min，亲水处理的时间介于30s-200s，可以理解的是，所述亲水处理还可以是其他的工艺条件，在此不再一一举例。
接下来，请参阅图4，执行步骤S3，在所述栅极沟槽21中形成功函数层23，使所述功函数层23位于所述栅氧化层22上且覆盖所述栅极沟槽21中的内壁，所述功函数层23可以用于调节半导体器件的临界电压，其材料通常是可导电的金属材料，本实施例中，所述功函数层23的材料为氮化钛，且由于氮化钛的生长模式为三维岛屿生长模式，亲水处理后，所述栅极沟槽21中的氢氧基浓度上升，能够使加快氮化钛的成核，并且提高了形成的氮化钛层的质量和均匀性，还提高了氮化钛层的粘附力，使功函数层23能够更加牢固的附着在衬底1上，也能够较好的粘附住后续形成的栅电极层，且由于所述功函数层23的均匀性较好，也可以有效的减小栅极漏电流。
接着请参阅图5，在所述栅极沟槽21中形成栅极导电层24，所述栅极导电层24填充部分深度的所述栅极沟槽21，即所述栅极导电层24的顶部低于所述衬底1的顶面以使所述栅极沟槽21的上部分构成一容置空间。接着填充一绝缘层25在所述容置空间内，以填满所述栅极沟槽21，所述栅氧化层22、功函数层23、栅电极层24及绝缘层25共同构成栅极结构2。
进一步，所述栅极沟槽21的在垂直于深度方向的横向宽度尺寸介于15nm-30nm，所述功函数层23的厚度介于1.5nm-3.5nm，所述栅氧化层22的厚度介于2nm-6nm。
接下来，请参阅图6，在所述衬底1上形成氧化硅层3，刻蚀所述氧化硅层3以形成对应所述源区12的开口，在形成存储节点接触31于所述开口3中，所述存储节点接触31与所述源区12电连接。
如图7所示，在所述衬底1上形成绝缘介质层4，并刻蚀所述绝缘介质层4以形成接触窗41，所述接触窗41的位置对应所述衬底1中的源区12，以使形成的所述接触窗41能够露出所述存储节点接触31。可选的，所述接触窗41的横向宽度尺寸可以与所述存储节点接触31的横向宽度尺寸相同，以实现更好的接触效果。接着对所述接触窗41进行亲水处理，以提高所述接触窗41内的氢氧基浓度。如图8所示，再在所述接触窗41的内壁上形成第一电极层51，以使所述第一电极层51的均匀性和粘附性更好，接着在所述第一电极层51上形成电容介质层52，所述电容介质层52不仅覆盖所述第一电极层51，还覆盖了所述绝缘介质层4。可以理解的是，此时所述电容介质层52也仅是覆盖所述接触窗41的内壁，并未将所述第一电极层51填充上。然后再次对所述接触窗41进行亲水处理，以提高所述接触窗41内的氢氧基浓度，亲水处理后填充第二电极层53于所述接触窗41中，以使形成的所述第二电极层53的均匀性和粘附性也更好。所述第一电极层51、电容介质层52及第二电极层53构成了电容结构5，具体如图9所示。
所述电容结构5作为半导体器件的存储电容，所述第一电极层51、电容介质层52及第二电极层53分别构成存储电容的下极板、电介质和上极板，由于所述第一电极层51和第二电极层53的均匀性和粘附性都比较好，漏电流也将减小，存储电容保存电荷的能力上升，所需的电容刷新频率将减少，进而提高了半导体器件的性能。
可以理解的是，所述第一电极层51和所述第二电极层53均可以采用生长模式均为三维岛屿生长模式的材料形成，例如是氮化钛等，对所述接触窗41进行两次亲水处理的工艺与对所述栅极沟槽21进行亲水处理的工艺可以相同，也可以采用其他的亲水工艺，在此不再赘述。形成所述功函数层23、第一电极层51及第二电极层53的工艺包括化学气相沉积、原子层沉积、超临界流体沉积、等离子体增强化学的气相沉积或等离子体原子层沉积中的一种或多种，本发明不作限制。
本实施例中，每个所述有源区中形成有一个所述栅极结构2，可以理解的是，在其他实施例中，每个所述有源区还可以形成两个所述栅极结构2，如图10所示，当然，所述有源区还可以形成两个以上的所述栅极结构2，在此不再一一举例。
综上，在本发明实施例提供的半导体器件的形成方法中，在衬底中的栅极沟槽的内壁上形成栅氧化层，再对所述栅极沟槽进行亲水处理，然后再依次形成功函数层及栅电极层于所述栅极沟槽中，使所述栅氧化层、功函数层及栅电极层构成栅极结构，所述亲水处理增加了栅极沟槽内氢氧基的浓度，进而可以促进功函数层的成核，使形成的功函数层的均匀性更好，能够有效的减小漏电流且提高了功函数层的粘附性，使半导体器件的性能更好。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (9)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底中形成有栅极沟槽，所述栅极沟槽的内壁上形成有栅氧化层；
对所述栅极沟槽进行亲水处理；以及，
依次形成功函数层及栅电极层于所述栅极沟槽中，所述功函数层位于所述栅氧化层上并覆盖所述栅极沟槽的内壁，所述栅电极层位于所述功函数层上并填充所述栅极沟槽，所述栅氧化层、功函数层及栅电极层构成栅极结构；
形成所述栅极结构之后，所述半导体器件的形成方法还包括：
形成绝缘介质层于所述衬底上，所述绝缘介质层中形成有接触窗；
对所述接触窗进行亲水处理；
形成第一电极层于所述接触窗的内壁上；
形成电容介质层于所述第一电极层上，且所述电容介质层覆盖所述接触窗的内壁并延伸覆盖所述绝缘介质层；
对所述接触窗再次进行亲水处理；
形成第二电极层于所述接触窗中，所述第二电极层填充所述接触窗并延伸覆盖所述绝缘介质层上的电容介质层，所述第一电极层、电容介质层及第二电极层构成电容结构。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，在惰性气体的保护下对所述栅极沟槽和/或所述接触窗进行亲水处理，所述亲水处理的处理剂包括去离子水、一号标准清洗剂或二号标准清洗剂。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，在氮气的保护下采用去离子水对所述栅极沟槽和/或所述接触窗进行亲水处理，所述去离子水的流量介于50L/min-120L/min，亲水处理的时间介于30s-200s。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述功函数层、所述第一电极层及所述第二电极层的工艺均包括化学气相沉积、原子层沉积、超临界流体沉积、等离子体增强化学气相沉积或等离子体原子层沉积中的一种或多种。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述功函数层、第一电极层及第二电极层的生长模式均为三维岛屿生长模式。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述功函数层、第一电极层及第二电极层的材料包括氮化钛。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底中还形成有源区和漏区，所述源区和所述漏区位于所述栅极结构两侧，所述接触窗对应所述源区。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，在形成所述绝缘介质层之前，所述半导体器件的形成方法还包括：
形成氧化硅层于所述衬底上；
刻蚀所述氧化硅层以形成对应所述源区的开口；
在所述源区中形成存储节点接触。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极沟槽的在垂直于深度方向的横向宽度尺寸介于15nm-30nm，所述功函数层的厚度介于1.5nm-3.5nm，所述栅氧化层的厚度介于2nm-6nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811332614.4A CN111180395B (zh) | 2018-11-09 | 2018-11-09 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811332614.4A CN111180395B (zh) | 2018-11-09 | 2018-11-09 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111180395A CN111180395A (zh) | 2020-05-19 |
| CN111180395B true CN111180395B (zh) | 2022-06-17 |
Family
ID=70653547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811332614.4A Active CN111180395B (zh) | 2018-11-09 | 2018-11-09 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111180395B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117529102B (zh) * | 2024-01-03 | 2024-05-14 | 长鑫新桥存储技术有限公司 | 半导体结构及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201036042A (en) * | 2009-03-23 | 2010-10-01 | Samsung Electronics Co Ltd | Method of forming buried gate electrode |
| KR20110003218A (ko) * | 2009-07-03 | 2011-01-11 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 제조 방법 |
| KR20120012223A (ko) * | 2010-07-30 | 2012-02-09 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체 장치 제조방법 |
| CN102420136A (zh) * | 2010-09-25 | 2012-04-18 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| JP2012099775A (ja) * | 2010-11-05 | 2012-05-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR20130055981A (ko) * | 2011-11-21 | 2013-05-29 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| CN104854705A (zh) * | 2013-05-31 | 2015-08-19 | 富士电机株式会社 | 半导体装置的制造方法 |
| CN107437511A (zh) * | 2016-05-25 | 2017-12-05 | 英飞凌科技股份有限公司 | 用于形成半导体器件的方法以及半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090311868A1 (en) * | 2008-06-16 | 2009-12-17 | Nec Electronics Corporation | Semiconductor device manufacturing method |
-
2018
- 2018-11-09 CN CN201811332614.4A patent/CN111180395B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201036042A (en) * | 2009-03-23 | 2010-10-01 | Samsung Electronics Co Ltd | Method of forming buried gate electrode |
| KR20110003218A (ko) * | 2009-07-03 | 2011-01-11 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 제조 방법 |
| KR20120012223A (ko) * | 2010-07-30 | 2012-02-09 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체 장치 제조방법 |
| CN102420136A (zh) * | 2010-09-25 | 2012-04-18 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| JP2012099775A (ja) * | 2010-11-05 | 2012-05-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR20130055981A (ko) * | 2011-11-21 | 2013-05-29 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| CN104854705A (zh) * | 2013-05-31 | 2015-08-19 | 富士电机株式会社 | 半导体装置的制造方法 |
| CN107437511A (zh) * | 2016-05-25 | 2017-12-05 | 英飞凌科技股份有限公司 | 用于形成半导体器件的方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111180395A (zh) | 2020-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200064925A (ko) | Dram 워드라인에서의 게이트 유도 드레인 누설의 감소 | |
| US20110244673A1 (en) | Method for fabricating semiconductor device with buried gates | |
| US20020076946A1 (en) | Method for forming Ta2O5 dielectric layer | |
| US7741671B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| US11621266B2 (en) | Method of testing a gap fill for DRAM | |
| US20180190661A1 (en) | Semiconductor device and method for fabricating the same | |
| US20190355733A1 (en) | Flash memory containing air gaps | |
| US6825081B2 (en) | Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors | |
| JP4493295B2 (ja) | シリコンオキシド層を含む半導体素子の製造方法 | |
| CN111180395B (zh) | 半导体器件的形成方法 | |
| KR100500940B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP2002134715A (ja) | 半導体集積回路装置およびその製造方法 | |
| US7678714B2 (en) | Method for manufacturing dynamic random access memory | |
| CN109755244B (zh) | 一种制作动态随机存储器的埋入式字符线的方法 | |
| US12114488B2 (en) | Enhancing gapfill performance of dram word line | |
| KR100524935B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| US20030052353A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| KR100937988B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US20040126964A1 (en) | Method for fabricating capacitor in semiconductor device | |
| US9887088B1 (en) | Method for fabricating semiconductor device | |
| KR100261212B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| JP2006135231A (ja) | 半導体装置及びその製造方法 | |
| CN114628246A (zh) | 一种半导体栅极的制备方法 | |
| KR100800136B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040001496A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |