CN114628246A - 一种半导体栅极的制备方法 - Google Patents

一种半导体栅极的制备方法 Download PDF

Info

Publication number
CN114628246A
CN114628246A CN202011452881.2A CN202011452881A CN114628246A CN 114628246 A CN114628246 A CN 114628246A CN 202011452881 A CN202011452881 A CN 202011452881A CN 114628246 A CN114628246 A CN 114628246A
Authority
CN
China
Prior art keywords
plasma treatment
barrier layer
gate
gas
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011452881.2A
Other languages
English (en)
Inventor
李相遇
安重镒
高建峰
刘卫兵
项金娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202011452881.2A priority Critical patent/CN114628246A/zh
Publication of CN114628246A publication Critical patent/CN114628246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种半导体栅极的制备方法。一种半导体栅极的制备方法，包括：在半导体衬底形成栅极沟槽；在所述栅极沟槽的底壁和侧壁上依次形成氧化层、阻挡层，所述阻挡层为氮化钛；然后对所述阻挡层进行等离子处理，所述等离子处理采用的气体源至少含有氨气；之后填充金属栅极。本发明能够去除氮化钛TiN沉积和RTN处理过程中产生的氧、氯等杂质，降低栅极电阻，避免因晶体管温度升高引发的器件不良。

Description

一种半导体栅极的制备方法
技术领域
本发明涉及半导体生产工艺领域，特别涉及一种半导体栅极的制备方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)作为一种公知的半导体存储装置，目前被广泛使用于各种电子设备中。动态随机存取存储器(DRAM)由许多重复的存储单元(cell)组成，每一个存储单元主要由一个晶体管与一个由晶体管所操控的电容器所构成，且存储单元会排列成阵列形式，每一个存储单元通过字线(word line，简写为WL)与位线(bit line，简写为BL)彼此电性连接。DRAM中掩埋沟道阵列晶体管(BuriedChannel Array Transistor，BCAT)的栅极结构包括：具有栅极沟槽的衬底，栅极沟槽内依次沉积有氧化层、阻挡层和金属栅极。其中，阻挡层通常为氮化钛TiN，在沉积阻挡层之后和沉积金属栅极之前，为了增加阻挡层的致密度、修复表面损伤以及增强不同膜之间的粘合性，通常会进行快速热氮化处理(RTN)。在TiN沉积和RTN处理过程中不可避免地产生氧、氯等杂质，这些杂质会导致电阻增加，诱发晶体管温度上升或器件不良。
为此，提出本发明。
发明内容
本发明的主要目的在于提供一种半导体栅极的制备方法，该方法能够去除氮化钛TiN沉积和RTN处理过程中产生的氧、氯等杂质，降低栅极电阻，避免因晶体管温度升高引发的器件不良。
为了实现以上目的，本发明提供了以下技术方案：
一种半导体栅极的制备方法，包括：
在半导体衬底形成栅极沟槽；
在所述栅极沟槽的底壁和侧壁上依次形成氧化层、阻挡层，所述阻挡层为氮化钛；
然后对所述阻挡层进行等离子处理，所述等离子处理采用的气体源至少含有氨气；
之后填充金属栅极。
与现有技术相比，本发明达到了以下技术效果：
(1)本发明在沉积阻挡层之后进行等离子处理，由于等离子源含有氮和氢，其中的氢可以与氧、氯等杂质原子结合逸出，同时向阻挡层中引入更多的氮原子，形成纯度更高的富含氮阻挡层，这样可以大幅降低栅极电阻，从避免因晶体管温度升高引发的器件不良，改善器件性能。
(2)只增加一道等离子处理的工序就可以解决杂质问题，方法简单，并且其他工序无需相应改变，对栅极的现有制造工艺基本无干扰。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1为本发明提供的DRAM中栅极结构示意图；
图2a至2d为本发明等离子处理去除杂质的流程图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如图1所示，在半导体衬底101上形成的DRAM中栅极结构，该结构包括栅极沟槽及填充在沟槽内的各层材料组成，填充材料由内至外依次包括：氧化层102、阻挡层103和金属栅极104，其中氧化层102和阻挡层103只沉积在沟槽的底壁和侧壁上，呈薄膜，氧化层、阻挡层的厚度通常分别为6～20nm、2～5nm，而金属栅极是填充整个沟槽。其中的氧化层102可以是氧化硅SiO2、氮氧化硅、金属氧化物等中的至少一种，优选氧化硅，形成手段可以是热氧化(干氧或湿氧)工艺、化学气相沉积、原子层沉积等工艺。阻挡层103为氮化钛TiN，通常以化学气相沉积法(CVD)沉积氮化钛，例如以四氮化钛(TiCl4)与不同反应气体(含氮的气体)反应来形成氮化钛。金属栅极104可采用包括但不限于Al、W、Cu和/或其他合适的金属材料。
在上述DRAM栅极结构的制作过程中，沉积氮化钛过程中以及沉积完成后会不可避免地引入氧、氯等杂质(如图2a所示)，从而导致电阻增大、引发器件不良。为了去除这些杂质，本发明在沉积氮化钛之后进行等离子处理。
增加的等离子处理去除杂质的原理是：引入氢原子和氮原子，氢原子可以与氧、氯等杂质原子化学反应结合后逸出，形成间隙(如图2c中圆形间隙，本发明仅为示意，不代表实际形状)，氮原子深入到这些间隙中，提高阻挡层的含氮量。该过程变化如图2b至2d所示。需要注意的是，图2a至2d中仅仅截取了部分氧化层和阻挡层。
等离子处理时采用的气体源至少含有氨气，还可以混合氮气、Ar等惰性气体。或者分三个阶段进行：依次用氨气、氮气、惰性气体分别进行等离子处理。
等离子处理的手段为射频等离子处理(RF Plasma)、微波等离子处理(microwavePlasma)、电感耦合等离子处理(ICP Plasma)或电容耦合等离子处理(CCP Plasma)。其中，常见的是射频等离子处理，其等离子发生器功率通常在600W～2000W范围，射频频率在13.5MHz～27MHz范围。
等离子处理时，晶圆的温度适宜保持在650～750℃。
另外，本发明只增加一道等离子处理的工序就可以解决杂质问题，无需对其他工序进行适应性改变，因此在沉积完阻挡层之后，等离子处理之前或之后还可以对所述阻挡层进行快速热氮化处理(RTN)，以增加阻挡层的致密度、修复表面损伤以及增强不同膜之间的粘合性。RTN可采用为氮气N2或氨气NH3等常见的气体。
本发明至少包含以下优选的实施例。
实施例1
制作DRAM栅极：
步骤一，形成栅极沟槽于半导体衬底中；半导体衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)、锗、锗硅、砷化镓或者绝缘体上锗等，半导体衬底中可以定义有用于形成BCAT的至少一个有源区以及用于将所述有源区与周边环境隔离开的浅沟槽隔离结构，有源区内设有晶体管和电容器，晶体管由栅极、源漏极组成。其中栅极沟槽是结合热氧化工艺、光刻胶涂覆、曝光、显影、CVD、刻蚀等工艺在形成。
步骤二，依次形成氧化层和阻挡层(氮化钛)于所述栅极沟槽的侧壁和底壁上；
步骤三，进行快速热氮化处理(RTN)，RTN温度为650～750℃范围内的任意温度；
步骤四，采用氨气NH3，对阻挡层进行射频等离子处理，功率在600W～2000W范围，频率在13.5MHz～27MHz范围，晶圆的温度保持在650～750℃；
步骤五，填充金属栅极于所述栅极沟槽中。
之后在金属栅极105表面形成隔离层，然后制作导电接触结构、源漏极、电容器等常规工序，形成DRAM。
实施例2
制作DRAM栅极：
步骤一，形成栅极沟槽于半导体衬底中；
步骤二，依次形成氧化层和阻挡层于所述栅极沟槽的侧壁和底壁上；
步骤三，采用氨气NH3，进行射频等离子处理，功率在600W～2000W范围，频率在13.5MHz～27MHz范围，晶圆的温度保持在650～750℃；
步骤四，进行快速热氮化处理(RTN)，RTN温度为650～750℃范围内的任意温度；
步骤五，填充金属栅极于所述栅极沟槽中。
之后在金属栅极表面形成隔离层，然后制作导电接触结构、源漏极、电容器等常规工序。
实施例3
制作半导体栅极：
步骤一，形成栅极沟槽于半导体衬底中；
步骤二，依次形成氧化层和阻挡层(氮化钛)于所述栅极沟槽的侧壁和底壁上；
步骤三，进行快速热氮化处理(RTN)，RTN温度为650～750℃范围内的任意温度；
步骤四，采用氨气NH3，对阻挡层进行射频等离子处理，功率在600W～2000W范围，频率在13.5MHz～27MHz范围，晶圆的温度保持在650～750℃；
步骤五，采用氮气N2，对阻挡层进行射频等离子处理，功率在600W～2000W范围，频率在13.5MHz～27MHz范围，晶圆的温度保持在650～750℃；
步骤六，采用氩气，对阻挡层进行射频等离子处理，功率在600W～2000W范围，频率在13.5MHz～27MHz范围，晶圆的温度保持在650～750℃；
步骤七，填充金属栅极于所述栅极沟槽中。
之后在金属栅极表面形成隔离层，然后制作导电接触结构、源漏极、电容器等常规工序，形成DRAM。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (11)

1.一种半导体栅极的制备方法，其特征在于，包括：
在半导体衬底形成栅极沟槽；
在所述栅极沟槽的底壁和侧壁上依次形成氧化层、阻挡层，所述阻挡层为氮化钛；
然后对所述阻挡层进行等离子处理，所述等离子处理采用的气体源至少含有氨气；
之后填充金属栅极。
2.根据权利要求1所述的制备方法，其特征在于，所述等离子处理分三个阶段进行：依次用氨气、氮气、惰性气体分别进行等离子处理。
3.根据权利要求1所述的制备方法，其特征在于，所述等离子处理为一个阶段完成：用含有氨气、氮气和惰性气体的混合气体进行等离子处理。
4.根据权利要求1所述的制备方法，其特征在于，所述等离子处理的手段为射频等离子处理、微波等离子处理、电感耦合等离子处理或电容耦合等离子处理。
5.根据权利要求4所述的制备方法，其特征在于，所述射频等离子处理的等离子发生器功率在600W～2000W范围。
6.根据权利要求4所述的制备方法，其特征在于，所述射频等离子处理的射频频率在13.5MHz～27MHz范围。
7.根据权利要求1所述的制备方法，其特征在于，所述等离子处理时晶圆的温度保持在650～750℃。
8.根据权利要求1所述的制备方法，其特征在于，在所述等离子处理之前或之后还对所述阻挡层进行快速热氮化处理。
9.根据权利要求1所述的制备方法，其特征在于，所述氧化层为二氧化硅。
10.根据权利要求1所述的制备方法，其特征在于，所述金属栅极为钨。
11.根据权利要求1-10任一项所述的制备方法，其特征在于，所述半导体栅极为DRAM中掩埋沟道阵列晶体管的栅极。
CN202011452881.2A 2020-12-11 2020-12-11 一种半导体栅极的制备方法 Pending CN114628246A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011452881.2A CN114628246A (zh) 2020-12-11 2020-12-11 一种半导体栅极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011452881.2A CN114628246A (zh) 2020-12-11 2020-12-11 一种半导体栅极的制备方法

Publications (1)

Publication Number Publication Date
CN114628246A true CN114628246A (zh) 2022-06-14

Family

ID=81894950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011452881.2A Pending CN114628246A (zh) 2020-12-11 2020-12-11 一种半导体栅极的制备方法

Country Status (1)

Country Link
CN (1) CN114628246A (zh)

Similar Documents

Publication Publication Date Title
CA2433565C (en) Semiconductor device and fabrication method therof
US8030204B2 (en) Semiconductor device and method of manufacturing the same
KR102052936B1 (ko) 반도체 소자 제조 방법
KR100390831B1 (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
US20050161434A1 (en) Method for forming insulation film
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
JP2007027777A (ja) 電子デバイス材料の製造方法
JP2002261161A (ja) 半導体装置の製造方法
US6825081B2 (en) Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors
KR100469158B1 (ko) 반도체소자의 캐패시터 형성방법
WO2011033987A1 (ja) 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
JP2007194239A (ja) 半導体装置の製造方法
JP4083000B2 (ja) 絶縁膜の形成方法
CN114628246A (zh) 一种半导体栅极的制备方法
CN112018041B (zh) 电容器及其制备方法
JP2008305921A (ja) 半導体装置及びその製造方法
JP4562751B2 (ja) 絶縁膜の形成方法
US20090117751A1 (en) Method for forming radical oxide layer and method for forming dual gate oxide layer using the same
US6251725B1 (en) Method of fabricating a DRAM storage node on a semiconductor wafer
US6399494B1 (en) Method of making a semiconductor device
CN114628245A (zh) 一种半导体结构的制备方法
TWI841017B (zh) 具有氮化層之隔離結構的半導體元件
TWI826229B (zh) 半導體結構及其製造方法
CN114068546B (zh) 半导体结构及其制作方法
WO2024098567A1 (zh) 存储器、半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination