TWI826229B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI826229B
TWI826229B TW112100766A TW112100766A TWI826229B TW I826229 B TWI826229 B TW I826229B TW 112100766 A TW112100766 A TW 112100766A TW 112100766 A TW112100766 A TW 112100766A TW I826229 B TWI826229 B TW I826229B
Authority
TW
Taiwan
Prior art keywords
layer
trench
silicon nitride
barrier layer
nitride layer
Prior art date
Application number
TW112100766A
Other languages
English (en)
Inventor
廖哲賢
蕭稚鈞
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW112100766A priority Critical patent/TWI826229B/zh
Application granted granted Critical
Publication of TWI826229B publication Critical patent/TWI826229B/zh

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一種半導體結構包括半導體基板、閘極介電層、阻障層、氮化矽層及字元線。半導體基板包括源極/汲極區,其中溝槽位於半導體基板中且鄰接源極/汲極區。閘極介電層覆蓋溝槽的內表面。阻障層設置在溝槽中且在閘極介電層上。氮化矽層設置在溝槽中且在阻障層上。字元線設置在溝槽中且在氮化矽層上。

Description

半導體結構及其製造方法
本揭示內容是關於一種半導體結構及其製造方法。
半導體裝置的製造技術持續地往高性能、高集成度及高操作速度發展。隨著集成度的提高,半導體裝置佔有半導體基板的空間必須縮小,例如藉由減少半導體基板上的閘極長度及源極/汲極區域尺寸,以達到提高集成度的目的。
然而,在提高集成度時可能會引起問題。舉例而言,當動態隨機存取記憶體(Dynamic random access memory, DRAM)的集積度增加超過一定程度時,傳統平面式電晶體的通道長度會過短而造成短通道效應,且元件尺寸的縮小亦會減少字元線及位元線之間的距離,從而引發寄生電容。因此,藉由將字元線形成為位於基板中的埋入式導線,可解決以上問題,並且可增加通道長度及充分利用基板空間。然而,在基板的溝槽中形成字元線時,字元線可能會出現彎曲問題。
本揭示內容提供一種半導體結構,其包括半導體基板、閘極介電層、阻障層、氮化矽層及字元線。半導體基板包括源極/汲極區,其中溝槽位於半導體基板中且鄰接源極/汲極區。閘極介電層覆蓋溝槽的內表面。阻障層設置在溝槽中且在閘極介電層上。氮化矽層設置在溝槽中且在阻障層上。字元線設置在溝槽中且在氮化矽層上。
在一些實施方式中,氮化矽層的厚度為1埃至5埃。
在一些實施方式中,氮化矽層基本上保形地覆蓋阻障層。
在一些實施方式中,氮化矽層直接接觸阻障層且直接接觸字元線。
在一些實施方式中,阻障層延伸至半導體基板的上表面上,氮化矽層設置在阻障層上且延伸至半導體基板的上表面上。
本揭示內容提供一種製造半導體結構的方法,其包括以下操作。形成源極/汲極區於半導體基板中。形成溝槽於半導體基板中。形成閘極介電層於溝槽中,以覆蓋溝槽的內表面。形成阻障層於溝槽中以覆蓋閘極介電層。形成氮化矽層於溝槽中以覆蓋阻障層。形成字元線於溝槽中,其中字元線設置於氮化矽層上,且源極/汲極區鄰近字元線的側壁。
在一些實施方式中,阻障層為金屬氮化物阻障層,形成氮化矽層包括:以二氯矽烷(dichlorosilane, DCS, H 2SiCl 2)氣體處理金屬氮化物阻障層,以形成氮化矽層。
在一些實施方式中,二氯矽烷氣體的流量為10 sccm至100 sccm。
在一些實施方式中,以二氯矽烷氣體處理金屬氮化物阻障層是在480 °C至650 °C的溫度下執行。
在一些實施方式中,形成阻障層於溝槽中包括:通入四氯化鈦(TiCl 4)氣體;通入第一清除氣體(purge gas);通入氨氣(NH 3);以及通入第二清除氣體,其中該第一清除氣體及該第二清除氣體各自包括氫氣。
現在將詳細提及本揭示內容的實施方式,其實例以附圖說明。在可能的情況下,在附圖和描述中使用相同的參考號碼來指稱相同或相似的部件。
以附圖詳細描述及揭露以下的複數個實施方式。為明確說明,許多實務上的細節將在以下敘述中一併說明。然而,應當理解,這些實務上的細節並非旨在限制本揭示內容。也就是說,在本揭示內容部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式,一些習知結構與元件在圖式中將以示意方式繪示。
雖然下文中利用一系列的操作或步驟來說明在此揭露之方法,但是這些操作或步驟所示的順序不應被解釋為本揭示內容的限制。例如,某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外,並非必須執行所有繪示的操作、步驟及/或特徵才能實現本揭示內容的實施方式。此外,在此所述的每一個操作或步驟可以包含數個子步驟或動作。
在形成埋入式字元線及溝槽式閘極的製程中,可藉由化學氣相沉積(chemical vapor deposition, CVD)製程在基板的一或多個溝槽中形成字元線及閘極。然而,在CVD製程中,字元線及閘極在例如冷卻過程中會拉扯溝槽間的基板突起部分,容易造成基板突起部分傾斜和變形,而使得字元線及閘極不容易填入溝槽內,或是使字元線及閘極具有彎曲(bending)或傾斜的剖面形狀,或是使字元線及閘極與基板間可能出現空隙。因此,埋入式字元線及溝槽式閘極的性能會受到不利影響。當閘極及字元線包括屬於高應力材料的鎢(W)時,以CVD製程在溝槽中形成鎢字元線及鎢閘極時會加劇上述彎曲問題。此外,為了提高集成密度,現今的製程朝向縮小元件尺寸的方向發展,然而,元件尺寸的縮小亦會使上述彎曲問題變得更容易發生。
本揭示內容提供了一種半導體結構的製造方法。在溝槽中形成字元線之前,先於溝槽中形成氮化矽層。氮化矽層可在形成字元線的過程時,降低形成字元線所產生的抗拉應力(tensile stress),避免溝槽之間的基板突起部分變形,從而使溝槽維持原本的形狀。因此,本揭示內容的半導體結構能夠改善字元線的彎曲問題。
第1圖至第6圖是根據本揭示內容各種實施方式在製造半導體結構的中間階段的剖面示意圖。
如第1圖所示,形成源極/汲極區112於半導體基板110中。在一些實施方式中,半導體基板110包括矽、砷化鎵、氮化鎵、應變矽、砷化矽、碳化矽、碳化物、鑽石、磊晶層或其組合。在一些實施方式中,半導體基板110為矽基板。在一些實施方式中,源極/汲極區112為摻雜區域。
請參照第2圖,形成溝槽H於半導體基板110中。在一些實施方式中,藉由蝕刻形成溝槽H,例如:反應性離子蝕刻(reactive ion etching;RIE)。舉例來說,可藉由Cl 2、HBr、O 2、CF 4或SF 6等蝕刻氣體進行蝕刻。
如第3圖所示,形成閘極介電層310於溝槽H中,以覆蓋溝槽H的內表面。在一些實施方式中,閘極介電層310基本上保形地覆蓋溝槽H的內表面。在一些實施方式中,閘極介電層310延伸到半導體基板110的上表面上,直接接觸上表面。在一些實施方式中,閘極介電層310包括二氧化矽、氮化矽、氮氧矽化物、五氧化二鉭或其組合。在一些實施方式中,閘極介電層310是以CVD或熱氧化法形成。
第1圖至第3圖繪示了在半導體基板110中形成源極/汲極區112,接著形成溝槽H,再於溝槽H中形成閘極介電層310的實施方式,然而本揭示內容不限於上述的操作順序。在另一些實施方式中,形成溝槽H在半導體基板110中,接著於溝槽H中形成閘極介電層310,再於半導體基板110中形成源極/汲極區112,以形成如第3圖所示的結構。
請參照第4圖,形成阻障層410於溝槽H中以覆蓋閘極介電層310。在一些實施方式中,阻障層410延伸至半導體基板110的上表面上。在一些實施方式中,阻障層410是以CVD形成。在一些實施方式中,阻障層410包括金屬層、金屬氮化物層或其組合。金屬層例如包括鈦、鉭或其組合。金屬氮化物層例如包括氮化鈦、氮化鋁鈦、氮化鉭或其組合。在一些實施方式中,阻障層410為氮化鈦層。在一些實施方式中,氮化鈦層是以脈衝CVD形成,脈衝CVD包括一或多個循環,循環包括:通入四氯化鈦氣體;通入第一清除氣體,清除多餘的氣體;通入氨氣;以及通入第二清除氣體,清除多餘的氣體。在一些實施方式中,脈衝CVD包括重複執行複數次循環,可藉由循環的次數來調控氮化鈦層的厚度。在一些實施方式中,脈衝CVD是在480 °C至650 °C的溫度下執行。溫度例如為480、500、520、540、560、580、600、620、640或650 °C。當溫度低於480 °C,四氯化鈦氣體及氨氣可能會反應不完全。當溫度高於650 °C,可能會導致熱預算(thermal budget)增加。
在一些實施方式中,四氯化鈦氣體的供給時間為0.04秒至0.06秒,例如0.04、0.045、0.05、0.055或0.06。在一些實施方式中,第一清除氣體的供給時間為0.3秒至1.5秒,例如0.3、0.5、0.7、0.9、1.1、1.3或1.5秒。在一些實施方式中,氨氣的供給時間為0.1秒至0.5秒,例如0.1、0.2、0.3、0.4或0.5。在一些實施方式中,第二清除氣體的供給時間為0.3秒至1.5秒、例如0.3、0.5、0.7、0.9、1.1、1.3或1.5秒。當時間落於上述範圍內,能夠形成可均勻覆蓋在閘極介電層310上的阻障層410。
在一些實施方式中,第一清除氣體及第二清除氣體各自包括氫氣。氫氣可以還原反應過程中產生的副產物,帶走殘留氣體,提高阻障層410(例如氮化鈦(TiN))的純度。在另一些實施方式中,第一清除氣體及第二清除氣體各自包括氫氣及氮氣。在一些實施方式中,氫氣的流量高於氮氣的流量。在一些實施方式中,氮氣與氫氣的流量比為1:7至1:8。
如第5圖所示,形成氮化矽層510於溝槽H中以覆蓋阻障層410。氮化矽層510能夠避免阻障層410被氧化。在一些實施方式中,氮化矽層510基本上保形地覆蓋阻障層410。在一些實施方式中,氮化矽層510直接接觸阻障層410。在一些實施方式中,氮化矽層510設置在阻障層410上且延伸至半導體基板110的上表面上。
在一些實施方式中,阻障層410為金屬氮化物層。形成氮化矽層510的方法包括:以二氯矽烷氣體處理金屬氮化物阻障層410,以形成氮化矽層510。換言之,金屬氮化物阻障層410的一部分和二氯矽烷氣體反應,形成氮化矽層510。
在一些實施方式中,以二氯矽烷氣體處理金屬氮化物阻障層410是在480 °C至650 °C的溫度下執行。溫度例如為480、500、520、540、560、580、600、620、640或650 °C。當溫度低於480 °C,二氯矽烷氣體與金屬氮化物阻障層410可能會反應不完全。當溫度高於650 °C,可能會導致熱預算增加。
在一些實施方式中,二氯矽烷氣體的供給時間大於0秒且小於15秒,例如0.5、1、2、4、6、8、10、12、14或15秒。在一些實施方式中,二氯矽烷氣體的流量為10 sccm至100 sccm,例如10、20、30、40、50、60、70、80、90或100 sccm。當供給時間及/或流量落於上述範圍內,能夠形成可均勻覆蓋在阻障層410上的氮化矽層510。在一些實施方式中,氮化矽層510的厚度為1埃至5埃,例如1、1.5、2、2.5、3、3.5、4、4.5或5埃。當氮化矽層510的厚度低於1埃,氮化矽層510的厚度可能無法對整體結構提供足夠的支撐性。當氮化矽層510的厚度高於5埃,可能會使得凹槽內的剩餘空間變得太小,而無法在後續製程中填入足夠字元線,而使得字元線的阻值上升。
請參照第6圖,形成字元線614於溝槽H中,形成半導體結構600。半導體結構600包括半導體基板110、閘極介電層310、阻障層410、氮化矽層510及字元線614。半導體基板110包括源極/汲極區112,其中溝槽H位於半導體基板110中且鄰接源極/汲極區112。閘極介電層310覆蓋溝槽H的內表面。阻障層410設置在溝槽H中且在閘極介電層310上。氮化矽層510設置在溝槽H中且在阻障層410上。字元線614設置在溝槽H中且在氮化矽層510上,源極/汲極區112鄰近字元線614的側壁。在一些實施方式中,氮化矽層510直接接觸字元線614。在一些實施方式中,字元線614被定義為閘極。
在一些實施方式中,形成字元線614於溝槽H中包括形成成核層(nucleation layer)612覆蓋氮化矽層510,形成導電層610於成核層612上,成核層612及導電層610共同形成字元線614。在一些實施方式中,成核層612基本上保形地覆蓋氮化矽層510。在一些實施方式中,氮化矽層510直接接觸成核層612。
在一些實施方式中,成核層612通常含有金屬,例如鎢、鈷、釕、銅、前述各者之合金或其組合。在一些實施方式中,成核層612為含鎢成核層,舉例來說,成核層612含有金屬鎢、矽化鎢、硼化鎢或其組合。在一些實施方式中,成核層612係利用原子層沉積(atomic layer deposition, ALD)、電漿輔助原子層沉積(plasma enhanced atomic layer deposition, PEALD)、物理氣相沉積(physical vapor deposition,PVD)、熱CVD(thermal CVD)、電漿增強化學氣相沉積法(plasma-enhanced CVD, PECVD)、脈衝CVD或脈衝PECVD形成。在一些實施方式中,形成成核層612覆蓋氮化矽層510包括:執行脈衝CVD製程,脈衝CVD製程包括至少一循環,循環包括:通入甲矽烷(SiH­ 4)氣體、通入第一清除氣體、通入六氟化鎢(WF 6)氣體、通入第二清除氣體。在一些實施方式中,形成成核層612覆蓋氮化矽層510包括執行複數次循環。
在一些實施方式中,導電層610為含鎢層,舉例來說,含鎢層包括金屬鎢、鎢合金、含鎢材料(例如,硼化鎢、矽化鎢或磷化鎢)或其組合。在一些實施方式中,導電層610係利用熱CVD、脈衝CVD、PECVD或脈衝PECVD形成。在一些實施方式中,形成導電層610於成核層612上包括執行CVD製程,以六氟化鎢(WF 6)氣體及氫氣形成鎢導電層610。
在一些實施方式中,在形成成核層612覆蓋氮化矽層510後,形成導電層610於成核層612上前,可藉由乙硼烷(B 2H 6)對成核層612執行後處理,再通入清除氣體。
由於氮化矽層510的硬度比阻障層410(例如氮化鈦)高,可在上述各種形成成核層612及/或導電層610的過程中,降低形成成核層612及/或導電層610所產生的抗拉應力,避免溝槽H旁的基板突起部分變形或傾斜,氮化矽層510能夠使溝槽H維持原本的形狀,從而避免字元線614的彎曲問題。
下文將參照實施例,更具體地描述本揭示內容的特徵。雖然描述了以下實施例,但是在不逾越本揭示內容範疇之情況下,可適當地改變所用材料、其量及比率、處理細節以及處理流程等等。因此,不應由下文所述之實施例對本揭示內容作出限制性地解釋。
實施例1:在基板中形成複數個溝槽,一些溝槽位於陣列中心(array center, AC)區域,另一些溝槽位於陣列周邊(array edge, AE)區域。形成閘極介電層二氧化矽層覆蓋溝槽的側壁。藉由脈衝CVD在600 °C下形成阻障層氮化鈦層覆蓋二氧化矽層,其中脈衝CVD的單一循環包括通入四氯化鈦氣體;通入清除氣體氮氣及氫氣;通入氨氣;通入清除氣體氮氣及氫氣,形成氮化鈦層。接下來,在600 °C下以二氯矽烷(DCS)氣體處理氮化鈦層的表面,形成厚度約2埃的氮化矽層覆蓋氮化鈦層。形成字元線鎢金屬層於氮化矽層上。
比較例1:在基板中形成複數個溝槽,一些溝槽位於AC區域,另一些溝槽位於AE區域。形成閘極介電層二氧化矽層覆蓋溝槽的側壁。以先進順序流動沉積(advanced sequential flow deposition, ASFD),藉由脈衝CVD在530 °C下形成阻障層氮化鈦層覆蓋二氧化矽層,其中脈衝CVD的單一循環包括通入四氯化鈦氣體;通入清除氣體氮氣;通入氨氣;通入清除氣體氮氣,形成氮化鈦層。形成字元線鎢金屬層於氮化矽層上。比較例1沒有形成氮化矽層,且清除氣體中不含氫氣。
實施例1的AC區域字元線彎曲度的計算方式如下:將偶數位置溝槽內的字元線的線寬(或稱關鍵尺寸(critical dimension, CD)減去相鄰的奇數位置溝槽內的字元線的線寬,得到一線寬差值,由AC區域內的多個字元線可計算出平均的線寬差值,由此定義AC區域字元線的彎曲度,換言之,平均的線寬差值可反映字元線的變形狀況。當平均的線寬差值越小,則AC區域內的字元線的彎曲度較小;當平均的線寬差值越大,則AC區域內的字元線的彎曲度較大。此外,由類似的方式可計算出實施例1 的AE區域字元線彎曲度、比較例1的AC區域及AE區域字元線彎曲度。計算結果請參以下表1。 表1
   比較例1 實施例1
AC區域字元線彎曲度 1.77 nm 0.91 nm
AE區域字元線彎曲度 0.88 nm 0.44 nm
AC及AE區域彎曲度差值 0.89 nm 0.47 nm
實施例1在形成字元線前,先形成氮化矽層。比較例1中沒有形成氮化矽層。請參表1,實施例1的AC區域字元線彎曲度小於比較例1的AC區域字元線彎曲度,實施例1的AE區域字元線彎曲度小於比較例1的AE區域字元線彎曲度,由此可知,實施例1的氮化矽層確實能夠降低形成字元線時產生的抗拉應力,改善字元線彎曲的問題。此外,AC及AE區域彎曲度差值可反映AC區域及AE區域字元線的線寬差異,實施例1的氮化矽層可使AC區域及AE區域的字元線的線寬較為近似,均勻性較佳。相較於比較例1,實施例1改善彎曲度差值約48%。
綜上所述,本揭示內容提供了一種半導體結構及其製造方法。半導體結構中包括氮化矽層介於字元線與阻障層之間的氮化矽層。在形成字元線時,氮化矽層可降低形成字元線所產生的抗拉應力,避免溝槽變形,因此填入溝槽的字元線不會有彎曲問題,從而能夠具有良好的電性表現。
儘管已經參考某些實施方式相當詳細地描述了本揭示內容,但是亦可能有其他實施方式。因此,所附申請專利範圍的精神和範圍不應限於此處包含的實施方式的描述。
對於所屬技術領域具有通常知識者來說,顯而易見的是,在不脫離本揭示內容的範圍或精神的情況下,可以對本揭示內容的結構進行各種修改和變化。鑑於前述內容,本揭示內容意圖涵蓋落入所附申請專利範圍內的本揭示內容的修改和變化。
110:半導體基板 112:源極/汲極區 310:閘極介電層 410:阻障層 510:氮化矽層 600:半導體結構 610:導電層 612:成核層 614:字元線 H:溝槽
藉由閱讀以下實施方式的詳細描述,並參照附圖,可以更全面地理解本揭示內容。 第1圖至第6圖是根據本揭示內容各種實施方式在製造半導體結構的中間階段的剖面示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
110:半導體基板
112:源極/汲極區
310:閘極介電層
410:阻障層
510:氮化矽層
600:半導體結構
610:導電層
612:成核層
614:字元線
H:溝槽

Claims (10)

  1. 一種半導體結構,包括: 一半導體基板,包括一源極/汲極區,其中一溝槽位於該半導體基板中,且鄰接該源極/汲極區; 一閘極介電層,覆蓋該溝槽的一內表面; 一阻障層,設置在該溝槽中且在該閘極介電層上; 一氮化矽層,設置在該溝槽中且在該阻障層上;以及 一字元線,設置在該溝槽中且在該氮化矽層上。
  2. 如請求項1所述之半導體結構,其中該氮化矽層的一厚度為1埃至5埃。
  3. 如請求項1所述之半導體結構,其中該氮化矽層基本上保形地覆蓋該阻障層。
  4. 如請求項1所述之半導體結構,其中該氮化矽層直接接觸該阻障層且直接接觸該字元線。
  5. 如請求項1所述之半導體結構,其中該阻障層延伸至該半導體基板的一上表面上,該氮化矽層設置在該阻障層上且延伸至該半導體基板的該上表面上。
  6. 一種製造半導體結構的方法,包括: 形成一源極/汲極區於一半導體基板中; 形成一溝槽於該半導體基板中; 形成一閘極介電層於該溝槽中,以覆蓋該溝槽的一內表面; 形成一阻障層於該溝槽中,以覆蓋該閘極介電層; 形成一氮化矽層於該溝槽中,以覆蓋該阻障層;以及 形成一字元線於該溝槽中,其中該字元線設置於該氮化矽層上,且該源極/汲極區鄰近該字元線的一側壁。
  7. 如請求項6所述之方法,其中該阻障層為一金屬氮化物阻障層,形成該氮化矽層包括:以一二氯矽烷氣體處理該金屬氮化物阻障層,以形成該氮化矽層。
  8. 如請求項7所述之方法,其中該二氯矽烷氣體的一流量為10 sccm至100 sccm。
  9. 如請求項7所述之方法,其中以該二氯矽烷氣體處理該金屬氮化物阻障層是在480 °C至650 °C的一溫度下執行。
  10. 如請求項6所述之方法,其中形成該阻障層於該溝槽中包括: 通入一四氯化鈦氣體; 通入一第一清除氣體; 通入氨氣;以及 通入一第二清除氣體,其中該第一清除氣體及該第二清除氣體各自包括氫氣。
TW112100766A 2023-01-07 2023-01-07 半導體結構及其製造方法 TWI826229B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW112100766A TWI826229B (zh) 2023-01-07 2023-01-07 半導體結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112100766A TWI826229B (zh) 2023-01-07 2023-01-07 半導體結構及其製造方法

Publications (1)

Publication Number Publication Date
TWI826229B true TWI826229B (zh) 2023-12-11

Family

ID=90053327

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100766A TWI826229B (zh) 2023-01-07 2023-01-07 半導體結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI826229B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214362A1 (en) * 2014-01-29 2015-07-30 SK Hynix Inc. Dual work function buried gate type transistor and method for fabricating the same
US20160315088A1 (en) * 2015-04-22 2016-10-27 SK Hynix Inc. Semiconductor device having buried gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same
US20170069735A1 (en) * 2014-01-29 2017-03-09 SK Hynix Inc. Transistor having dual work function buried gate electrode and method for fabricating the same
US20170125422A1 (en) * 2015-10-28 2017-05-04 SK Hynix Inc. Semiconductor device having buried gate structure, method for manufacturing the same, memory cell having the same, and electronic device having the same
TWI763567B (zh) * 2021-07-26 2022-05-01 華邦電子股份有限公司 半導體裝置及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214362A1 (en) * 2014-01-29 2015-07-30 SK Hynix Inc. Dual work function buried gate type transistor and method for fabricating the same
US20170069735A1 (en) * 2014-01-29 2017-03-09 SK Hynix Inc. Transistor having dual work function buried gate electrode and method for fabricating the same
US20160315088A1 (en) * 2015-04-22 2016-10-27 SK Hynix Inc. Semiconductor device having buried gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same
US20170125422A1 (en) * 2015-10-28 2017-05-04 SK Hynix Inc. Semiconductor device having buried gate structure, method for manufacturing the same, memory cell having the same, and electronic device having the same
TWI763567B (zh) * 2021-07-26 2022-05-01 華邦電子股份有限公司 半導體裝置及其形成方法

Similar Documents

Publication Publication Date Title
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
KR20090006505A (ko) 반도체 소자용 배선 구조물 및 이의 형성방법
JP7194725B2 (ja) 3dメモリ構造における高アスペクト比孔形成へのボトムアップアプローチ
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
KR20080071648A (ko) 반도체 소자의 배선 및 이의 형성 방법
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
KR20000050308A (ko) 반도체 장치의 제조 방법
JP2008112826A (ja) 半導体装置の製造方法
CN112510013A (zh) 半导体装置及其制造方法
TWI826229B (zh) 半導體結構及其製造方法
CN108346574B (zh) 制作具有钴硅化物层的半导体元件的方法
US8486783B2 (en) Semiconductor device and method of manufacturing the same
US7947597B2 (en) Methods of titanium deposition
KR100347400B1 (ko) 반도체 장치의 제조 방법
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
US7186633B2 (en) Method and structure for tungsten gate metal surface treatment while preventing oxidation
WO2024098567A1 (zh) 存储器、半导体结构及其制备方法
US7825014B2 (en) Method for fabricating semiconductor device
JP7362911B2 (ja) 選択的自己制限式タングステンエッチングプロセス
TWI809947B (zh) 半導體裝置與其製造方法
US11527478B2 (en) Semiconductor device, semiconductor memory device, and semiconductor device manufacturing method
WO2023010606A1 (zh) 一种半导体存储装置及形成方法
JP3563288B2 (ja) 半導体装置の製造方法
CN114628246A (zh) 一种半导体栅极的制备方法