CN112510013A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN112510013A
CN112510013A CN202010088911.XA CN202010088911A CN112510013A CN 112510013 A CN112510013 A CN 112510013A CN 202010088911 A CN202010088911 A CN 202010088911A CN 112510013 A CN112510013 A CN 112510013A
Authority
CN
China
Prior art keywords
metal layer
semiconductor device
atom
gas
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010088911.XA
Other languages
English (en)
Other versions
CN112510013B (zh
Inventor
若月启
饭野知久
服卷直美
佐藤三铃
竹内将胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN112510013A publication Critical patent/CN112510013A/zh
Application granted granted Critical
Publication of CN112510013B publication Critical patent/CN112510013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种半导体装置及其制造方法。本发明的实施方式涉及一种半导体制造装置及其制造方法。实施方式的半导体装置具备：势垒金属层，其设置在绝缘层的表面；及导电层，其具有设置在势垒金属层的表面的第1金属层、及设置在第1金属层的表面的第2金属层。第2金属层包含与第1金属层相同的金属、及能够将与该金属键合的氟去除的杂质。

Description

半导体装置及其制造方法
相关申请
本申请享有以日本专利申请2019-167191号(申请日：2019年9月13日)为基础申请的优先权。本申请是通过参考该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体制造装置及其制造方法。
背景技术
在制造半导体装置时，形成包含接触插塞、通孔插塞及字线等的布线。在形成该布线时，例如使用CVD(Chemical Vapor Deposition，化学气相沉积)及ALD(Atomic LayerDeposition，原子层沉积)等成膜技术。在此种成膜技术中，例如交替地导入六氟化钨(WF6)等包含氟及金属的材料气体、与包含氢(H2)的还原气体而形成布线。
发明内容
本发明的实施方式提供一种能够减少由氟引起的不良的半导体装置及其制造方法。
实施方式的半导体装置具备：势垒金属层，其设置在绝缘层的表面；导电层，其具有设置在势垒金属层的表面的第1金属层、及设置在第1金属层的表面的第2金属层。第2金属层包含与第1金属层相同的金属、及能够将与该金属键合的氟去除的杂质。
附图说明
图1是表示第1实施方式的半导体装置的主要部分的构成的剖视图。
图2是将电极层放大所得的剖视图。
图3是用来对形成阻挡绝缘层的制程进行说明的剖视图。
图4是用来对形成势垒金属层的制程进行说明的剖视图。
图5是用来对形成金属层的制程进行说明的剖视图。
图6是表示利用ALD进行的普通金属层的制造制程的流程图。
图7是将第2实施方式的半导体装置的主要部分放大所得的剖视图。
图8是表示第5实施方式中的金属层的制造制程的流程图。
具体实施方式
以下，一面参考图式一面对实施方式进行说明。此外，本发明不限于该实施方式。
下述实施方式是将本发明应用于三维积层型半导体存储器的字线，但也可以应用于字线以外的布线、例如接触插塞或通孔插塞。另外，还可以应用于三维积层型半导体存储器以外的半导体装置的布线。
(第1实施方式)
图1是表示第1实施方式的半导体装置的主要部分的构成的剖视图。图1所示的半导体装置1具备：半导体衬底10、积层体20、及存储膜30。
半导体衬底10例如为硅衬底。在半导体衬底上设置有积层体20。
积层体20如图1所示，具有多个电极层21及多个绝缘层22。多个电极层21及多个绝缘层22在与半导体衬底10正交的Z方向上交替地积层。多个电极层21作为三维积层型半导体存储器的字线发挥功能。多个绝缘层22例如包含氧化硅(SiO2)，并将各电极层21绝缘分离。
图2是将电极层21放大所得的剖视图。电极层21如图2所示，具有阻挡绝缘层211(绝缘层)、势垒金属层212、金属层213(第1金属层)、及金属层214(第2金属层)。金属层213及金属层214构成导电层。
阻挡绝缘层211例如包含氧化铝(Al2O3)，且设置在绝缘层22的表面。势垒金属层212例如包含氮化钛(TiN)，且设置在阻挡绝缘层211的表面。势垒金属层212的厚度为约3nm。
金属层213设置在势垒金属层212的表面。金属层213是金属的初始成核层，且包含金属、及用于提高该金属的成核密度的成核物。该金属例如为钨(W)。该成核物例如为二硼烷(B2H6)或甲硅烷(SiH4)。另外，金属层213的厚度为5nm以下。
金属层214设置在金属层213的表面。金属层214是主体层，其包含与金属层213相同的金属、及能够将与金属层214中所含的金属键合的氟去除的杂质。该金属例如为钨(W)。该杂质例如为铝原子(Al)、锆原子(Zr)、铪原子(Hf)、硅原子(Si)、硼原子(B)、钛原子(Ti)、氧原子(O)、钇原子(Y)及碳原子(C)的至少一种。金属层214的比电阻较理想为40μΩ·cm以下。此外，上文所述的杂质中除氧原子及碳原子以外的原子与钨的键合能高于钨与氟的键合能。
存储膜30如图1所示，具有阻挡绝缘膜31、电荷储存膜32、隧道绝缘膜33、通道膜34、及核心绝缘膜35。阻挡绝缘膜31例如包含氧化硅，且与电极层21及绝缘层22对向。电荷储存膜32例如包含氮化硅(SiN)，且与阻挡绝缘膜31的内周面对向。隧道绝缘膜33例如包含氮氧化硅(SiON)，且与电荷储存膜32的内周面对向。通道膜34例如包含多晶硅，且与隧道绝缘膜33的内周面对向。核心绝缘膜35例如包含氧化硅，且与通道膜34的内周面对向。此外，存储膜30的结构不限于图1所示的结构。
以下，对本实施方式的半导体装置的制造制程进行说明。此处，对电极层21的成膜制程进行说明。
首先，如图3所示，在绝缘层22的表面形成阻挡绝缘层211。接下来，如图4所示，在阻挡绝缘层211的表面形成势垒金属层212。
接下来，如图5所示，在势垒金属层212的表面形成金属层213。在本实施方式中，金属层213是通过ALD方式在腔室(未图示)内形成。腔室内的温度设定为200～350℃。腔室内的压力设定为400～2000Pa(3～15Torr)。
在以上述方式设定的温度及压力的条件下，首先，将二硼烷气体或硅烷气体导入至腔室内。接下来，将氩气等惰性气体导入至腔室内。接下来，将六氟化钨气体等材料气体导入至腔室内。然后，再次将惰性气体导入至腔室内。通过重复进行此种气体的导入，金属层213作为初始层形成在势垒金属层212的表面。
最后，在金属层213的表面形成金属层214作为主体层。在本实施方式中，金属层214与金属层213同样地通过ALD在腔室(未图示)内形成。
图6是表示利用ALD进行的普通金属层的制造制程的流程图。在通过ALD形成金属层的情况下，一般来说，首先将六氟化钨气体等材料气体导入至腔室内(步骤S11)。接下来，将氩气等惰性气体导入至腔室内(步骤S12)。接下来，将氢气等还原气体导入至腔室内(步骤S13)。接下来，将惰性气体再次导入至腔室内(步骤S14)。
如果将上文所述的步骤S11～步骤S14作为1个循环并重复指定次数，那么形成金属层。但是，如果材料气体中包含氟，那么存在氟残留于金属层内的情况。在该情况下，有所残留的氟引起泄漏等不良的顾虑。
因此，在本实施方式中，在形成金属层214时向腔室内新导入添加气体。在该添加气体的分子中包含能够将与钨键合的氟去除的杂质，所以杂质与钨键合，并且生成添加气体中所包含的其它元素与氟反应而成的氟化合物。
添加气体中所含的杂质如上所述，为铝原子(Al)、锆原子(Zr)、铪原子(Hf)、硅原子(Si)、硼原子(B)、钛原子(Ti)、氧原子(O)、钇原子(Y)及碳原子(C)的至少一种。
在杂质为铝原子的情况下，添加气体较理想为例如包含TMA(三甲胺)或氯化铝(AlCl3)的气体。在杂质为锆原子的情况下，较理想为包含氯化锆(ZrCl4)或TDMAZ(四二甲氨基锆)的气体。在杂质为铪原子的情况下，添加气体较理想为包含氯化铪(HfCl4)或TDMAH(四二甲氨基铪)的气体。
在杂质为硅原子的情况下，添加气体较理想为包含甲硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、单氯硅烷(SiH3Cl)、二氯硅烷(SiH2Cl2)、六氯硅烷(Si2Cl6)、甲基硅烷(SiH3CH3)、或二甲基硅烷(SiH2(CH3)2)的气体。
在杂质为硼原子的情况下，添加气体较理想为包含二硼烷或三氯化硼(BCl3)的气体。在杂质为钛原子的情况下，添加气体较理想为包含四氯化钛(TiCl4)或TDMAT(四二甲氨基钛)的气体。在杂质为碳原子或氧原子的情况下，添加气体较理想为包含一氧化碳(CO)、二氧化碳(CO2)、氧分子(O2)、一氧化二氮(N2O)、或一氧化氮(NO)的气体。
于在上文所述的惰性气体中将二硼烷气体用于形成金属层214的情况下，因为二硼烷的反应性较高，所以较理想为将腔室内的温度(成膜温度)设定为约200～400℃。
另外，如果将二硼烷气体与六氟化钨气体(材料气体)同时导入，那么二硼烷与六氟化钨反应。所以，二硼烷气体较理想为在与六氟化钨气体不同的时点被导入。例如，为了抑制二硼烷的分解，二硼烷气体较理想为在上文所述的步骤S13中与氢气(还原气体)同时被导入至腔室内。由此，能够控制被引入到金属层214中的硼的量。
在惰性气体使用甲硅烷气体的情况下，甲硅烷的分解温度高于二硼烷的分解温度，所以能够将腔室内的温度(成膜温度)设定为约200～500℃。另外，甲硅烷与二硼烷同样地与六氟化钨的反应性较高，所以较理想为在与六氟化钨气体不同的时点导入甲硅烷。甲硅烷气体也与二硼烷同样地，较理想为在上文所述的步骤S13中与氢气同时被导入。由此，能够控制被引入到金属层214中的硅的量。
在惰性气体使用二硼烷气体及硅烷气体的情况下，如果被引入到金属层214中的硼及硅的浓度较高，那么金属层214的电阻上升。所以，较理想为通过利用二硼烷气体及硅烷气体的流量、分压、导入时间等进行调整，而将金属层214中的硼浓度或硅浓度设为1×1019～1×1021atm/cm3。
根据以上所说明的本实施方式，在形成金属层214时添加气体在每次循环中被导入，所以在金属层214中杂质以一定浓度被引入。此时，杂质促进金属层214的金属(钨)与氟的键合的分离，所以氟不易残留在金属层214中。因此，能够通过在形成电极层21的制程后所实施的热制程来改善由氟引起的不良。
(第2实施方式)
图7是将第2实施方式的半导体装置的主要部分放大所得的剖视图。对于与上文所述的第1实施方式相同的构成要素标注相同的符号，并省略详细说明。
在本实施方式的半导体装置2中，金属层214的结构与第1实施方式不同。该金属层214如图7所示，具有第1实施方式中所说明的杂质的浓度局部较高的高浓度层214a。金属层214与第1实施方式同样地，是通过包含所述杂质的添加气体所形成。此时，随着被引入到金属层214的杂质量增加，金属层214的电阻上升。
因此，在本实施方式中，通过在将图6所示的步骤S11～步骤S14的气体导入循环重复进行指定次数后进行导入添加气体的循环而形成金属层214。例如在杂质为二硼烷的情况下，在每次将包含六氟化钨的材料气体的导入、包含氩的惰性气体的导入、包含氢的还原气体的导入及包含氩的惰性气体的导入例如进行250个循环时，追加进行所述材料气体的导入、所述惰性气体的导入、所述还原气体及二硼烷气体的同时导入以及所述惰性气体的导入的循环。由此，在金属层214中形成至少1个以上的二硼烷浓度局部较高的高浓度层214a。
根据以上所说明的本实施方式，与第1实施方式同样地，通过添加气体中所含的杂质而使氟不易残留在金属层214。另外，将添加气体的导入抑制在所需最小限度。由此，能够抑制金属层214的电阻，并且减少由氟引起的不良。
(第3实施方式)
以下，对第3实施方式进行说明。此处，以与第1实施方式不同之处为中心进行说明。在本实施方式中，金属层214的形成方法与第1实施方式不同。
在本实施方式中，添加气体具有不易与材料气体及还原气体反应的性质。所以，在图6所示的步骤S11～步骤S14的所有步骤中持续导入添加气体。由此，能够充分地确保将添加气体中所含的杂质引入到金属层214的时间、换句话说就是从金属层214去除氟的时间。在材料气体包含六氟化钨，且还原气体包含氢的情况下，添加气体包含四氯化钛或二氯硅烷。
根据以上所说明的本实施方式，通过使用不易与材料气体及还原气体反应的添加气体，能够充分地确保从金属层214去除氟的时间。由此，能够进一步减少由氟引起的不良。
(第4实施方式)
以下，对第4实施方式进行说明。在本实施方式中，添加气体具有材料气体中所含的金属的还原效果。在材料气体包含六氟化钨，且还原气体包含氢的情况下，添加气体例如包含一氧化碳。
在使用包含一氧化碳的添加气体来形成金属层214的情况下，一氧化碳气体是与作为还原气体的氢气同时被导入。由此，钨的还原力增加，所以能够改善金属层214的循环速率。
另外，通过调整一氧化碳气体的添加量，能够将所需的碳引入到金属层214内。因此，能够抑制金属层214的电阻，并且减少由氟引起的不良。
(第5实施方式)
以下，对第5实施方式进行说明。在本实施方式中，添加气体具有使金属层214中所含的金属氧化的性质。在材料气体包含六氟化钨的情况下，添加气体例如为氧化气体。
图8是表示本实施方式中的金属层214的制造制程的流程图。关于与图6所示的流程图相同的步骤，省略说明。
如图8所示，在本实施方式中，添加气体是在惰性气体导入步骤(步骤S14)之后被导入(步骤S15)。然后，再次导入惰性气体(步骤S16)。如果重复此种气体导入步骤，那么已成膜的钨的表面被添加气体氧化，所以在下一循环中导入包含六氟化钨的材料气体时，能够对氧化钨进行蚀刻。
在本实施方式中，通过以变得容易蚀刻氧化钨(覆盖度差)的方式调整添加气体(氧化气体)的导入量，而在导入材料气体时金属层214的开口部位(外侧开口部)扩大。由此，钨的嵌入性提高。
另外，在添加气体为氧化气体的情况下，金属层214中的氧浓度在开口部位附近最高，且越朝向内部(阻挡绝缘膜31侧)越低。因此，通过调整氧化气体的导入量，能够抑制金属层214的电阻，并且实现提高钨的嵌入性及减少由氟引起的不良。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为示例提出，而并不是意图限定发明的范围。这些新颖的实施方式能够以其它各种方式来实施，可在不脱离发明的主旨的范围内进行各种省略、更换、变更。这些实施方式或其变化包含在发明的范围或主旨内，并且包含在权利要求书中所记载的发明及其均等的范围内。

Claims (12)

1.一种半导体装置，具备：
势垒金属层，其设置在绝缘层的表面；及
导电层，其具有设置在所述势垒金属层的表面的第1金属层、及设置在所述第1金属层的表面的第2金属层；且
所述第2金属层包含与所述第1金属层相同的金属、及能够将与所述金属键合的氟去除的杂质。
2.根据权利要求1所述的半导体装置，其中所述杂质与所述金属的键合能高于所述金属与所述氟的键合能。
3.根据权利要求1所述的半导体装置，其中所述杂质包含铝原子(Al)、锆原子(Zr)、铪原子(Hf)、硅原子(Si)、硼原子(B)、钛原子(Ti)、氧原子(O)、钇原子(Y)及碳原子(C)的至少一种。
4.根据权利要求1所述的半导体装置，其中所述杂质的浓度在所述第2金属层中固定。
5.根据权利要求1所述的半导体装置，其中所述第2金属层中的杂质浓度为1×1019～1×1021atm/cm3。
6.根据权利要求1所述的半导体装置，其中所述第2金属层包含至少1个以上的所述杂质的浓度局部较高的高浓度层。
7.一种半导体装置的制造方法，其在绝缘层的表面形成势垒金属层，
在所述势垒金属层的表面形成第1金属层，
在所述第1金属层的表面形成第2金属层，所述第2金属层包含与所述第1金属层相同的金属、及能够将与所述金属键合的氟去除的杂质。
8.根据权利要求7所述的半导体装置的制造方法，其中所述杂质与所述金属的键合能高于所述金属与所述氟的键合能。
9.根据权利要求7所述的半导体装置的制造方法，其中所述杂质包含铝原子(Al)、锆原子(Zr)、铪原子(Hf)、硅原子(Si)、硼原子(B)、钛原子(Ti)、氧原子(O)、钇原子(Y)及碳原子(C)的至少一种。
10.根据权利要求7所述的半导体装置的制造方法，其中所述杂质的浓度在所述第2金属层中固定。
11.根据权利要求7所述的半导体装置的制造方法，其中所述第2金属层中的杂质浓度为1×1019～1×1021atm/cm3。
12.根据权利要求7所述的半导体装置的制造方法，其在所述第2金属层形成至少1个以上的所述杂质的浓度局部较高的高浓度层。
CN202010088911.XA 2019-09-13 2020-02-12 半导体装置的制造方法 Active CN112510013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019167191A JP7295749B2 (ja) 2019-09-13 2019-09-13 半導体装置の製造方法
JP2019-167191 2019-09-13

Publications (2)

Publication Number Publication Date
CN112510013A true CN112510013A (zh) 2021-03-16
CN112510013B CN112510013B (zh) 2024-02-23

Family

ID=74861719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010088911.XA Active CN112510013B (zh) 2019-09-13 2020-02-12 半导体装置的制造方法

Country Status (4)

Country Link
US (2) US20210082753A1 (zh)
JP (1) JP7295749B2 (zh)
CN (1) CN112510013B (zh)
TW (1) TW202111783A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023001787A (ja) * 2021-06-21 2023-01-06 キオクシア株式会社 半導体装置およびその製造方法
JP2023023351A (ja) * 2021-08-05 2023-02-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP2023044849A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 半導体装置、及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115929A1 (en) * 2002-12-14 2004-06-17 Dongbu Electronics Co., Ltd. Method of manufacturing a semiconductor device
US20160351444A1 (en) * 2015-05-27 2016-12-01 Lam Research Corporation Tungsten films having low fluorine content
US20170011958A1 (en) * 2014-03-28 2017-01-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666286B2 (ja) * 1987-08-24 1994-08-24 富士通株式会社 シリコン含有金属膜の形成方法
JPH0225568A (ja) * 1988-07-15 1990-01-29 Hitachi Ltd 微細孔の金属穴埋め方法
JPH08107144A (ja) 1994-10-06 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
JP4595989B2 (ja) 2001-08-24 2010-12-08 東京エレクトロン株式会社 成膜方法
JP3504940B2 (ja) 2002-05-17 2004-03-08 沖電気工業株式会社 半導体装置の製造方法
CN100370585C (zh) * 2004-04-12 2008-02-20 株式会社爱发科 隔离膜的形成方法及电极膜的形成方法
JP2007005409A (ja) 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd 誘電体メモリ及びその製造方法
US8557702B2 (en) 2009-02-02 2013-10-15 Asm America, Inc. Plasma-enhanced atomic layers deposition of conductive material over dielectric layers
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
KR101604054B1 (ko) 2009-09-03 2016-03-16 삼성전자주식회사 반도체 소자 및 그 형성방법
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
JP2014032986A (ja) 2012-08-01 2014-02-20 Ps4 Luxco S A R L 半導体装置の製造方法
US9230815B2 (en) * 2012-10-26 2016-01-05 Appled Materials, Inc. Methods for depositing fluorine/carbon-free conformal tungsten
KR20140069925A (ko) 2012-11-30 2014-06-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
JP2014135311A (ja) 2013-01-08 2014-07-24 Ps4 Luxco S A R L 半導体装置
JP6494940B2 (ja) 2013-07-25 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
JP2018078160A (ja) 2016-11-08 2018-05-17 東芝メモリ株式会社 半導体記憶装置
CN111095488A (zh) 2017-08-14 2020-05-01 朗姆研究公司 三维竖直nand字线的金属填充过程
US11251191B2 (en) 2018-12-24 2022-02-15 Sandisk Technologies Llc Three-dimensional memory device containing multiple size drain contact via structures and method of making same
KR20210141762A (ko) * 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115929A1 (en) * 2002-12-14 2004-06-17 Dongbu Electronics Co., Ltd. Method of manufacturing a semiconductor device
US20170011958A1 (en) * 2014-03-28 2017-01-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
US20160351444A1 (en) * 2015-05-27 2016-12-01 Lam Research Corporation Tungsten films having low fluorine content

Also Published As

Publication number Publication date
US20210082753A1 (en) 2021-03-18
JP2021044492A (ja) 2021-03-18
CN112510013B (zh) 2024-02-23
JP7295749B2 (ja) 2023-06-21
US20220028739A1 (en) 2022-01-27
TW202111783A (zh) 2021-03-16
US12040228B2 (en) 2024-07-16

Similar Documents

Publication Publication Date Title
US11908736B2 (en) Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11398382B2 (en) Method of forming an electrode on a substrate and a semiconductor device structure including an electrode
KR102553413B1 (ko) 기판의 유전체 표면 상에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
JP2023181269A (ja) 堆積方法
CN111826631A (zh) 层形成方法和装置
KR101540534B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US12040228B2 (en) Semiconductor device and manufacturing method thereof
TWI784036B (zh) 層形成方法
US11769838B2 (en) Semiconductor device with change storage layer
KR20140000716A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
US10741383B2 (en) Semiconductor device and method of manufacturing the same
JP2012104695A (ja) 半導体装置の製造方法
JP2020029618A (ja) 周期的堆積プロセスによって基材の誘電体表面上にモリブデン金属膜を堆積させる方法および関連する半導体デバイス構造
JP2020029617A (ja) 基材表面および関連する半導体デバイス構造上のギャップ特徴を充填するための方法
US9355846B2 (en) Non-uniform silicon dioxide and air gap for separating memory cells
KR20230133180A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
JP2024086458A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant