JP2021044492A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2021044492A
JP2021044492A JP2019167191A JP2019167191A JP2021044492A JP 2021044492 A JP2021044492 A JP 2021044492A JP 2019167191 A JP2019167191 A JP 2019167191A JP 2019167191 A JP2019167191 A JP 2019167191A JP 2021044492 A JP2021044492 A JP 2021044492A
Authority
JP
Japan
Prior art keywords
metal layer
gas
metal
atom
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019167191A
Other languages
English (en)
Other versions
JP7295749B2 (ja
Inventor
啓 若月
Satoshi Wakatsuki
啓 若月
知久 飯野
Tomohisa Iino
知久 飯野
直美 服巻
Naomi Fukumaki
直美 服巻
三鈴 佐藤
Misuzu Sato
三鈴 佐藤
将勝 竹内
Masakatsu Takeuchi
将勝 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019167191A priority Critical patent/JP7295749B2/ja
Priority to TW109101314A priority patent/TW202111783A/zh
Priority to CN202010088911.XA priority patent/CN112510013B/zh
Priority to US16/814,716 priority patent/US20210082753A1/en
Publication of JP2021044492A publication Critical patent/JP2021044492A/ja
Priority to US17/495,417 priority patent/US12040228B2/en
Application granted granted Critical
Publication of JP7295749B2 publication Critical patent/JP7295749B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】フッ素に起因する不良を低減することが可能な半導体装置を提供する。【解決手段】一実施形態に係る半導体装置は、絶縁層の表面に設けられたバリアメタル層と、バリアメタル層の表面に設けられた第１金属層と、第１金属層の表面に設けられた第２金属層と、を有する導電層と、を備える。第２金属層は、第１金属層と同じ金属と、この金属に結合したフッ素を取り除くことが可能な不純物と、を含む。【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
半導体装置の製造には、コンタクトプラグ、ビアプラグ、およびワードライン等を含む配線が形成される。この配線の形成には、例えばＣＶＤ（Chemical Vapor Deposition）およびＡＬＤ（Atomic Layer Deposition）といった成膜技術が用いられる。このような成膜技術では、例えば、六フッ化タングステン（ＷＦ６）等のフッ素および金属を含む材料ガスと、水素（Ｈ２）を含む還元ガスとを交互に導入して配線を形成する。
特開平８−１０７１４４号公報
フッ素を含む材料ガスを用いて配線を形成すると、フッ素が配線内に残留する場合がある。残留したフッ素の濃度が高いと、その後の工程でこのフッ素に起因した不良が起こり得る。
本発明の実施形態は、フッ素に起因する不良を低減することが可能な半導体装置およびその製造方法を提供する。
一実施形態に係る半導体装置は、絶縁層の表面に設けられたバリアメタル層と、バリアメタル層の表面に設けられた第１金属層と、第１金属層の表面に設けられた第２金属層と、を有する導電層と、を備える。第２金属層は、第１金属層と同じ金属と、この金属に結合したフッ素を取り除くことが可能な不純物と、を含む。
第１実施形態に係る半導体装置の要部の構成を示す断面図である。 電極層を拡大した断面図である。 ブロック絶縁層を形成する工程を説明するための断面図である。 バリアメタル層を形成する工程を説明するための断面図である。 金属層を形成する工程を説明するための断面図である。 ＡＬＤによる一般的な金属層の製造工程を示すフローチャートである。 第２実施形態に係る半導体装置の要部を拡大した断面図である。 第５実施形態における金属層の製造工程を示すフローチャートである。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
また、後述する実施形態は、３次元積層型半導体メモリのワードラインに本発明を適用しているが、ワードライン以外の配線、例えばコンタクトプラグやビアプラグに適用することもできる。また、３次元積層型半導体メモリ以外の半導体装置の配線に適用することもできる。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の要部の構成を示す断面図である。図１に示す半導体装置１は、半導体基板１０と、積層体２０と、メモリ膜３０と、を備える。
半導体基板１０は、例えばシリコン基板である。半導体基板上には積層体２０が設けられている。
積層体２０は、図１に示すように、複数の電極層２１および複数の絶縁層２２を有する。複数の電極層２１および複数の絶縁層２２は、半導体基板１０に直交するＺ方向に交互に積層されている。複数の電極層２１は、３次元積層型半導体メモリのワードラインとして機能する。複数の絶縁層２２は、例えば酸化シリコン（ＳｉＯ２）を含み、各電極層２１を絶縁分離する。
図２は、電極層２１を拡大した断面図である。電極層２１は、図２に示すように、ブロック絶縁層２１１（絶縁層）と、バリアメタル層２１２と、金属層２１３（第１金属層）と、金属層２１４（第２金属層）と、を有する。金属層２１３および金属層２１４は、導電層を構成する。
ブロック絶縁層２１１は、例えば酸化アルミニウム（Ａｌ２Ｏ３）を含み、絶縁層２２の表面に設けられている。バリアメタル層２１２は、例えば窒化チタン（ＴｉＮ）を含み、ブロック絶縁層２１１の表面に設けられている。バリアメタル層２１２の厚さは約３ｎｍである。
金属層２１３は、バリアメタル層２１２の表面に設けられている。金属層２１３は、金属の初期核形成層であり、金属と、この金属の核発生密度を向上させるための核形成物とを含む。この金属は、例えばタングステン（Ｗ）である。この核形成物は、例えばジボラン（Ｂ２Ｈ６）またはモノシラン（ＳｉＨ４）である。また、金属層２１３の厚さは５ｎｍ以下である。
金属層２１４は、金属層２１３の表面に設けられている。金属層２１４は、金属層２１３と同じ金属と、金属層２１４に含まれる金属に結合したフッ素を取り除くことが可能な不純物と、を含むバルク層である。この金属は、例えばタングステン（Ｗ）である。この不純物は、例えばアルミニウム原子（Ａｌ）、ジルコニウム原子（Ｚｒ）、ハフニウム原子（Ｈｆ）、シリコン原子（Ｓｉ）、ボロン原子（Ｂ）、チタン原子（Ｔｉ）、酸素原子（Ｏ）、イットリウム原子（Ｙ）、および炭素原子（Ｃ）の少なくとも１つである。金属層２１４の比抵抗は、４０μΩ・ｃｍ以下であることが望ましい。なお、上述した不純物のうち、酸素原子および炭素原子を除く原子とタングステンとの結合エネルギーは、タングステンとフッ素との結合エネルギーよりも高い。
メモリ膜３０は、図１に示すように、ブロック絶縁膜３１と、電荷蓄積膜３２と、トンネル絶縁膜３３と、チャネル膜３４と、コア絶縁膜３５とを有する。ブロック絶縁膜３１は、例えば酸化シリコンを含み、電極層２１および絶縁層２２に対向する。電荷蓄積膜３２は、例えば窒化シリコン（ＳｉＮ）を含み、ブロック絶縁膜３１の内周面に対向する。トンネル絶縁膜３３は、例えば酸窒化シリコン（ＳｉＯＮ）を含み、電荷蓄積膜３２の内周面に対向する。チャネル膜３４は、例えばポリシリコンを含み、トンネル絶縁膜３３の内周面に対向する。コア絶縁膜３５は、例えば酸化シリコンを含み、チャネル膜３４の内周面に対向する。なお、メモリ膜３０の構造は、図１に示す構造に限定されない。
以下、本実施形態に係る半導体装置の製造工程を説明する。ここでは、電極層２１の成膜工程について説明する。
まず、図３に示すように、絶縁層２２の表面にブロック絶縁層２１１を形成する。次に、図４に示すように、ブロック絶縁層２１１の表面にバリアメタル層２１２を形成する。
次に、図５に示すように、バリアメタル層２１２の表面に金属層２１３を形成する。本実施形態では、金属層２１３は、ＡＬＤ方式でチャンバ（不図示）内で形成される。チャンバ内の温度は、２００〜３５０℃に設定される。チャンバ内の圧力は４００〜２０００Ｐａ（３〜１５Ｔｏｒｒ）に設定される。
上記のように設定された温度と圧力の条件下で、まず、ジボランガスまたはシランガスをチャンバ内に導入する。次に、アルゴンガス等の不活性ガスをチャンバ内に導入する。次に、六フッ化タングステンガス等の材料ガスをチャンバ内に導入する。その後、再び不活性ガスをチャンバ内に導入する。このようなガスの導入を繰り返すことによって、金属層２１３が初期層としてバリアメタル層２１２の表面に形成される。
最後に、金属層２１３の表面に金属層２１４をバルク層として形成する。本実施形態では、金属層２１４は、金属層２１３と同様に、ＡＬＤでチャンバ（不図示）内で形成される。
図６は、ＡＬＤによる一般的な金属層の製造工程を示すフローチャートである。ＡＬＤで金属層を形成する場合、一般的には、まず、六フッ化タングステンガス等の材料ガスをチャンバ内に導入する（ステップＳ１１）。次に、アルゴン等の不活性ガスをチャンバ内に導入する（ステップＳ１２）。次に、水素ガス等の還元ガスをチャンバ内に導入する（ステップＳ１３）。次に、不活性ガスを再びチャンバ内に導入する（ステップＳ１４）。
上述したステップＳ１１〜ステップＳ１４を１つのサイクルとして所定数繰り返すと、金属層が形成される。しかし、材料ガスにフッ素が含まれていると、フッ素が金属層内に残留する場合がある。この場合、残留したフッ素がリーク等の不良を引き起こすおそれがある。
そこで本実施形態では、金属層２１４の形成時に新たに添加ガスをチャンバ内に導入する。この添加ガスの分子には、タングステンに結合したフッ素を取り除くことが可能な不純物が含まれているので、不純物がタングステンと結合するとともに、添加ガスに含まれた他の元素とフッ素とが反応したフッ素化合物が生成される。
添加ガスに含まれる不純物は、上述したように、アルミニウム原子（Ａｌ）、ジルコニウム原子（Ｚｒ）、ハフニウム原子（Ｈｆ）、シリコン原子（Ｓｉ）、ボロン原子（Ｂ）、チタン原子（Ｔｉ）、酸素原子（Ｏ）、イットリウム原子（Ｙ）、および炭素原子（Ｃ）の少なくとも１つである。
不純物がアルミニウム原子である場合、添加ガスは、例えばＴＭＡ（トリメチルアミン）または塩化アルミニウム（ＡｌＣｌ３）を含むガスであることが望ましい。不純物がジルコニウム原子である場合、塩化ジルコニウム（ＺｒＣｌ４）またはＴＤＭＡＺ（テトラキスジメチルアミノジルコニウム）を含むガスであることが望ましい。不純物がハフニウム原子である場合、添加ガスは、塩化ハフニウム（ＨｆＣｌ４）またはＴＤＭＡＨ（テトラキスジメチルアミノハフニウム）を含むガスであることが望ましい。
不純物がシリコン原子である場合、添加ガスは、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）モノクロロシラン（ＳｉＨ３Ｃｌ）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、ヘキサクロロシラン（Ｓｉ２Ｃｌ６）、メチルシラン（ＳｉＨ３ＣＨ３）、またはジメチルシラン（ＳｉＨ２（ＣＨ３）２）を含むガスであることが望ましい。
不純物がボロン原子である場合、添加ガスは、ジボランまたは三塩化ボロン（ＢＣｌ３）含むガスであることが望ましい。不純物がチタン原子である場合、添加ガスは、四塩化チタン（ＴｉＣｌ４）またはＴＤＭＡＴ（テトラキスジメチルアミノチタン）を含むガスであることが望ましい。不純物が炭素原子または酸素原子である場合、添加ガスは、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ２）、酸素分子（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、または一酸化窒素（ＮＯ）を含むガスであることが望ましい。
上述した不活性ガスの中でジボランガスを金属層２１４の形成に用いる場合、ジボランは反応性が高いため、チャンバ内の温度（成膜温度）を約２００〜４００℃に設定することが望ましい。
また、ジボランガスを六フッ化タングステンガス（材料ガス）と同時に導入すると、ジボランと六フッ化タングステンが反応してしまう。そのため、ジボランガスは、六フッ化タングステンガスとは異なるタイミングで導入することが望ましい。例えば、ジボランの分解を抑えるために、ジボランガスは、上述したステップＳ１３で水素ガス（還元ガス）と同時にチャンバ内へ導入されることが望ましい。これにより、金属層２１４中に取り込まれるボロンの量を制御することができる。
不活性ガスにモノシランガスを用いる場合、モノシランの分解温度は、ジボランの分解温度よりも高いため、チャンバ内の温度（成膜温度）を約２００〜５００℃に設定することが可能である。また、モノシランは、ジボランと同様に、六フッ化タングステンと反応性が高いため、六フッ化タングステンガスとは異なるタイミングでモノシランを導入することが望ましい。モノシランガスも、ジボランと同様に、上述したステップＳ１３で水素ガスと同時に導入されることが望ましい。これにより、金属層２１４中に取り込まれるシリコンの量を制御することができる。
不活性ガスにジボランガスおよびシランガスを用いる場合、金属層２１４中に取り込まれるボロンおよびシリコンの濃度が高いと、金属層２１４の抵抗が上昇する。そのため、ジボランガスおよびシランガスの流量、分圧、導入時間等で調整することによって、金属層２１４中のボロン濃度またはシリコン濃度を１×１０１９〜１×１０２１ａｔｍ/ｃｍ３にすることが望ましい。
以上説明した本実施形態によれば、金属層２１４の形成時に添加ガスが毎回のサイクルで導入されるため、金属層２１４には、一定の濃度で不純物が取り込まれる。このとき、不純物は、金属層２１４の金属（タングステン）とフッ素との結合の切り離しを促進するため、フッ素が金属層２１４に残留しにくい。よって、電極層２１の形成工程後に実施される熱工程でフッ素に起因する不良を改善することが可能である。
（第２実施形態）
図７は、第２実施形態に係る半導体装置の要部を拡大した断面図である。上述した第１実施形態と同様の構成要素については同じ符号を付し、詳細な説明を省略する。
本実施形態に係る半導体装置２では、金属層２１４の構造が第１実施形態と異なる。この金属層２１４は、図７に示すように、第１実施形態で説明した不純物の濃度が局所的に高い高濃度層２１４ａを有する。金属層２１４は、第１実施形態と同様に、上記不純物を含んだ添加ガスによって形成される。このとき、金属層２１４に取り込まれる不純物量が増加するにつれて、金属層２１４の抵抗が上昇する。
そこで、本実施形態では、図６に示すステップＳ１１〜ステップＳ１４のガス導入サイクルを所定回数繰り返した後、添加ガスを導入するサイクルを行うことによって金属層２１４を形成する。例えば不純物がジボランである場合、六フッ化タングステンを含む材料ガスの導入、アルゴンを含む不活性ガスの導入、水素を含む還元ガスの導入、およびアルゴンを含む不活性ガスの導入を例えば２５０サイクル行う度に、上記材料ガスの導入、上記不活性ガスの導入、上記還元ガスおよびジボランガスの同時導入、および上記不活性ガスの導入を行うサイクルを追加する。これにより、金属層２１４中にジボラン濃度が局所的に高い高濃度層２１４ａが少なくとも１つ以上形成される。
以上説明した本実施形態によれば、第１実施形態と同様に、添加ガスに含まれた不純物によって、フッ素が金属層２１４に残留しにくくなる。また、添加ガスの導入を必要最小限に抑えている。これにより、金属層２１４の抵抗抑えつつ、フッ素に起因する不良を低減することができる。
（第３実施形態）
以下、第３実施形態について説明する。ここでは、第１実施形態と異なる点を中心に説明する。本実施形態では、金属層２１４の形成方法が第１実施形態と異なる。
本実施形態では、添加ガスは、材料ガスおよび還元ガスと反応しにくい性質を有する。そのため、図６に示すステップＳ１１〜ステップＳ１４の全てに添加ガスを導入し続ける。これにより、添加ガスに含まれた不純物を金属層２１４に取り込む時間、換言すると金属層２１４からフッ素を除去する時間を十分に確保することができる。材料ガスが六フッ化タングステンを含み、還元ガスが水素を含む場合、添加ガスは四塩化チタンまたはジクロロシランを含む。
以上説明した本実施形態によれば、材料ガスおよび還元ガスと反応しにくい添加ガスを用いることで、金属層２１４からフッ素を除去する時間を十分に確保することができる。これにより、フッ素に起因する不良をさらに低減することが可能となる。
（第４実施形態）
以下、第４実施形態について説明する。本実施形態では、添加ガスが、材料ガスに含まれた金属の還元効果を有する。材料ガスが六フッ化タングステンを含み、還元ガスが水素を含む場合、添加ガスは、例えば一酸化炭素を含む。
一酸化炭素を含む添加ガスを用いて金属層２１４を形成する場合、一酸化炭化ガスは、還元ガスである水素ガスと同時に導入される。これにより、タングステンの還元力が増加するので、金属層２１４のサイクルレートを改善することが可能となる。
また、一酸化炭素ガスの添加量を調整することで、所望の炭素が金属層２１４内に取り込むことができる。よって、金属層２１４の抵抗を抑えつつフッ素に起因する不良を低減することが可能となる。
（第５実施形態）
以下、第５実施形態について説明する。本実施形態では、添加ガスが、金属層２１４に含まれる金属を酸化する性質を有する。材料ガスが六フッ化タングステンを含む場合、添加ガスは、例えば酸化ガスである。
図８は、本実施形態における金属層２１４の製造工程を示すフローチャートである。図６に示すフローチャートと同様のステップについては説明を省略する。
図８に示すように本実施形態では、添加ガスは、不活性ガス導入ステップ（ステップＳ１４）の後に導入される（ステップＳ１５）。その後、不活性ガスが再び導入される（ステップＳ１６）。このようなガス導入ステップを繰り返すと、成膜されたタングステンの表面は、添加ガスによって酸化されるため、次のサイクルで六フッ化タングステンを含む材料ガスを導入したときに、酸化タングステンをエッチングすることができる。
本実施形態では、酸化タングステンがエッチングされやすく（カバレッジが悪く）なるように添加ガス（酸化ガス）の導入量を調整することによって、材料ガスの導入時に金属層２１４の間口（外側開口部）が広がる。これにより、タングステンの埋め込み性が向上する。
また、添加ガスが酸化ガスである場合、金属層２１４中の酸素濃度は、間口付近で最も高く、内部（ブロック絶縁膜３１側）に向かって低くなる。そのため、酸化ガスの導入量を調整することによって、金属層２１４の抵抗を抑えつつ、タングステンの埋め込み性の向上およびフッ素に起因する不良の低減を実現することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１、２：半導体装置、２１２：バリアメタル層、２１３：第１金属層、２１４：第２金属層

Claims (7)

  1. 絶縁層の表面に設けられたバリアメタル層と、
    前記バリアメタル層の表面に設けられた第１金属層と、前記第１金属層の表面に設けられた第２金属層と、を有する導電層と、を備え、
    前記第２金属層は、前記第１金属層と同じ金属と、前記金属に結合したフッ素を取り除くことが可能な不純物と、を含む、半導体装置。
  2. 前記不純物と前記金属との結合エネルギーは、前記金属と前記フッ素との結合エネルギーよりも高い、請求項１に記載の半導体装置。
  3. 前記不純物は、アルミニウム原子（Ａｌ）、ジルコニウム原子（Ｚｒ）、ハフニウム原子（Ｈｆ）、シリコン原子（Ｓｉ）、ボロン原子（Ｂ）、チタン原子（Ｔｉ）、酸素原子（Ｏ）、イットリウム原子（Ｙ）、および炭素原子（Ｃ）の少なくとも１つを含む、請求項１に記載の半導体装置。
  4. 前記不純物の濃度が、前記第２金属層中で一定である、請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記第２金属層中の不純物濃度が、１×１０１９〜１×１０２１ａｔｍ／ｃｍ３である、請求項１乃至３のいずれか１項に記載の半導体装置。
  6. 前記第２金属層は、前記不純物の濃度が局所的に高い高濃度層を少なくとも１つ以上含む、請求項１乃至３のいずれか１項に記載の半導体装置。
  7. 絶縁層の表面にバリアメタル層を形成し、
    前記バリアメタル層の表面に第１金属層を形成し、
    前記第１金属層の表面に、前記第１金属層と同じ金属と、前記金属に結合したフッ素を取り除くことが可能な不純物と、を含む第２金属層を形成する、半導体装置の製造方法。
JP2019167191A 2019-09-13 2019-09-13 半導体装置の製造方法 Active JP7295749B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019167191A JP7295749B2 (ja) 2019-09-13 2019-09-13 半導体装置の製造方法
TW109101314A TW202111783A (zh) 2019-09-13 2020-01-15 半導體裝置及其製造方法
CN202010088911.XA CN112510013B (zh) 2019-09-13 2020-02-12 半导体装置的制造方法
US16/814,716 US20210082753A1 (en) 2019-09-13 2020-03-10 Semiconductor device and manufacturing method thereof
US17/495,417 US12040228B2 (en) 2019-09-13 2021-10-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019167191A JP7295749B2 (ja) 2019-09-13 2019-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021044492A true JP2021044492A (ja) 2021-03-18
JP7295749B2 JP7295749B2 (ja) 2023-06-21

Family

ID=74861719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019167191A Active JP7295749B2 (ja) 2019-09-13 2019-09-13 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US20210082753A1 (ja)
JP (1) JP7295749B2 (ja)
CN (1) CN112510013B (ja)
TW (1) TW202111783A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023023351A (ja) * 2021-08-05 2023-02-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023001787A (ja) * 2021-06-21 2023-01-06 キオクシア株式会社 半導体装置およびその製造方法
JP2023044849A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 半導体装置、及び半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02314A (ja) * 1987-08-24 1990-01-05 Fujitsu Ltd シリコン含有金属膜の形成方法
JPH0225568A (ja) * 1988-07-15 1990-01-29 Hitachi Ltd 微細孔の金属穴埋め方法
JP2008060603A (ja) * 2001-08-24 2008-03-13 Tokyo Electron Ltd 成膜方法
JP2010251760A (ja) * 2009-04-16 2010-11-04 Novellus Systems Inc 小臨界次元の接点装置及び相互接続子用の超薄低抵抗タングステンフィルムの堆積方法
JP2012517101A (ja) * 2009-02-02 2012-07-26 エーエスエム アメリカ インコーポレイテッド 導電材料の誘電体層上へのプラズマ増強原子層堆積
JP2014032986A (ja) * 2012-08-01 2014-02-20 Ps4 Luxco S A R L 半導体装置の製造方法
JP2014135311A (ja) * 2013-01-08 2014-07-24 Ps4 Luxco S A R L 半導体装置
WO2015145750A1 (ja) * 2014-03-28 2015-10-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP2017014615A (ja) * 2015-05-27 2017-01-19 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ フッ素含有量が少ないタングステン膜
WO2019036292A1 (en) * 2017-08-14 2019-02-21 Lam Research Corporation METHOD FOR METAL CASTING FOR THREE-DIMENSIONAL NAND AND VERTICAL WORDS LINE

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107144A (ja) 1994-10-06 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
JP3504940B2 (ja) 2002-05-17 2004-03-08 沖電気工業株式会社 半導体装置の製造方法
KR100466332B1 (ko) * 2002-12-14 2005-01-14 동부전자 주식회사 반도체 소자의 제조 방법
WO2005101473A1 (ja) * 2004-04-12 2005-10-27 Ulvac, Inc. バリア膜の形成方法、及び電極膜の形成方法
JP2007005409A (ja) 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd 誘電体メモリ及びその製造方法
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
KR101604054B1 (ko) 2009-09-03 2016-03-16 삼성전자주식회사 반도체 소자 및 그 형성방법
CN110004429B (zh) 2012-03-27 2021-08-31 诺发系统公司 钨特征填充
US9230815B2 (en) * 2012-10-26 2016-01-05 Appled Materials, Inc. Methods for depositing fluorine/carbon-free conformal tungsten
KR20140069925A (ko) 2012-11-30 2014-06-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
JP6494940B2 (ja) 2013-07-25 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
JP2018078160A (ja) 2016-11-08 2018-05-17 東芝メモリ株式会社 半導体記憶装置
US11251191B2 (en) 2018-12-24 2022-02-15 Sandisk Technologies Llc Three-dimensional memory device containing multiple size drain contact via structures and method of making same
JP2022522226A (ja) * 2019-04-11 2022-04-14 ラム リサーチ コーポレーション 高ステップカバレッジのタングステン堆積

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02314A (ja) * 1987-08-24 1990-01-05 Fujitsu Ltd シリコン含有金属膜の形成方法
JPH0225568A (ja) * 1988-07-15 1990-01-29 Hitachi Ltd 微細孔の金属穴埋め方法
JP2008060603A (ja) * 2001-08-24 2008-03-13 Tokyo Electron Ltd 成膜方法
JP2012517101A (ja) * 2009-02-02 2012-07-26 エーエスエム アメリカ インコーポレイテッド 導電材料の誘電体層上へのプラズマ増強原子層堆積
JP2010251760A (ja) * 2009-04-16 2010-11-04 Novellus Systems Inc 小臨界次元の接点装置及び相互接続子用の超薄低抵抗タングステンフィルムの堆積方法
JP2014032986A (ja) * 2012-08-01 2014-02-20 Ps4 Luxco S A R L 半導体装置の製造方法
JP2014135311A (ja) * 2013-01-08 2014-07-24 Ps4 Luxco S A R L 半導体装置
WO2015145750A1 (ja) * 2014-03-28 2015-10-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP2017014615A (ja) * 2015-05-27 2017-01-19 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ フッ素含有量が少ないタングステン膜
WO2019036292A1 (en) * 2017-08-14 2019-02-21 Lam Research Corporation METHOD FOR METAL CASTING FOR THREE-DIMENSIONAL NAND AND VERTICAL WORDS LINE

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023023351A (ja) * 2021-08-05 2023-02-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法

Also Published As

Publication number Publication date
US20220028739A1 (en) 2022-01-27
US20210082753A1 (en) 2021-03-18
CN112510013A (zh) 2021-03-16
US12040228B2 (en) 2024-07-16
CN112510013B (zh) 2024-02-23
TW202111783A (zh) 2021-03-16
JP7295749B2 (ja) 2023-06-21

Similar Documents

Publication Publication Date Title
US11908736B2 (en) Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11398382B2 (en) Method of forming an electrode on a substrate and a semiconductor device structure including an electrode
KR102592471B1 (ko) 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US9384961B2 (en) Method for manufacturing semiconductor device, method for processing substrate, substrate processing apparatus and recording medium
JP7295749B2 (ja) 半導体装置の製造方法
KR101540534B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US20060265868A1 (en) Inter-metal dielectric fill
KR100724568B1 (ko) 반도체 메모리 소자 및 그 제조방법
US11769838B2 (en) Semiconductor device with change storage layer
JP7547037B2 (ja) 周期的堆積プロセスによって基材の誘電体表面上にモリブデン金属膜を堆積させる方法および関連する半導体デバイス構造
JP2012104695A (ja) 半導体装置の製造方法
JP2019102530A (ja) 半導体装置およびその製造方法
US9355846B2 (en) Non-uniform silicon dioxide and air gap for separating memory cells
JP2020029617A (ja) 基材表面および関連する半導体デバイス構造上のギャップ特徴を充填するための方法
JP2024086458A (ja) 半導体装置およびその製造方法
WO2023070847A1 (zh) 一种半导体器件的制造方法及半导体器件
KR102269343B1 (ko) 박막 증착 방법
JP2022144175A (ja) 半導体装置およびその製造方法
KR20200145001A (ko) 텅스텐 박막 증착 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230609

R151 Written notification of patent or utility model registration

Ref document number: 7295749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151