JPH0225568A - 微細孔の金属穴埋め方法 - Google Patents

微細孔の金属穴埋め方法

Info

Publication number
JPH0225568A
JPH0225568A JP17500388A JP17500388A JPH0225568A JP H0225568 A JPH0225568 A JP H0225568A JP 17500388 A JP17500388 A JP 17500388A JP 17500388 A JP17500388 A JP 17500388A JP H0225568 A JPH0225568 A JP H0225568A
Authority
JP
Japan
Prior art keywords
substrate
metal
filling
hole
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17500388A
Other languages
English (en)
Inventor
Eisuke Nishitani
英輔 西谷
Susumu Tsujiku
都竹 進
Hide Kobayashi
秀 小林
Masaaki Maehara
前原 正明
Norio Anzai
安斉 範夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17500388A priority Critical patent/JPH0225568A/ja
Publication of JPH0225568A publication Critical patent/JPH0225568A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層配線基板に設けられ之微細導通孔の金属
薄膜による穴埋め方法に係り、特に、導通孔下地と穴埋
め金属薄膜との界面部に電気抵抗の低い高信頼性の接触
金形底することのできる導通孔の金属穴埋め方法に関す
る。
〔従来の技術〕
LSIの高集積化に伴い各素子を結ぶ配線設計が困難と
なり、その解決手段として、多層配線が不可決な技術と
なりつつある。多層配線においては、下層のA2配線と
該Ag配線に対して絶縁膜を介して設けられ念上層のA
g配線とを、必要に応じて、接続するための導通孔(以
下、スルホールと称する)を設け、該導通孔を導体によ
って穴埋めする必要がある。スルーホールの金属穴埋め
方法としていくつかの方法があるが、その中で、タング
ステンCW>の選択CVDによる方法が、スルーホール
径が微小な場合(例えばIJm角以下)においても埋め
込み性が良好であることから、実用化が期待されている
Wの選択CVDは、これまで、六フフ化タングステン(
WF、+と水素(Hl)とを原料ガスとして行われてき
ており、関連する従来技術の記述として、例エバ、ジャ
ーナル・オブ・エレクトロケミカル・ソサイアテイ第1
31巻(1984年)第1427〜1455貞(J、 
Blectrochem、 Soc、 131 pp、
1427〜1433(1984))’にその記述がある
。しかし、この方法では実用的な水準での底長速度が得
られず、また、選択成膜であるにもかかわらず、完全な
選択性が確保し難いという問題があった。
この問題を解決する方法として、 WF、とシラン(S
iH,)とを原料ガスとするW選択CVD法がおる。こ
の方法を用いる場合、高速性・高選択性を確保しての微
細孔の穴埋めが可能となジ、さらに。
従来のWF、およびH3を原料ガスとするW選択CVD
の場合には下地がSiである微細孔(以下、コンタクト
ホールと称する)にWft埋め込も5とするとWがSi
基板に食い込むという問題がめり几のに対して、この問
題が生じないという長所がある。この方法については1
例えば1日経マイクロデバイス1987@12月号!6
8〜69頁9日刊工業新聞19B7年8月25日付、化
学工業日報1987年12月8日付等に記述がある。
〔発明が解決しようとする!!題1 LかLながら、、 WF、とSiH4を原料ガスとする
W選択CvD法は、コンタクトホールの穴埋め方法とし
ては有効な方法であるが1選択CVDによって形成され
たと下地AQとの界面における反応の生起および反応残
留物について考慮されていないため、スルーホールにお
ける導通が不十分となるという問題があり九。
すなわち、原料ガスとしてWF、および8iH0f用い
てCVD金行り九場合、下地がAJO場合には、まずW
F、がA11f!面と優先的に反応して、反応式(11
によってWが生じ、 WF、+2Ag。W+2AgF、       +11
さらに、生成しpW上で以下のS t H4還元反応が
進行する。
WF 、 + ’S iH,oW+’S iF、 + 
5H。
22(2′ ここで、(1(式の反応生成物AgF、は絶縁物であり
ま念、沸点が1000℃以上と高い九め、WF、とSi
H,を原料ガスとするCVDにおいて選択1ff[が可
能な温度(220〜680℃、好ましくは250〜35
0℃)では蒸気圧が極めて低く、反応11)から反応1
21が始まるまでの開KAI!F、が十分に除かれず、
スルーホールにWを埋め込んだ場合、結果的に、界面部
分に絶縁物A4F、が残留することになワ、スルーホー
ルでの十分な導通を妨げるという結果になっていた。
本発明の目的は、上記した従来技術の有していた課題を
解決して、A2配線上のスルーホール金選択性よく金属
によって穴埋めし、かつ、穴埋y)金属と下地Ag配線
との界面の′iミコ低抵抗低い?I、信頼性の接触を得
ることのできるスルーホールへの金属穴埋め方法を提供
することにある。
〔課題を解決する九めの手段〕
上記目的は以下に述べるよ5な2つの方法を用いること
によって達収することができろ。
第1の方法は、まず、原料ガスとして下地AQと反応し
て生成されろハロゲン化アルミニウムがA4F、よりも
沸点が低く蒸気圧の高いAQCら5A g B r @
、AQI、となるようなフッ素以外のハロゲン゛化金属
がλを用いて下地AJと反応させ、下地AQ と全上記
ハロゲン化金属によって形成される金属によって完全に
被覆し1次いで、WF、とSiH。
あるいはSi、H,と全原料とするWの選択CVDを行
うことによってスルーホール内にw−6埋め込む方法で
ある。例えば、原料ガスとしてTiCg、を用いて下地
A11lと反応させると、まず下式の反応が進行する。
TiC1!、+415A4→Ti+4/3jMICI!
、  131この反応で生成したAgeg、は、 AQ
F、と異なり、蒸気圧が高いため、形成された’r1と
下地AI!との界面に残留することがない。従って、上
記反応の後TiCff1.の導入を停止し2代りにWF
、と5i)(4ToるいはS i、H,とを導入してW
os択CVD@行わせると、先に形成されているrll
 i表面はSiH4あるいはSi、f(4に対して吸着
解離触媒作用を有するtめ。
前出の反応式+21によって、Ti上にWを成長させる
ことができろ。ここで、 ’rice、はスルーホール
表面の絶縁膜(810s )  と直接反応することが
なく。
また、絶縁膜上にTi を形成することがないので、選
択CVDの初期にT1Cl!、 f導入しても1選択的
に。
スルーホールのみに金属を埋め込むことが可能である。
なお、上記の例においては原料ハロゲン化金属ガスとし
てTiCg、を用いた場合について説明したが、Ti(
J、はフッ素系以外のハロゲン化金属として常温で蒸気
圧の高い数少ない物質であり、 CVD用原料ガスとし
て比較的使い易いものである。しかし、原料のハロゲン
化金属はTi0g4に限るものではな(、例えば’wV
cQ*に用いても、同様に、良好な界面を形成すること
ができる。念ソ、この場合、wag、は常温では蒸気圧
が低いので、加熱、ガス化して用いる必要がある。なお
、同様にして5反応によって形成されろ金属が5in(
、あるいはSi、0゜に対して吸着解離触媒作用をもつ
ようなフッ素系以外のハロゲン化金属fcVDの初期に
用いることによって、良好な導通を有するスルーホール
埋め込みを得ることが可能である。
第2の方法は、WF* t”用いるWの選択CVDの初
期において、下地AQとW膜との界面に導通を妨げるA
gF、 i残留させないようにする方法、すなわち、前
出(11式によって界面にA11F、が生成するのはC
VD工糧工期初期く僅かの時間であるので、この初期の
段階だけ基板温度を高くして、AQF、 i残留させる
ことなくW成膜の工程を導入する方法である。ただし、
この場合の基板温度は。
下地AQ配線の耐熱性を考慮すると、少なくともSOO
℃以下、好ましくは450℃以下に止める必要がある。
ま之、AQF、の残留の排除をより完全にするために、
同時に、還元ガスとしてLYe導入する。この場合には
以下の反応が同時に進行する。
H1→2)i(反応式で形成されたW上で)−−−−−
141WF s + 6 H−、W+ 6 HF   
      −−−−−(51AQF、+3)1→Ag
+3)IF’      ++−呻(61上記反応の中
、反応式(5)、(6)によ、:) WF、の還元反応
は反応式(21による反応よりも反応速度が遅く、高速
底膜という観点からみれば劣っているが、反応式(21
の反応よりも放膜温度が100℃以上も高い上に底膜速
度が遅いため、Ag下地表面をWが完全に覆うまでの間
に十分反応式(61の反応が進行するため、結果的に、
AQとWとの界面にA4F、が残留することがない。ま
九、−旦Ag表面を完全にWで覆ってしまえば、その後
のS+H,’に原料ガスとする反応でもAffix、 
?生ずることがない。従って、スルーホールを埋め込む
ためにWF厚く底膜する部分はほとんどSiH,による
還元反応を用いることができるため、初期段階で放膜速
度の遅いH9による還元反応を用いても、平均的にみて
、実用的な水準での底膜速度で導通のよい接続を形成す
ることが可能である。
〔作用〕
上記第1の方法においては、スルーホールの金属埋め込
み工程の初期段階でフッ素系以外のハロゲン化金属ガス
金導入することによって%AQ下下地下地表面縁物であ
るAI!F、 i残留させることなく、該Ag下地を上
記ハロゲン化金属ガスによって形成される金属で完全に
被覆することができる。従って、Wの選択CVi)@前
のスルーホール部のAg下地およびその上層には導電体
のみが存在し、次いで、Wの選択CVDによりて、その
上に導1体であるWが放炎することになる九め、W選択
CVDICよる穴埋め工場後のスルーホール部の導通は
極めて良好な結果を示す。
ま九、第2の方法においては、スルーホールの金pA埋
め込み1穐の初期段階で還元ガスとしてHlを導入し、
かつ、基板温度を後段のSin、還元反応時よりも高い
温度に設定することによって、AQ下地表面に絶縁物で
あるIIF、 を残留させることなく、該Ag下地上2
wによって完全に被覆することができる。従って、 8
iH,fe還元ガスとするWの選択CVD開始直前のス
ルーホール部のAg下地およびその上層には導電体のみ
が存在し、その上にWの選択CVDが進行するため、W
選択CVD穴埋め工程後のスルーホール部の導通4極め
て良好な結果を示す。
〔実施例〕
以下、本発明方法の内容について実施例によって具体的
に説明する。
実施例 1゜ wc1図は本発明の微細孔への金属穴埋め方法の手順を
示す工程図、792図は金属埋め込みの進行状況を示す
概略断面図である。
まず、第2図1alは微細孔(スルーホール)の金属穴
埋め全すべき基板で、この基板は次のようにして作成す
る。すなわち、まず、下地配線Ag1上にプラズマCV
D法などによって厚さ1.IJmのsio、膜を形成し
た後、ホトエツチングプロセスにより直径tO+mのス
ルーホール3を開口して作成する。この時、スルーホー
ル3底部のAg下地1上には薄い酸化膜が形成されてい
るため、 Ar+によるスパッタクリーニングあるいは
CCQ、等の塩素系ガスによるグラズマエッチングなど
によって酸化膜の除去を行う。
上記のようにして得tスルーホールを有する基板をコー
ルドタオール盟のCVD@置内に載置し。
該装置内を排気り死後、基板金450℃に加熱した状態
でTiC1!、ガスを流量10SCCffl、希釈用A
rガスta量toosccrn aガス全圧約ISPa
(100mTorr ) t’導入口て2分間反応式+
31によるTi の成膜を行っ九。
この時同時に生成されるkQcQ、は沸点が低((17
8℃)、蒸気圧が高いため、下地Ag1上に残留するこ
とな(、第2図1alに示すように、スルーホール3底
面のAg下地1の表面は完全1cTi4のみによって被
覆されろ。また、ここで形成されるTi  4の膜厚は
反応時間とともに増大t−続けるものではな(、Ti4
が完全にAg1i覆ってしまうとそれ以上の反応式囚の
反応は進行しないため、数百λ程度の膜厚で自動的に成
膜は停止する。
Ti[[Th終ったt、’ri(1,オj、ヒAr 〕
供給を停止し、反応容器内を排気すると同時に基叛温1
rでを270℃に設定してWF、ガスを流量5sc−・
S I Haガス’x tl jt 4 secm、希
釈ガスArt流量101005e、ガス全圧的13Pa
(100mTorr) を導入してCVDf行い、反応
式+21によるWのF!ft膜を6分間行った。W成膜
後WF、 、 S iH,およびAr  の供給を停止
し、仄いで、反応容器の排気を行いながらWF、供給管
内t−N、によV#化すると同時に反応容器内のN、置
換を行い、基板を冷却した後、反応容器から基板を取出
す。
以上のようにして得られた基板のスルーホールの状態は
、纂21!1IIlclに示すように、スルーポール3
のW5による良好な穴埋めが観察され念。また、同様に
して得られ九基板について、適宜のバターニングにより
上層にAJ配#を施して、Ag下地1とW5との接続抵
抗を測定したところ、1μm径のスルーホールにおいて
抵抗値はCLO2〜α1Ωの範囲の値を示L1良好な接
続が得られている結果が得られ九〇 なお、上記例においては、選択CVDの初期に導入する
フッ素系以外のハロゲン化金属ガスとしてTiCff1
.金用い、穴埋め金属をWF、と5i)(、と全原料ガ
スとするWとした場合について述べたが、本発明の方法
はこの組合わせに限定するものではなく一フッ素系以外
の)・ロゲン化金属としてはTiBr45 TaCQ、
、TaBr、 s MoC1!、 、WCQ、 、 W
CQ、等比較的低温(〜400℃)で高い蒸気圧(2o
mTorr以上)を得ろことができろものであれば使用
可能であり、また、穴埋め金属の原料ガスとしてWll
の代りにMOF、を、SiH,の代りにSi、H,等の
水素化シランなど凋択CV Dの可能な金属化合物音用
いることができる。ま九上記例において反応式(31の
反応時の基板温度および反応式12)の反応時の基板温
度を、それぞれ、450℃および270’Cとし念場合
について説明し九が、前者については220〜500℃
の範囲、好ましくは550〜450℃の範囲、後者につ
いては250〜320℃の範囲で%同様の結果を得るこ
とができる。
実施例 2 第5図は本発明の微細孔への金属穴埋め方法の別の手順
を示す工程図、第4図はこの場合の金属埋め込みの進行
状況を示す概略断面図である。
まず、実施例1の場合と同様にして作成したlal状態
の基板t?CVD装置内に載置し、該装置内を。
排気し電接、基板金450℃に加熱した状態でWF。
ガスおよびH,ガスを、それぞれ、I5!量5sccm
および500 sccm sガス全圧約66PaCO,
5Torr)で導入して1分間の成膜を行った。このと
き、前出(11゜(41、(51、(61式の反応が進
行し%111式の反応によりて絶縁物AgF、が形成さ
れるが、(41%(61式の反応が同時に進行してAe
F、が還元される九め、結果的に、Ag Il!:Wと
の界面にAQF、を残留させることな(%第4図1b+
に示すように、スルーホール3底面の下地Ag1上にW
層6を形成することができる。
上記成膜後、WF、とHlとの供給金停市し、反応容器
内を排気すると同時に基板温度を270℃に設定し九後
、WF、ガx’6流l15300m% 8 iH,ガス
を流量4 S CCrn s希釈ガスArt−流量I 
Q OSCCm 、ガス全圧約15Pa(100m’l
’orr ) f導入してCVDf行い。
反応式(21によるWの放膜を3分間行り几。W成膜後
は、実施例10場合と同様にして、原料ガスの供給停止
、凡ガス置換、基板冷却を行った後基板を反応装置から
取り出す@ 以上のよ5にして得られ九基板のスルーホールの状態は
、@4図1clに示すように、スルーホール3のW6に
よる良好な穴埋めが観察され几。ま之、同様にして得ら
れ九基板について、適宜Q)ζターニングにより上層に
Ag配#IK−施してAg下地1とW6との接続抵抗全
測定L4ところ、11m径のスルーホールにおいてQ、
02〜0.1Ωの範囲の値を示し、良好な接続が得られ
ている結果が得られ念。
なお、上記例においては反応式(21による反応への切
譬えの際WF、ガスとH,ガスとの供給を停+h L・
−旦反応容器内を排気し電接改めてWF、ガスとSiH
,ガスの導入を行うとして説明し九が、基板加熱手段が
ランプ加熱による基板のみの加熱(サセプタを用いない
場合)のように基板設定温度への到達が短時間(数秒)
で足りる場合には、WF、ガスの供給は継続し、Hlの
みの停+hと同時にSin、の導入を行うことによって
も同様の結果を得ることができる。まt、上記例におい
ては選択CVI)により穴埋めを行う金属がWF、およ
び8 i H,t−原料ガスとするWである場合につい
て説明したが、実施例1の場合に述べ九と同様に、WF
、の代りにMoF、。
Sin、の代ジにSiH,等の水素化ジノコンなど選択
CVDの可能な金属すべてを用いることができることは
言うまでもない。なお、上記例におlvSて第1の反応
における基板の所定@度金450°C1第2の反応にお
ける基板の所定温度Q 270℃とした場合について説
明し九が、前者については350〜500℃の範囲、後
者については220〜550℃の範囲で、同様の結果を
得ることができる。
〔発明の効果〕
以上述べてきたように、基板上のスルーホールの金属穴
埋めにおいて、本発明の方法を用いることによって、従
来技術の有してい九課題を解決して、スルーホールのA
ll下地と穴埋め金属膜との界面部に電気抵抗が低く、
信頼性の高い接触を容易に形取することができるように
tつ九。
ま九、これによって、VLSI製造における歩留り向上
、製品の信頼性向上に大きく寄与することができ几。
【図面の簡単な説明】
第1図は本発明方法の手順を示す工程図、第2図は金属
埋め込みの進行状況金示す概略断面図、第5図は本発明
方法の別の手111 k示す工程図、第4図は金属埋め
込みの進行状況全示す概略断面図である。 ・・・Al1T地。 ・・・絶縁膜(Sin、) 5・・・スルー ホール、 4 ・・・Ti 膜・ ・・・Wo 第 晃 / 国 第 す 呂

Claims (1)

  1. 【特許請求の範囲】 1、加熱基板上の絶縁膜に基板下地の一部を露出させる
    ために設けた微細孔を金属の選択CVDにより穴埋めす
    る方法において、選択CVDの初期にフッ素以外のハロ
    ゲン化金属(TiCl_4、TiBr_6、TaCl_
    3、TaBr_5、MoCl_5、WCl_5、WCl
    _6、WBr_6)を原料ガスとして露出下地表面を金
    属(Ti、Ta、Mo、W)で被覆し、つづいて、六フ
    ッ化タングステン(WF_6)あるいは六フッ化モリブ
    デン(MoF_6)と水素化シリコン(SiH_4、S
    i_2H_6)を原料ガスとしてタングステン(W)あ
    るいはモリブデン(Mo)で被覆することを特徴とする
    微細孔の金属穴埋め方法。 2、上記加熱基板の温度が、初期選択CVDにおいては
    220〜500℃、好ましくは350〜450℃、後段
    の選択CVDにおいて250〜350℃であることを特
    徴とする請求項1記載の微細孔の金属穴埋め方法。 3、基板上の絶縁膜に基板下地の一部を露出させるため
    に設けた微細孔を金属の選択CVDにより穴埋めする方
    法において、選択CVDの初期に基板を第1の所定温度
    に加熱し、ハロゲン化金属と水素とを原料ガスとして露
    出下地表面を金属で被覆し、つづいて、基板を第2の所
    定温度に加熱し、六フッ化タングステン(WF_6)あ
    るいは六フッ化モリブデン(MoF_6)と水素化シリ
    コン(SiH_4、SiH_6)とを原料ガスとしてタ
    ングステン(W)あるいはモリブデン(Mo)で被覆す
    ることを特徴とする微細孔へ金属穴埋め方法。 4、上記第、の所定温度が350〜500℃の範囲、上
    記第2の所定温度が220〜350℃の範囲であること
    を特徴とする請求項3記載の微細孔の金属穴埋め方法。 5、上記基板下地がAlであることを特徴とする請求項
    1若しくは3記載の微細孔の金属穴埋め方法。
JP17500388A 1988-07-15 1988-07-15 微細孔の金属穴埋め方法 Pending JPH0225568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17500388A JPH0225568A (ja) 1988-07-15 1988-07-15 微細孔の金属穴埋め方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17500388A JPH0225568A (ja) 1988-07-15 1988-07-15 微細孔の金属穴埋め方法

Publications (1)

Publication Number Publication Date
JPH0225568A true JPH0225568A (ja) 1990-01-29

Family

ID=15988517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17500388A Pending JPH0225568A (ja) 1988-07-15 1988-07-15 微細孔の金属穴埋め方法

Country Status (1)

Country Link
JP (1) JPH0225568A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0240919A (ja) * 1988-07-30 1990-02-09 Sony Corp 半導体装置の製造方法
JPH04294530A (ja) * 1991-03-25 1992-10-19 Sharp Corp 半導体装置の製造方法
WO1999057747A1 (en) * 1998-05-01 1999-11-11 Applied Materials, Inc. Cvd apparatus and process for depositing titanium films
EP0784713A4 (en) * 1994-10-11 2000-03-01 Gelest Inc TITANIUM BASED CONFORMING LAYERS AND PREPARATION METHOD
JP2006128680A (ja) * 2004-10-26 2006-05-18 Asm Japan Kk 集積回路内での金属層の選択的形成
JP2015067869A (ja) * 2013-09-30 2015-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2016128606A (ja) * 2015-12-24 2016-07-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
WO2019186636A1 (ja) * 2018-03-26 2019-10-03 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP2021044492A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
JP2021511658A (ja) * 2018-01-19 2021-05-06 エーエスエム・アイピー・ホールディング・ベー・フェー 堆積方法
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0240919A (ja) * 1988-07-30 1990-02-09 Sony Corp 半導体装置の製造方法
JPH04294530A (ja) * 1991-03-25 1992-10-19 Sharp Corp 半導体装置の製造方法
EP0784713A4 (en) * 1994-10-11 2000-03-01 Gelest Inc TITANIUM BASED CONFORMING LAYERS AND PREPARATION METHOD
WO1999057747A1 (en) * 1998-05-01 1999-11-11 Applied Materials, Inc. Cvd apparatus and process for depositing titanium films
US6294466B1 (en) 1998-05-01 2001-09-25 Applied Materials, Inc. HDP-CVD apparatus and process for depositing titanium films for semiconductor devices
JP2006128680A (ja) * 2004-10-26 2006-05-18 Asm Japan Kk 集積回路内での金属層の選択的形成
JP2015067869A (ja) * 2013-09-30 2015-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9558937B2 (en) 2013-09-30 2017-01-31 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
JP2016128606A (ja) * 2015-12-24 2016-07-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2021511658A (ja) * 2018-01-19 2021-05-06 エーエスエム・アイピー・ホールディング・ベー・フェー 堆積方法
WO2019186636A1 (ja) * 2018-03-26 2019-10-03 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
JP2021044492A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP7485736B2 (ja) 3d nandデバイス用の誘電体材料上におけるモリブデンを含有する低抵抗膜の成膜
JP3220034B2 (ja) 半導体装置及びその製造方法
JPS63142835A (ja) 集積半導体回路とその製法
JP3607398B2 (ja) 半導体装置の金属配線層の形成方法
JPH0573254B2 (ja)
TW201009107A (en) Selective cobalt deposition on copper surfaces
JPH05195228A (ja) 低温化学蒸着法
JPH0225568A (ja) 微細孔の金属穴埋め方法
JPH09321045A (ja) 半導体装置およびその製造方法
JPH1140518A (ja) CVD−Ti膜の成膜方法
JPH0982798A (ja) 半導体装置およびその製造方法
JPS63147347A (ja) 半導体装置
JP2000183051A (ja) 半導体装置の製造方法及び半導体装置
JP2001203171A (ja) 半導体デバイスのシリサイド形成方法
CN208767295U (zh) 半导体结构
JPH07142411A (ja) 半導体装置における金属薄膜形成方法
JP2954219B2 (ja) 半導体装置の製造プロセスに適用される改良された選択cvd
JPH0290519A (ja) 微細孔への金属穴埋め方法
JPH04196343A (ja) 金属による微細孔の埋め込み方法
EP0345400A1 (en) Selective CVD for maufacturing semiconductor devices
JP2000100936A (ja) 半導体装置の製造方法
JPH01183116A (ja) 多層電極形成法
JPH0272630A (ja) 半導体装置の製造方法
JPH10303149A (ja) 半導体装置用配線の形成方法
JP2002313913A (ja) コンタクトプラグ構造及びその製造方法