JP2000100936A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000100936A JP2000100936A JP10268395A JP26839598A JP2000100936A JP 2000100936 A JP2000100936 A JP 2000100936A JP 10268395 A JP10268395 A JP 10268395A JP 26839598 A JP26839598 A JP 26839598A JP 2000100936 A JP2000100936 A JP 2000100936A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- depositing
- insulating film
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 比較的低温でＣｕの拡散バリアとなるＴａＮ
膜を形成し、低誘電率層間膜とＣｕ配線の組み合わせに
より、高速、高信頼性の半導体デバイスを提供する。 【解決手段】 半導体基板上に絶縁膜を堆積する工程
と、この絶縁膜に配線溝あるいはビアを形成する工程
と、ハロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2を用いた
ＣＶＤによりＴａＮ膜を堆積する工程と、このＴａＮ膜
上にＣｕを堆積する工程を施す。
膜を形成し、低誘電率層間膜とＣｕ配線の組み合わせに
より、高速、高信頼性の半導体デバイスを提供する。 【解決手段】 半導体基板上に絶縁膜を堆積する工程
と、この絶縁膜に配線溝あるいはビアを形成する工程
と、ハロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2を用いた
ＣＶＤによりＴａＮ膜を堆積する工程と、このＴａＮ膜
上にＣｕを堆積する工程を施す。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にロジックデバイスのような高速回路を
有するＳｉ半導体装置の製造方法に関する。
方法に関し、特にロジックデバイスのような高速回路を
有するＳｉ半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体デバイスでは、配線材料をＡｌか
らＣｕにすることによる配線抵抗の減少と、層間絶縁膜
の誘電率の減少によって、処理速度の高速化を実現しよ
うとしている。しかし、低誘電率（low-k）の層間絶縁
膜は一般に耐熱性が低いため、耐熱温度以下の低温にお
いて、Ｃｕの拡散を阻止するバリア膜を形成することが
重要になっている。
らＣｕにすることによる配線抵抗の減少と、層間絶縁膜
の誘電率の減少によって、処理速度の高速化を実現しよ
うとしている。しかし、低誘電率（low-k）の層間絶縁
膜は一般に耐熱性が低いため、耐熱温度以下の低温にお
いて、Ｃｕの拡散を阻止するバリア膜を形成することが
重要になっている。
【０００３】この目的のために従来では、例えば、Ｔａ
材料としてＴａＣｌ5を、還元剤としてＨ3ＡｌＮ（ＣＨ
3）3を用いて、基板温度１００〜２００℃で熱ＣＶＤに
よってＴａ系のバリア膜を形成する方法が採用されてい
る（A. Ludviksson et al.，エクステンデッド アブス
トラクツ オブ アドバンスド メタライゼーション
アンド インターコネクトシステムズ フォー ユーエ
ルエスアイ アプリケーションズ イン 1997 ジャパ
ン セッション（Extended Abstracts of Advanced Met
allization and Interconnect Systems for ULSI Appli
cations in 1997 Japan Session）,1997.10.21,pp59−6
0.）。
材料としてＴａＣｌ5を、還元剤としてＨ3ＡｌＮ（ＣＨ
3）3を用いて、基板温度１００〜２００℃で熱ＣＶＤに
よってＴａ系のバリア膜を形成する方法が採用されてい
る（A. Ludviksson et al.，エクステンデッド アブス
トラクツ オブ アドバンスド メタライゼーション
アンド インターコネクトシステムズ フォー ユーエ
ルエスアイ アプリケーションズ イン 1997 ジャパ
ン セッション（Extended Abstracts of Advanced Met
allization and Interconnect Systems for ULSI Appli
cations in 1997 Japan Session）,1997.10.21,pp59−6
0.）。
【０００４】
【発明が解決しようとする課題】しかしながら、この手
法では、還元剤にＨ3ＡｌＮ（ＣＨ3）3を用いているた
め、Ｔａ中にＡｌを多量に含む膜が堆積する。この膜
は、抵抗率が300μΩcm以上と高い。その理由は、Ｈ3Ａ
ｌとＮ（ＣＨ3）3の間の結合エネルギーが低く、しかも
Ｈ3Ａｌが十分な蒸気圧をもたないために、気相中に脱
離することができず、膜中に取り込まれたことによると
考えられる。このような高抵抗のバリア膜が、ビア部で
下層Ｃｕ配線と上層Ｃｕ配線の間に形成されるため、配
線抵抗が十分には低くならず、信号遅延を低減できなか
った。
法では、還元剤にＨ3ＡｌＮ（ＣＨ3）3を用いているた
め、Ｔａ中にＡｌを多量に含む膜が堆積する。この膜
は、抵抗率が300μΩcm以上と高い。その理由は、Ｈ3Ａ
ｌとＮ（ＣＨ3）3の間の結合エネルギーが低く、しかも
Ｈ3Ａｌが十分な蒸気圧をもたないために、気相中に脱
離することができず、膜中に取り込まれたことによると
考えられる。このような高抵抗のバリア膜が、ビア部で
下層Ｃｕ配線と上層Ｃｕ配線の間に形成されるため、配
線抵抗が十分には低くならず、信号遅延を低減できなか
った。
【０００５】そこで本発明の目的は、比較的低温でＣｕ
の拡散バリアとなるＴａＮ膜を形成し、低誘電率層間膜
とＣｕ配線の組み合わせにより、高速、高信頼性の半導
体デバイスを提供することにある。また、本発明の他の
目的は、Ｃｕ配線を用いることにより、デバイスの低消
費電力化、高集積化、小型化を実現することにある。
の拡散バリアとなるＴａＮ膜を形成し、低誘電率層間膜
とＣｕ配線の組み合わせにより、高速、高信頼性の半導
体デバイスを提供することにある。また、本発明の他の
目的は、Ｃｕ配線を用いることにより、デバイスの低消
費電力化、高集積化、小型化を実現することにある。
【０００６】
【課題を解決するための手段】本発明は、半導体基板上
に絶縁膜を堆積する工程と、該絶縁膜に配線溝あるいは
ビアを形成する工程と、ハロゲン化タンタルと（Ｃ
Ｈ3）ＨＮＮＨ2を用いたＣＶＤによりＴａＮ膜を堆積す
る工程と、該ＴａＮ膜上にＣｕを堆積する工程を有する
ことを特徴とする半導体装置の製造方法に関する。
に絶縁膜を堆積する工程と、該絶縁膜に配線溝あるいは
ビアを形成する工程と、ハロゲン化タンタルと（Ｃ
Ｈ3）ＨＮＮＨ2を用いたＣＶＤによりＴａＮ膜を堆積す
る工程と、該ＴａＮ膜上にＣｕを堆積する工程を有する
ことを特徴とする半導体装置の製造方法に関する。
【０００７】また本発明は、半導体基板上に第１の絶縁
膜を堆積した後、第１の絶縁膜に配線溝を設けて金属を
埋め込み配線を形成する工程と、その上に第２の絶縁膜
を堆積する工程と、第２の絶縁膜にビアを形成する工程
と、その上にハロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2
を用いたＣＶＤによりＴａＮ膜を堆積する工程と、該Ｔ
ａＮ膜上にＣｕを堆積する工程を有することを特徴とす
る半導体装置の製造方法に関する。
膜を堆積した後、第１の絶縁膜に配線溝を設けて金属を
埋め込み配線を形成する工程と、その上に第２の絶縁膜
を堆積する工程と、第２の絶縁膜にビアを形成する工程
と、その上にハロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2
を用いたＣＶＤによりＴａＮ膜を堆積する工程と、該Ｔ
ａＮ膜上にＣｕを堆積する工程を有することを特徴とす
る半導体装置の製造方法に関する。
【０００８】また本発明は、半導体基板上に第１の絶縁
膜を堆積した後、第１の絶縁膜に配線溝を設けて金属を
埋め込み第１の配線を形成する工程と、その上に第２の
絶縁膜を堆積する工程と、第２の絶縁膜にビアを形成す
る工程と、その上にハロゲン化タンタルと（ＣＨ3）Ｈ
ＮＮＨ2を用いたＣＶＤにより第１のＴａＮ膜を堆積す
る工程と、第１のＴａＮ膜上にＣｕを堆積する工程と、
該ビア内部にのみＴａＮ膜とＣｕが残るようにＣＭＰ処
理する工程と、その上に第３の絶縁膜を堆積する工程
と、第３の絶縁膜に配線溝を形成する工程と、その上に
ハロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2を用いたＣＶ
Ｄにより第２のＴａＮ膜を堆積する工程と、第２のＴａ
Ｎ膜上にＣｕを堆積して第２の配線を形成する工程とを
有することを特徴とする半導体装置の製造方法に関す
る。
膜を堆積した後、第１の絶縁膜に配線溝を設けて金属を
埋め込み第１の配線を形成する工程と、その上に第２の
絶縁膜を堆積する工程と、第２の絶縁膜にビアを形成す
る工程と、その上にハロゲン化タンタルと（ＣＨ3）Ｈ
ＮＮＨ2を用いたＣＶＤにより第１のＴａＮ膜を堆積す
る工程と、第１のＴａＮ膜上にＣｕを堆積する工程と、
該ビア内部にのみＴａＮ膜とＣｕが残るようにＣＭＰ処
理する工程と、その上に第３の絶縁膜を堆積する工程
と、第３の絶縁膜に配線溝を形成する工程と、その上に
ハロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2を用いたＣＶ
Ｄにより第２のＴａＮ膜を堆積する工程と、第２のＴａ
Ｎ膜上にＣｕを堆積して第２の配線を形成する工程とを
有することを特徴とする半導体装置の製造方法に関す
る。
【０００９】
【発明の実施の形態】図１は、本発明をシリコン集積回
路における配線工程に適用した場合を示す工程断面図で
ある。
路における配線工程に適用した場合を示す工程断面図で
ある。
【００１０】まず、図１（ａ）に示すようにシリコン基
板１に第１の層間絶縁膜２、第２の層間絶縁膜３を堆積
した後、配線溝を通常のリソグラフィとドライエッチン
グで形成し、続いて第１のバリア膜４、Ｃｕを順次堆積
する。その後、ＣＭＰ（Chemical Mechanical Polishin
g）によってダマシン配線（第１のＣｕ配線５）を形成
する。続いて、第３の層間絶縁膜６を堆積後、ビアを開
口する。
板１に第１の層間絶縁膜２、第２の層間絶縁膜３を堆積
した後、配線溝を通常のリソグラフィとドライエッチン
グで形成し、続いて第１のバリア膜４、Ｃｕを順次堆積
する。その後、ＣＭＰ（Chemical Mechanical Polishin
g）によってダマシン配線（第１のＣｕ配線５）を形成
する。続いて、第３の層間絶縁膜６を堆積後、ビアを開
口する。
【００１１】次に、図１（ｂ）に示すように、第２のバ
リア膜７を堆積する。このときのバリア膜の形成は、ハ
ロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2を用いて熱ＣＶ
Ｄで行う。このハロゲン化タンタルとしては、ＴａＣｌ
5、ＴａＦ5、ＴａＢｒ5のいずれかであることが好まし
い。また、特に、熱ＣＶＤを用い、基板温度200〜500℃
でＴａＮを堆積させることが好ましい。より好ましい基
板温度範囲は250〜400℃である。
リア膜７を堆積する。このときのバリア膜の形成は、ハ
ロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2を用いて熱ＣＶ
Ｄで行う。このハロゲン化タンタルとしては、ＴａＣｌ
5、ＴａＦ5、ＴａＢｒ5のいずれかであることが好まし
い。また、特に、熱ＣＶＤを用い、基板温度200〜500℃
でＴａＮを堆積させることが好ましい。より好ましい基
板温度範囲は250〜400℃である。
【００１２】続いて、図１（ｃ）に示すようにＣｕ膜８
を堆積する。さらに、図１（ｄ）に示すようにＣＭＰで
Ｃｕプラグ９を形成する。
を堆積する。さらに、図１（ｄ）に示すようにＣＭＰで
Ｃｕプラグ９を形成する。
【００１３】さらに、上述と同様の方法で絶縁膜１２を
堆積後、第３のバリア膜１０、第２のＣｕ配線１１を形
成する（図１（ｅ））。
堆積後、第３のバリア膜１０、第２のＣｕ配線１１を形
成する（図１（ｅ））。
【００１４】本発明において、層間絶縁膜としては、Ｓ
ｉＯ2、ＳｉＯＮ、ＳｉＯＦ、パリレン(parylene)、サ
イトップ(cytop)、ＢＣＢ(benzocycrobutene)、ＨＳＱ
（Hydrogen Silsesquioxane）などを用いることが可能
である。
ｉＯ2、ＳｉＯＮ、ＳｉＯＦ、パリレン(parylene)、サ
イトップ(cytop)、ＢＣＢ(benzocycrobutene)、ＨＳＱ
（Hydrogen Silsesquioxane）などを用いることが可能
である。
【００１５】以上の方法によって、第１のＣｕ配線５と
第２のＣｕ配線１０の間に、バリア膜７、１０とＣｕプ
ラグ９が挟まれた構造の配線ができる。バリア膜７、１
０は低抵抗であるためビアプラグ自身の抵抗を低減でき
る。
第２のＣｕ配線１０の間に、バリア膜７、１０とＣｕプ
ラグ９が挟まれた構造の配線ができる。バリア膜７、１
０は低抵抗であるためビアプラグ自身の抵抗を低減でき
る。
【００１６】
【実施例】次に、実施例により、本発明をさらに具体的
に説明する。
に説明する。
【００１７】まず、図１（ａ）に示すようにシリコン基
板１に第１の層間絶縁膜２、第２の層間絶縁膜３を堆積
した後、配線溝を通常のリソグラフィとドライエッチン
グで形成し、続いて第１のバリア膜４、Ｃｕを順次堆積
した。その後、ＣＭＰによってダマシン配線（第１のＣ
ｕ配線５）を形成した。続いて、第３の層間絶縁膜６を
堆積後、ビアを開口した。
板１に第１の層間絶縁膜２、第２の層間絶縁膜３を堆積
した後、配線溝を通常のリソグラフィとドライエッチン
グで形成し、続いて第１のバリア膜４、Ｃｕを順次堆積
した。その後、ＣＭＰによってダマシン配線（第１のＣ
ｕ配線５）を形成した。続いて、第３の層間絶縁膜６を
堆積後、ビアを開口した。
【００１８】次に、図１（ｂ）に示すように、第２のバ
リア膜７を堆積した。このときのバリア膜の形成は、Ｔ
ａＣｌ5を流量50〜500sccmで、（ＣＨ3）ＨＮＮＨ2を流
量50〜500sccmでＣＶＤ室に導入し、成膜室圧力1〜1000
mTorr、250〜400℃で、熱ＣＶＤによりＴａＮ膜を形成
した。
リア膜７を堆積した。このときのバリア膜の形成は、Ｔ
ａＣｌ5を流量50〜500sccmで、（ＣＨ3）ＨＮＮＨ2を流
量50〜500sccmでＣＶＤ室に導入し、成膜室圧力1〜1000
mTorr、250〜400℃で、熱ＣＶＤによりＴａＮ膜を形成
した。
【００１９】続いて、図１（ｃ）に示すように、スパッ
タ、めっき等の方法でＣｕ膜８を堆積した。さらに、図
１（ｄ）に示すようにＣＭＰでＣｕプラグ９を形成し
た。
タ、めっき等の方法でＣｕ膜８を堆積した。さらに、図
１（ｄ）に示すようにＣＭＰでＣｕプラグ９を形成し
た。
【００２０】さらに、上述と同様の方法で絶縁膜１２を
堆積後、第３のバリア膜１０、第２のＣｕ配線１１を形
成した（図１（ｅ））。
堆積後、第３のバリア膜１０、第２のＣｕ配線１１を形
成した（図１（ｅ））。
【００２１】上記バリア膜の形成工程において、温度20
0℃以上に加熱した基板上にＴａＣｌ5と（ＣＨ3）ＨＮ
ＮＨ2を導入すると、（ＣＨ3）ＨＮＮＨ2のメチル基は
ＣＨ4として、ＣｌはＨと反応してＨＣｌとして、気相
に脱離する。同時にＴａＮが基板上に堆積し、バリア膜
を形成する。500℃を超える温度でもこの反応は起こる
が、高温になるに従って、特に700℃付近からメチル基
が分解してＴａＮ膜中に炭素が取り込まれ、高抵抗な膜
が形成しやすくなる。また、500℃を超える温度では層
間絶縁膜の耐熱性の問題などが生じるので、500℃以下
でバリア膜を形成することが望ましい。なお、他のハロ
ゲン化タンタル、例えばＴａＦ5、ＴａＢｒ5に対して
も、（ＣＨ3）ＨＮＮＨ2を導入することによって200〜5
00℃でのバリア膜の成膜が可能である。
0℃以上に加熱した基板上にＴａＣｌ5と（ＣＨ3）ＨＮ
ＮＨ2を導入すると、（ＣＨ3）ＨＮＮＨ2のメチル基は
ＣＨ4として、ＣｌはＨと反応してＨＣｌとして、気相
に脱離する。同時にＴａＮが基板上に堆積し、バリア膜
を形成する。500℃を超える温度でもこの反応は起こる
が、高温になるに従って、特に700℃付近からメチル基
が分解してＴａＮ膜中に炭素が取り込まれ、高抵抗な膜
が形成しやすくなる。また、500℃を超える温度では層
間絶縁膜の耐熱性の問題などが生じるので、500℃以下
でバリア膜を形成することが望ましい。なお、他のハロ
ゲン化タンタル、例えばＴａＦ5、ＴａＢｒ5に対して
も、（ＣＨ3）ＨＮＮＨ2を導入することによって200〜5
00℃でのバリア膜の成膜が可能である。
【００２２】
【発明の効果】以上の説明から明らかなように本発明に
よれば、Ｃｕ配線の信号遅延を低減でき、高速かつ高信
頼性の半導体デバイスを提供することができる。ひいて
は、Ｃｕ配線を用いることにより、デバイスの低消費電
力化、高集積化、小型化を実現できる。
よれば、Ｃｕ配線の信号遅延を低減でき、高速かつ高信
頼性の半導体デバイスを提供することができる。ひいて
は、Ｃｕ配線を用いることにより、デバイスの低消費電
力化、高集積化、小型化を実現できる。
【００２３】その理由は、本発明によれば、層間絶縁膜
として耐熱性の低い低誘電率膜を形成できるとともに、
高純度なＴａＮからなるバリア膜が形成できるため、配
線の容量および抵抗ともに減少させることが可能である
からである。
として耐熱性の低い低誘電率膜を形成できるとともに、
高純度なＴａＮからなるバリア膜が形成できるため、配
線の容量および抵抗ともに減少させることが可能である
からである。
【図１】本発明の製造方法の一実施形態の主要工程を説
明するための工程断面図である。
明するための工程断面図である。
１ シリコン基板 ２ 第１の層間絶縁膜 ３ 第２の層間絶縁膜 ４ 第１のバリア膜 ５ 第１のＣｕ配線 ６ 第３の層間絶縁膜 ７ 第２のバリア膜 ８ Ｃｕ膜 ９ Ｃｕプラグ １０ 第３のバリア膜 １１ 第２のＣｕ配線 １２ 絶縁膜
Claims (9)
- 【請求項１】 半導体基板上に絶縁膜を堆積する工程
と、該絶縁膜に配線溝あるいはビアを形成する工程と、
ハロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2を用いたＣＶ
ＤによりＴａＮ膜を堆積する工程と、該ＴａＮ膜上にＣ
ｕを堆積する工程を有することを特徴とする半導体装置
の製造方法。 - 【請求項２】 基板温度200〜500℃でＴａＮ膜を堆積す
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記ハロゲン化タンタルが、ＴａＣ
ｌ5、ＴａＦ5、ＴａＢｒ 5のいずれかであることを特徴
とする請求項１又は２記載の半導体装置の製造方法。 - 【請求項４】 前記絶縁膜が、ＳｉＯ2、ＳｉＯＮ、Ｓ
ｉＯＦ、パリレン、サイトップ、ＢＣＢ、ＨＳＱのいず
れかである請求項１、２又は３記載の半導体装置の製造
方法。 - 【請求項５】 半導体基板上に第１の絶縁膜を堆積した
後、第１の絶縁膜に配線溝を設けて金属を埋め込み配線
を形成する工程と、その上に第２の絶縁膜を堆積する工
程と、第２の絶縁膜にビアを形成する工程と、その上に
ハロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2を用いたＣＶ
ＤによりＴａＮ膜を堆積する工程と、該ＴａＮ膜上にＣ
ｕを堆積する工程を有することを特徴とする半導体装置
の製造方法。 - 【請求項６】 半導体基板上に第１の絶縁膜を堆積した
後、第１の絶縁膜に配線溝を設けて金属を埋め込み第１
の配線を形成する工程と、その上に第２の絶縁膜を堆積
する工程と、第２の絶縁膜にビアを形成する工程と、そ
の上にハロゲン化タンタルと（ＣＨ3）ＨＮＮＨ2を用い
たＣＶＤにより第１のＴａＮ膜を堆積する工程と、第１
のＴａＮ膜上にＣｕを堆積する工程と、該ビア内部にの
みＴａＮ膜とＣｕが残るようにＣＭＰ処理する工程と、
その上に第３の絶縁膜を堆積する工程と、第３の絶縁膜
に配線溝を形成する工程と、その上にハロゲン化タンタ
ルと（ＣＨ3）ＨＮＮＨ2を用いたＣＶＤにより第２のＴ
ａＮ膜を堆積する工程と、第２のＴａＮ膜上にＣｕを堆
積して第２の配線を形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項７】 基板温度200〜500℃でＴａＮ膜を堆積す
ることを特徴とする請求項５又は６記載の半導体装置の
製造方法。 - 【請求項８】 前記ハロゲン化タンタルが、ＴａＣ
ｌ5、ＴａＦ5、ＴａＢｒ 5のいずれかであることを特徴
とする請求項５、６又は７記載の半導体装置の製造方
法。 - 【請求項９】 前記絶縁膜が、ＳｉＯ2、ＳｉＯＮ、Ｓ
ｉＯＦ、パリレン、サイトップ、ＢＣＢ、ＨＳＱのいず
れかである請求項５〜８のいずれか１項に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26839598A JP3164152B2 (ja) | 1998-09-22 | 1998-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26839598A JP3164152B2 (ja) | 1998-09-22 | 1998-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000100936A true JP2000100936A (ja) | 2000-04-07 |
| JP3164152B2 JP3164152B2 (ja) | 2001-05-08 |
Family
ID=17457887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26839598A Expired - Fee Related JP3164152B2 (ja) | 1998-09-22 | 1998-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164152B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727691B1 (ko) | 2006-06-20 | 2007-06-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 제조 방법 |
| WO2013073638A1 (ja) | 2011-11-18 | 2013-05-23 | 旭硝子株式会社 | 硬化性組成物、塗布用組成物、硬化膜、レーザ加工方法、および多層配線構造体の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6446631B1 (ja) | 2018-02-07 | 2019-01-09 | 株式会社Ｊｍｃ | 棒状磁石及び磁性異物除去装置 |
-
1998
- 1998-09-22 JP JP26839598A patent/JP3164152B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727691B1 (ko) | 2006-06-20 | 2007-06-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 제조 방법 |
| WO2013073638A1 (ja) | 2011-11-18 | 2013-05-23 | 旭硝子株式会社 | 硬化性組成物、塗布用組成物、硬化膜、レーザ加工方法、および多層配線構造体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3164152B2 (ja) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446032B2 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
| US20020089063A1 (en) | Copper dual damascene interconnect technology | |
| US6977218B2 (en) | Method for fabricating copper interconnects | |
| JP5325113B2 (ja) | 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法 | |
| US20020167089A1 (en) | Copper dual damascene interconnect technology | |
| US8957519B2 (en) | Structure and metallization process for advanced technology nodes | |
| US6790778B1 (en) | Method for capping over a copper layer | |
| JP2000058544A (ja) | 半導体装置及びその製造方法 | |
| JP2004289105A (ja) | 半導体装置およびその製造方法 | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| JP2701751B2 (ja) | 半導体装置の製造方法 | |
| KR100596794B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP4007822B2 (ja) | 配線構造の形成方法 | |
| JP3164152B2 (ja) | 半導体装置の製造方法 | |
| JP3922947B2 (ja) | ＴａＮ基板上でのＣＶＤ銅薄膜の高密着性を達成する方法 | |
| JPH1032248A (ja) | タングステン膜形成法 | |
| JP2001144094A (ja) | 半導体素子の金属配線形成方法 | |
| KR20030050062A (ko) | 반도체 소자의 구리 배선 형성방법 | |
| KR100815938B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US20040155348A1 (en) | Barrier structure for copper metallization and method for the manufacture thereof | |
| KR100587600B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| JP2002134610A (ja) | 半導体装置の製造方法 | |
| JPH02188921A (ja) | 高融点金属多層膜形成法 | |
| KR101029105B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100316061B1 (ko) | 다층배선을가지는반도체장치의형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |