JP3922947B2 - TaN基板上でのCVD銅薄膜の高密着性を達成する方法 - Google Patents

TaN基板上でのCVD銅薄膜の高密着性を達成する方法 Download PDF

Info

Publication number
JP3922947B2
JP3922947B2 JP2002079730A JP2002079730A JP3922947B2 JP 3922947 B2 JP3922947 B2 JP 3922947B2 JP 2002079730 A JP2002079730 A JP 2002079730A JP 2002079730 A JP2002079730 A JP 2002079730A JP 3922947 B2 JP3922947 B2 JP 3922947B2
Authority
JP
Japan
Prior art keywords
copper
range
deposition
hfac
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002079730A
Other languages
English (en)
Other versions
JP2002356775A (ja
Inventor
サン ウェイ−ウェイ
パン ウェイ
ラッセル エバンス ダビット
テン スー シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2002356775A publication Critical patent/JP2002356775A/ja
Application granted granted Critical
Publication of JP3922947B2 publication Critical patent/JP3922947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、集積回路の製造での化学的気相成長プロセスに関し、より詳細には、窒化タンタル(TaN)基板上でのCVD銅薄膜の良好な密着性を達成する方法に関する。
【0002】
【従来の技術】
漸進的に小型化、低価格化し、かつより高性能である電子製品に対する需要により、大型の基板上により小さな形状寸法の集積回路(IC)がますます必要とされてきた。これはまた、回路をIC基板上により高密度でパッケージングする需要を生じる。より小さな形状寸法のIC回路に対する要望により、構成要素と絶縁体層との間の相互接続ができる限り小規模になることが必要とされる。それゆえ、バイア相互接続子および接続線の幅を低減する研究が続いている。相互接続子の導電性は、相互接続表面の面積が低減されるとともに低減され、その結果として増大した相互接続の抵抗率がIC設計の障害となってきた。高い抵抗率を有する電導体により、インピーダンスが高く、かつ伝搬遅延が大きな導電路が形成される。これらの問題は、結果的に、信頼度の低い信号タイミング、信頼度の低い電圧レベル、およびIC内の構成要素間で長い信号遅延を生じる。接続が不十分な交差する導電表面、あるいは非常に異なるインピーダンス特性を有する導電体の接合により、伝搬の不連続性も生じる。
【0003】
低い抵抗率、および揮発性成分のプロセス環境に耐える能力の両方を有する、相互接続子およびバイアが必要とされている。アルミニウムおよびタングステン金属が、しばしば、電気活性領域間に相互接続子またはバイアを作製するために、集積回路の製造に用いられる。これらの金属は、特別な取扱いが必要な銅とは異なり、製造環境での使用が容易であるため普及している。
【0004】
しかしながら、その特有な特性のため、銅(Cu)は、自然な選択として、電気回路の線およびバイアのサイズを低減するためにアルミニウムに置き換わる。銅の導電性は、アルミニウムの約2倍であり、タングステンの3倍を越える。結果として、同じ電流がアルミニウム線の幅のほぼ半分の幅の銅線を介して伝えられ得る。銅のエレクトロマイグレーション特性も、アルミニウムのエレクトロマイグレーション特性よりもはるかに優れている。アルミニウムは、エレクトロマイグレーションによる劣化および破断に対して、銅よりも約10倍弱い。結果として、銅線は、アルミニウム線よりもはるかに小さな断面積であっても、電気的完全性をより良く維持することができる。従って、銅の低い抵抗率(1.7μΩ・cm)、および高いエレクトロマイグレーション抵抗のため、銅金属薄膜が、集積回路デバイスの金属相互接続として良好で将来的な使用のために理想的な材料とみなされる。
【0005】
【発明が解決しようとする課題】
しかしながら、集積回路プロセスでの銅の使用に関連する問題が存在する。銅相互接続線は、一般に、通常は窒化チタンまたは窒化タンタル等の窒化金属の形態のバリア金属でライニングされ、デュアルダマシントレンチ、またはシングルダマシントレンチのいずれかに銅を堆積した後、化学的機械的研磨(CMP)処理により形成される。この堆積方法は、プラズマ促進化学蒸着(PECVD)プロセス、有機金属化学気相成長(MOCVD)プロセス、および電気化学堆積(ECD)プロセスを含む。ECDは、PECVDまたはMOCVDのいずれかにより堆積される銅シード層を必要とする。PECVDにより堆積された銅は、不十分なステップカバレッジ(段差被覆性)を示す。従って、このプロセスは、非常に狭いトレンチ用途には適さない。
【0006】
MOCVDは、サブミクロンのトレンチおよびバイアへの銅の堆積に理想的なプロセスである。MOCVDはまた、ECDトレンチ/バイア注入(ECD trench/via filling)のための銅シードを提供する理想的なプロセスでもある。しかしながら、最新技術によるMOCVDプロセスは、銅とバリア金属との間の良好な密着性を生じないということが問題である。この問題に対する現在の解決策は、フラッシュPECVDプロセスを用いて、シードCVD銅のための非常に薄いシードを提供すること、またはバリア窒化金属化合物の上に少量のシリコンを添加することを含む。これらの解決策は、プロセスの複雑さを増し、かつ/またはバリア金属と銅との接触抵抗を増す。
【0007】
銅前駆体の改質が、銅薄膜の密着性を改善するための別の選択肢である。1つの例では、CupraSelect Blend(Schumacher社の登録商標)が、非常に少量のヘキサフルオロアセチルアセトン二水素化物(H(hfac)・2H2O)の添加により、純粋なCupraSelect(Schumacher社の登録商標)と置き換わるために導入された。CupraSelect Blendおよび銅前駆体を用いることにより、TiN基板上の銅薄膜の密着性が改善される。しかしながら、CupraSelect Blendの使用は、TaN基板上の銅薄膜の堆積に関連する密着性の問題を解決しない。
【0008】
従って、本発明の1つの目的は、金属窒化物基板に対する高い密着性を有する銅薄膜を製造する方法を提供することである。
【0009】
本発明の別の目的は、TaN基板への高い密着性を有する銅薄膜を製造する方法を提供することである。
【0010】
本発明のさらに別の目的は、初期の銅薄膜堆積段階に、一定量の水蒸気を導入し、TaN基板への密着性が増した薄い銅膜を製造する方法を提供することである。
【0011】
本発明のまたさらに別の目的は、界面のフルオリンの量を低減し、TaN基板への密着性が増した薄い銅膜を製造する方法を提供することである。
【0012】
【課題を解決するための手段】
本発明は、集積回路を製造する方法であって、堆積チャンバ内に金属窒化物層を有する基板を提供する工程と、該堆積チャンバに銅前駆体を提供する工程であって、該銅前駆体が(hfac)CuLを含む、工程と、化学的気相成長により、該金属窒化物層上に薄い銅膜を堆積するために、該銅前駆体を反応させる工程であって、該反応により、配位子およびCu(hfac)2を含む副生物を生成する、工程と、水蒸気の該Cu(hfac)2副生物への調整を容易にするために該銅前駆体を反応させる工程中に、該堆積チャンバに該水蒸気を導入する工程と、を包含する。
【0013】
前記導入された水蒸気は、40〜80トルの範囲の蒸気圧を有する。
【0014】
前記金属窒化物層は窒化タンタルを含む。
【0015】
前記薄い銅膜を、10〜30分の範囲の時間、300〜350℃の範囲の温度でアニーリングする工程をさらに包含する。
【0016】
前記薄い銅膜を、10〜30分の範囲の時間、350〜450℃の範囲の温度でアニーリングにする工程をさらに包含する。
【0017】
前記水蒸気は、水によってヘリウムを泡立てることにより、前記堆積チャンバに導入される。
【0018】
前記薄い銅膜をアニーリングする工程は、1×10-7トル以下の圧力で行われる。
【0019】
本発明は、窒化タンタル基板上の化学的気相成長による銅薄膜の良好な密着性を達成する方法であって、堆積チャンバ内にタンタル窒化物層を有する基板を提供する工程と、該堆積チャンバに銅前駆体を提供する工程であって、該銅前駆体が(hfac)CuLを含む、工程と、化学的気相成長により、該タンタル窒化物層上に薄い銅膜を堆積するために、該銅前駆体を反応させる工程であって、該反応により、Cu(hfac)2を含む副生物を生成する、工程と、該薄い銅膜を、10〜30分の範囲の時間、300〜350℃の範囲の温度でアニーリングする工程と、を包含する。
【0020】
前記Cu(hfac)2副生物への水蒸気の調整を容易にするために前記銅前駆体を反応させる工程中に、前記堆積チャンバに該水蒸気を導入する工程をさらに包含する。
【0021】
前記導入された水蒸気は、40〜60トルの範囲の蒸気圧を有する。
【0022】
第2のアニーリング工程をさらに包含し、該第2のアニーリング工程は、前記薄い銅膜を、10〜30分の範囲の時間、350〜450℃の範囲の温度でアニーリングする工程を包含する。
【0023】
前記水蒸気は、水を介してヘリウムを泡立てることにより、前記堆積チャンバに導入され、該ヘリウムの流速は、5〜20sccmの範囲である。
【0024】
前記薄い銅膜をアニーリングする工程、および前記第2のアニーリング工程は、それぞれ、1×10-7トル以下の圧力で行われる。
【0025】
前記第2のアニーリング工程は、結果的にTaF5を製造し、該方法は、前記堆積チャンバから該TaF5を取り除く工程をさらに包含する。
【0026】
本発明は、金属窒化物上に堆積された銅薄膜を備えた集積回路を製造する方法であって、堆積チャンバ内に金属窒化物層を有する基板を提供する工程と、
該堆積チャンバに銅前駆体を提供する工程であって、該銅前駆体が(hfac)CuLを含む、工程と、化学的気相成長により、該金属窒化物層上に薄い銅膜を堆積するために、該銅前駆体を反応させる工程であって、該反応により、Cu(hfac)2を含む副生物を生成する、工程と、Cu(hfac)2副生物への水蒸気の調整を容易にするために該銅前駆体を反応させる工程中に、該堆積チャンバに該水蒸気を導入する工程と、該薄い銅膜を、10〜30分の範囲の時間、300〜350℃の範囲の温度でアニーリングする工程と、該薄い銅膜を、10〜30分の範囲の時間、350〜450℃の範囲の温度でアニーリングする工程と、を包含する。
【0027】
前記導入された水蒸気は、40〜80トルの範囲の蒸気圧を有し、該水蒸気は、5〜20sccmの範囲の流速で、水を介してヘリウムを泡立てることにより、前記堆積チャンバに導入される。
【0028】
前記金属窒化物は、窒化タンタル、窒化チタン、および窒化シリコンから成る群から選択される。
【0029】
前記薄い銅膜をアニーリングする2つの工程は、それぞれ、1×10-7トル以下の圧力で行われる。
【0030】
350〜450℃の範囲の温度で前記薄い銅膜をアニーリングする工程は、結果的にTaF5を製造し、該方法は、前記堆積チャンバから該TaF5を取り除く工程をさらに包含する。
【0031】
本発明の方法は、金属窒化物基板、特に、TaN基板上のCVD銅薄膜の高い密着性を達成する製造プロセスを提供する。本発明は、初期の銅薄膜堆積段階に一定量の水蒸気を導入する工程、および銅と金属窒化物基板との界面のフルオリンの量を低減する工程を含む。これらの2つの工程は、結果的に、TaN基板を含む金属窒化物基板に対する密着性が改善された銅薄膜を生じる。
【0032】
【発明の実施の形態】
化学的気相成長(CVD)銅薄膜の窒化チタン、窒化タンタル、および窒化シリコン等の金属窒化物基板への密着性は、初期の銅薄膜堆積段階での銅核層(copper nuclei layer)の形成に依存する。出願人の実験結果は、それぞれにおいて、銅薄膜の金属窒化物基板への密着性が改善される、2つのプロセス工程を示す。第1のプロセス工程は、初期の銅薄膜堆積段階で水蒸気を用いることにより、銅薄膜の金属窒化物基板への密着性を改善する工程を含む。第2のプロセス工程は、銅薄膜の界面のフッ素含有量を低減することにより、銅薄膜の密着性を改善する工程を含む。界面のフルオリンの量を低減する工程は、銅薄膜に二段階アニーリングプロセスを行うことにより達成される。出願人は、TaN基板等の金属窒化物基板上の銅薄膜の密着性を改善するために、これらの2つのプロセス工程を集約的なCVD製造プロセスに組み込んだ。その実験結果を以下に示す。
【0033】
本発明のプロセスの第1の工程として、銅薄膜の初期の堆積工程中に、水蒸気がCVDチャンバに加えられる。強い極性液体である水は、銅中心に入り込み、ヘキサフルオロアセチルアセトン銅配位子((hfac)CuL)の分解を起こしていると考えられる(ここで、Lは、通常、有機配位子である)。(hfac)CuLの分解生成物は、銅薄膜等の銅金属、堆積チャンバの外に排出される揮発性有機溶媒等の配位子、および堆積チャンバの外に排出され得る揮発性化合物等のCu(hfac)2である。銅堆積が還元雰囲気で実施されるため、Cu(hfac)2は、銅金属、および基板表面に吸収され得る(hfac)配位子に還元され得る。よって、水は、Cu(hfac)2よりもさらに揮発性である、Cu(hfac)2含水化合物の銅中心に容易に調整され得る。従って、加えられた水蒸気は、Cu(hfac)2の除去、および基板表面に吸収される(hfac)の量の低減を助長する。より多くの(hfac)が基板に吸収されると、銅薄膜の基板への密着性がさらに不十分となる。それゆえ、水蒸気を加えることにより、銅薄膜の金属窒化物の表面への密着性の増加が助長される。
【0034】
本発明の堆積プロセスは、通常、当業者に公知の温度、圧力、および前駆体を用いて実行され得る。通常用いられるキャリアガスは、堆積チャンバにさらなる水蒸気を加えるために、ウォーターバスを介して泡立てられるヘリウムである。このプロセスは、約50トル、通常、40〜80トルの範囲である蒸気圧で、室温または周囲温度において最も容易に実行される。湿ったヘリウムの流速は、通常、5〜20sccmの範囲である。
【0035】
水蒸気が堆積チャンバに加えられる、この初期堆積工程の後、次いで、堆積された銅薄膜に、フルオリン低減工程が行われる。フルオリンは、銅膜の金属窒化物基板への密着性を低減すると考えられる。特に、ターゲットソースとして純粋な銅金属を用い、物理的気相成長を介して堆積された銅薄膜は、金属窒化物基板への極めて良好な密着性を示した。化学的気相成長プロセスでは、二次イオン質量分析(SIMS)解析により、銅薄膜と金属窒化物との界面で高いフルオリン濃度が示された。この高いフルオリン濃度は、不十分な密着性の原因であると考えられる。従って、出願人は、銅薄膜と金属窒化物との界面のフルオリン濃度を低減するために、下記のプロセスを開発した。
【0036】
銅薄膜の界面でのフルオリンの量を低減するために、高真空下で、薄膜にアニーリングプロセスを行った。薄膜のフルオリン含有量は、2つの異なる手段により低減されると考えられ、第1は、フルオリンが、フルオリンの揮発性のため、銅薄膜から取り除かれ、第2は、出願人が考えるところ、フルオリンが、TaF5の形成により、銅薄膜から取り除かれる。堆積チャンバに存在するフルオリンの含有量は、(hfac)CuLの分解によるものである。堆積チャンバに存在するTaF5の含有量は、TaF5を形成するためのタンタル金属とフルオリンの反応によるものと考えられる。
【0037】
TaF5の形成により、プロセスの考慮すべき点がいくつか提供される。特に、出願人は、高温がTaF5の形成に必要とされることを見出した。さらに、新たに形成されたTaF5を排出するプロセスは、反応容器(reactant vessel)からフルオリンを排出することよりも困難である。さらに、応力が、2つの層の異なる熱膨張係数、すなわち、金属窒化物層および銅層の異なる熱膨張係数による銅と金属窒化物との界面に生じる。
【0038】
これらの考慮すべき点を斟酌して、出願人は、二工程アニーリング処理によりフルオリンおよび形成されたTaF5が取り除かれ、それゆえ、金属窒化物基板上での密着性が高い銅薄膜を生じることを見出した。アニーリングプロセスの第1の工程では、銅薄膜が、薄膜界面のフルオリンの大半を排出するように低温でアニーリングされる。アニーリングプロセスの第1の工程は、通常、300〜350℃の範囲の温度で行われる。アニーリングガスは用いられず、すなわち、反応チャンバは、ガスを加えることなく、高い真空圧力で、単に加熱および加圧される。特に、第1のアニーリング工程は、通常、1.0×10-7トル以下の圧力で行われる。第2のアニーリング工程では、銅薄膜が、形成され得るいずれのTaF5も排出するために、より高い温度でアニーリングされる。アニーリングプロセスの第2の工程は、通常、350〜450℃の範囲の温度で行われる。第2のアニーリング工程の圧力もまた、通常、1.0×10-7トル以下である。これらのアニーリング工程は、銅薄膜からフルオリンおよびTaF5を取り除き、良好な密着性を有する膜を生じると考えられる。特に、結果的に生じたTaN基板上の銅薄膜は、標準的なテープおよびピールテスト(tape and peel tests)に耐える。
【0039】
開示されたプロセスはまた、TiNおよびSiN等の他の金属窒化物上に、良好な密着性を備えた銅薄膜を形成するために用いられ得る。しかしながら、このような構造を製造するための他の利用可能な方法が当業者には公知である。従って、本発明の方法は、窒化タンタル基板上の銅薄膜の堆積に最も有効であると考えられる。
【0040】
図1は、本発明のプロセスのフローチャートを示す。工程10は、堆積チャンバに基板を提供する工程を含む。基板は、通常、その上に金属窒化物層を備えた、半導体製造の分野で公知のシリコン系基板を含む。金属窒化物層は、基板の最も外側にある層であり、その上に薄い銅薄膜の堆積のために適合される。金属窒化物層は、TaN、TiN、およびSiNを含み得る。工程12は、ヘキサフルオロアセチルアセトン銅配位子(hfac)CuL等の堆積前駆体を提供する工程、および基板上の金属窒化物層上に薄い銅膜を堆積する工程を含む。工程14は、銅膜堆積プロセスのこの段階の間に、水蒸気を堆積チャンバに加える工程を含む。水蒸気は、通常、ヘリウム等のキャリアガスをウォーターバスを介して泡立てることにより、堆積チャンバに導入される。堆積チャンバ内の蒸気圧は、通常、約50トルであり、一般に、40〜80トルの範囲内である。工程16は、第1のアニーリング工程を含む。第1のアニーリング工程は、基板上に堆積された薄い銅膜を、10〜30分の範囲の時間、300〜350℃の範囲の温度にする工程を含む。アニーリングガスは用いられず、すなわち、反応チャンバは、高い真空圧力で、単に加熱および加圧される。特に、第1のアニーリング工程は、通常、1.0×10-7トル以下の圧力で行われる。この第1のアニーリング工程は、銅薄膜と金属窒化物との界面からフルオリンを取り除く。工程18は、第2のアニーリング工程を含む。第2のアニーリング工程は、基板上に堆積された薄い銅膜を、10〜30分の範囲の時間、350〜450℃の範囲の温度にする工程を含む。第2のアニーリング工程の圧力もまた、通常、1.0×10-7トル以下である。第2のアニーリング工程は、堆積チャンバからTaF5を取り除き、堆積された銅薄膜の良好な密着性を生じる。
【0041】
よって、集積回路内の銅薄膜とTaN等の金属窒化物基板との間の密着性の改善を達成する方法を開示した。好適な構造、および銅薄膜を製造する方法を開示したが、さらなる改変および修正が、特許請求の範囲で規定される発明の範囲から逸脱することなくなされ得ることが理解されるべきである。
【0042】
【発明の効果】
本発明の集積回路の製造方法は、堆積チャンバ内に金属窒化物層を有する基板を提供する工程と、該堆積チャンバに銅前駆体を提供する工程であって、該銅前駆体が(hfac)CuLを含む、工程と、化学的気相成長により、該金属窒化物層上に薄い銅膜を堆積するために、該銅前駆体を反応させる工程であって、該反応により、配位子およびCu(hfac)2を含む副生物を生成する、工程と、
水蒸気の該Cu(hfac)2副生物への調整を容易にするために該銅前駆体を反応させる工程中に、該堆積チャンバに該水蒸気を導入する工程と、を包含することにより、金属窒化物基板に対する高い密着性を有する銅薄膜の製造が可能となる。
【0043】
また、本発明の製造プロセスにより、金属窒化物基板、特に、最も外側にTaN層有する基板上のCVD銅薄膜の高い密着性が達成される。本発明は、初期の銅薄膜堆積段階に一定量の水蒸気を導入する工程、および銅と金属窒化物基板との界面のフルオリンの量を低減する工程を含む。これらの2つの工程は、結果的に、TaN基板を含む金属窒化物基板に対する密着性が改善された銅薄膜を生じる。
【図面の簡単な説明】
【図1】図1は、本発明のプロセスのフローチャートである。

Claims (5)

  1. 窒化タンタル基板上の化学的気相成長による銅薄膜の良好な密着性を達成する方法であって、
    堆積チャンバ内にタンタル窒化物層を有する基板を提供する工程と、
    該堆積チャンバに銅前駆体を提供する工程であって、該銅前駆体が(hfac)CuL(但し、Lは有機配位子である)を含む、工程と、
    化学的気相成長により、該タンタル窒化物層上に薄い銅膜を堆積するために、該銅前駆体を反応させる工程であって、該反応により、Cu(hfac)2を含む副生物を生成する、工程と、
    前記Cu(hfac)2副生物への水蒸気の調整を容易にするために該銅前駆体を反応させる工程中に、該堆積チャンバに該水蒸気を導入する工程と、
    該薄い銅膜を、10〜30分の範囲の時間、300〜350℃の範囲の温度でアニーリングする第1のアニーリング工程と、
    次いで、該薄い銅膜を、10〜30分の範囲の時間、350〜450℃の範囲の温度でアニーリングする第2のアニーリング工程と、
    を包含する方法。
  2. 前記水蒸気は、40〜60トルの範囲の蒸気圧を有する請求項1に記載の方法。
  3. 前記水蒸気は、水を介してヘリウムを泡立てることにより、前記堆積チャンバに導入され、該ヘリウムの流速は、5〜20sccmの範囲である、請求項2に記載の方法。
  4. 前記第1のアニーリング工程、および前記第2のアニーリング工程は、それぞれ、1×10-7トル以下の圧力で行われる、請求項1に記載の方法。
  5. 前記第2のアニーリング工程において、TaF 5 が前記薄い銅膜から取り除かれる請求項1に記載の方法。
JP2002079730A 2001-03-27 2002-03-20 TaN基板上でのCVD銅薄膜の高密着性を達成する方法 Expired - Fee Related JP3922947B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/820,224 US6579793B2 (en) 2001-03-27 2001-03-27 Method of achieving high adhesion of CVD copper thin films on TaN Substrates
US09/820,224 2001-03-27

Publications (2)

Publication Number Publication Date
JP2002356775A JP2002356775A (ja) 2002-12-13
JP3922947B2 true JP3922947B2 (ja) 2007-05-30

Family

ID=25230229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079730A Expired - Fee Related JP3922947B2 (ja) 2001-03-27 2002-03-20 TaN基板上でのCVD銅薄膜の高密着性を達成する方法

Country Status (4)

Country Link
US (1) US6579793B2 (ja)
JP (1) JP3922947B2 (ja)
KR (1) KR100479016B1 (ja)
TW (1) TW543101B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656836B1 (en) * 2002-03-18 2003-12-02 Advanced Micro Devices, Inc. Method of performing a two stage anneal in the formation of an alloy interconnect
US6713407B1 (en) * 2002-10-29 2004-03-30 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal nitride layer over exposed copper
US7166732B2 (en) 2004-06-16 2007-01-23 Advanced Technology Materials, Inc. Copper (I) compounds useful as deposition precursors of copper thin films
KR100690881B1 (ko) 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
JP5151082B2 (ja) * 2006-07-20 2013-02-27 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US20100263588A1 (en) * 2009-04-15 2010-10-21 Gan Zhiyin Methods and apparatus for epitaxial growth of semiconductor materials
US11270911B2 (en) * 2020-05-06 2022-03-08 Applied Materials Inc. Doping of metal barrier layers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425281A (en) 1981-07-13 1984-01-10 Exxon Research And Engineering Co. Copper or silver complexes with fluorinated diketones and unsaturated ligands
US4385005A (en) 1981-07-13 1983-05-24 Exxon Research And Engineering Co. Process for separating unsaturated hydrocarbons using copper or silver complexes with fluorinated diketonates
US5096737A (en) 1990-10-24 1992-03-17 International Business Machines Corporation Ligand stabilized +1 metal beta-diketonate coordination complexes and their use in chemical vapor deposition of metal thin films
US5085731A (en) 1991-02-04 1992-02-04 Air Products And Chemicals, Inc. Volatile liquid precursors for the chemical vapor deposition of copper
JPH09296269A (ja) * 1996-04-30 1997-11-18 Toshiba Corp 銅薄膜の形成方法
US5744192A (en) * 1996-11-08 1998-04-28 Sharp Microelectronics Technology, Inc. Method of using water vapor to increase the conductivity of cooper desposited with cu(hfac)TMVS
US6319728B1 (en) * 1998-06-05 2001-11-20 Applied Materials, Inc. Method for treating a deposited film for resistivity reduction
US6355562B1 (en) * 1998-07-01 2002-03-12 Advanced Technology Materials, Inc. Adhesion promotion method for CVD copper metallization in IC applications
US5994571A (en) 1998-11-10 1999-11-30 Sharp Laboratories Of America, Inc. Substituted ethylene precursor and synthesis method
US6015918A (en) 1998-11-10 2000-01-18 Sharp Laboratories Of America, Inc. Allyl-derived precursor and synthesis method
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
KR100357183B1 (ko) * 1999-12-31 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 구리 박막 형성 방법

Also Published As

Publication number Publication date
JP2002356775A (ja) 2002-12-13
US20020139446A1 (en) 2002-10-03
KR20020075741A (ko) 2002-10-05
KR100479016B1 (ko) 2005-03-30
US6579793B2 (en) 2003-06-17
TW543101B (en) 2003-07-21

Similar Documents

Publication Publication Date Title
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US10056328B2 (en) Ruthenium metal feature fill for interconnects
KR102036245B1 (ko) 구리 배리어 적용들을 위한 도핑된 탄탈룸 질화물
JP5076452B2 (ja) 半導体装置の製造方法
US20080242088A1 (en) Method of forming low resistivity copper film structures
US7799681B2 (en) Method for forming a ruthenium metal cap layer
TW200419642A (en) Integration of ALD/CVD barriers with porous low k materials
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
KR20070045986A (ko) 낮은 K 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Co 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법
JP3922947B2 (ja) TaN基板上でのCVD銅薄膜の高密着性を達成する方法
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
US20060040490A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
KR100622639B1 (ko) 반도체 소자의 제조 방법
JP3164152B2 (ja) 半導体装置の製造方法
KR100815938B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6509268B1 (en) Thermal densification in the early stages of copper MOCVD for depositing high quality Cu films with good adhesion and trench filling characteristics
KR100538632B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100622637B1 (ko) 반도체 소자의 금속배선 구조 및 그 형성방법
US20170194192A1 (en) Metal filling and planarization of recessed features
KR20050029487A (ko) 반도체 소자의 제조 방법
KR20020091307A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees