CN113675144A - 形成具有氮化钛导电结构的设备的方法，以及相关的设备和系统 - Google Patents

形成具有氮化钛导电结构的设备的方法，以及相关的设备和系统 Download PDF

Info

Publication number
CN113675144A
CN113675144A CN202110515039.7A CN202110515039A CN113675144A CN 113675144 A CN113675144 A CN 113675144A CN 202110515039 A CN202110515039 A CN 202110515039A CN 113675144 A CN113675144 A CN 113675144A
Authority
CN
China
Prior art keywords
flowing
gas
tin
titanium
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110515039.7A
Other languages
English (en)
Inventor
金道俊
S·S·克尔克
C·W·佩茨
A·J·卡阿古
B·D·克劳斯
杉浦聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113675144A publication Critical patent/CN113675144A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本申请涉及形成具有氮化钛导电结构的设备的方法，以及相关的设备和系统。形成微电子装置的方法包括在前体结构之上形成氮化钛(TiN)材料。形成所述TiN材料包含重复以下循环：使含钛气体邻近前体结构流动；使还原气体在所述前体结构之上流动；使含氮气体在所述前体结构之上流动；以及在使所述含氮气体流动之前和之后，吹扫气体。还描述了相关微电子装置和相关电子系统。

Description

形成具有氮化钛导电结构的设备的方法，以及相关的设备和 系统
优先权声明
本申请要求2020年5月14日提交的、序列号为16/874,260的“形成具有氮化钛导电结构的电子设备的方法，以及相关的电子设备和系统”的美国专利申请的申请日的优先权。
技术领域
本公开的实施例涉及微电子装置设计和制造领域。更具体地，本公开涉及用于形成具有包含氮化钛(TiN)的导电结构的微电子装置(例如，半导体装置，例如存储器装置)的方法，涉及电子装置，并涉及相关系统。
背景技术
集成电路设计的大小不断缩小，以努力增加会占据给定占地面积的电子装置的数量，降低功耗，并提高操作速度。随着每一代的流逝，电子装置趋向于变得更小和更密集地封装，这对集成造成诸多挑战，包括制造电子装置的小的、密集封装的结构(例如，导电结构，诸如存取线(例如，字线))的方法面临的挑战。在不牺牲电子装置性能的情况下满足这些设计和制造挑战是特别困难的挑战。例如，配置为存储器装置的电子装置通常需要表现出足够的性能特性，诸如低电阻率(例如，高电导率)和低的所谓的“行锤击”特性(例如，存储单元泄漏电荷的趋势的度量，诸如通过结泄漏和/或栅极感应漏极泄漏(GIDL)，并且无意中与相邻单元电交互，这可能导致泄漏单元以及存储器装置的受影响的相邻单元的电荷和存储改变)。
例如，在微电子装置的操作期间，可以频繁地操作导电结构——例如微电子装置结构的存取线(例如，字线)的导电栅极(例如，栅电极)——以使得能够频繁地访问一行装置(例如，存储器装置)。在根据传统制造方法形成的传统字线金属栅极结构中，字线金属栅极的频繁操作往往会导致行锤击特性，例如，与相邻的、未被访问的装置行的寄生耦合的引入。这种行锤击特性会导致相邻行以不期望的方式相互作用，导致存储单元无意中从一种状态翻转到另一种状态，从而造成“受害”行中的存储和读取错误。然而，对于微电子装置的这些或其它导电结构，优化电子装置的一个性能参数通常会对该装置的另一个性能参数产生不利影响。例如，通常表现出低电阻率的导电材料(例如，氮化钛(TiN))可能会对表现出的行锤击特性产生负面影响，至少在所述材料是根据传统方法形成的情况下。
设计和制造电子装置(例如，存储器装置)以及其材料和结构(例如，包含TiN的材料和结构)，以使电子装置表现出足够低的电导率和良好的行锤击性能，仍然是一个挑战。
发明内容
公开了一种形成微电子装置的方法。所述方法包含在前体结构之上形成氮化钛(TiN)材料。形成TiN材料包含重复循环，包含：使含钛气体邻近前体结构流动；使还原气体在前体结构之上流动；使含氮气体在前体结构之上流动；以及在使含氮气体流动之前和之后，吹扫气体。
还公开了一种微电子装置，其包含凹陷在基础结构内的导电结构。导电结构包含氮化钛和贯穿氮化钛的至少一部分的小于约五原子百分比的硅。电介质衬垫在导电结构与基础结构之间。
此外，公开了一种包含输入装置、输出装置、处理器装置和存储器装置的电子系统。处理器装置可操作地耦合到输入装置和输出装置。存储器装置可操作地耦合到处理器装置，并且包含至少一个微电子装置结构。所述至少一个微电子装置结构包含至少一个存取线栅极结构，所述存取线栅极结构包含氮化钛和分散在整个氮化钛中的硅物质。硅物质占氮化钛的小于约五原子百分比。
附图说明
图1A是根据本公开的实施例的形成TiN材料的方法的流程图。
图1B是图1A的方法的阶段106的时间线图，其中还原气体RG与TiCl4的流动同时流动，TiCl4的流动在还原气体RG的流动之前开始，并且TiCl4的流动在还原气体RG的流动停止之前停止。
图1C是图1A的方法的阶段106的时间线图，其中根据本公开的实施例，在开始和停止还原气体RG的流动之前，开始和停止TiCl4的流动。
图1D是图1A的方法的阶段106的时间线图，其中根据本公开的实施例，在开始和停止还原气体RG的流动之前，开始和停止TiCl4的流动，并进行中间吹扫。
图1E是根据本公开的实施例的图1A的方法的阶段116的时间线图，其中引入顶盖形成气体(CFG)以形成单层顶盖结构。
图1F是根据本公开的实施例的图1A的方法的阶段116的时间线图，其中顶盖形成气体CFG的流动之后是氨NH3的流动，这些流动可以循环重复以形成多层顶盖结构。
图2A至2F是根据本公开的实施例的在制造包括氮化钛(TiN)材料和结构的微电子装置结构(在图2F中示出)的处理的各个阶段期间的横截面正示意图，其中图2A至图2F的图示是沿着X轴的视图，其中Z轴定义垂直，并且Y轴定义水平。
图3A至3D是根据本公开的实施例的在制造包括氮化钛(TiN)材料和结构的微电子装置结构的处理的各个阶段期间的横截面正视图，其中微电子装置结构可以是或可以包括图2F的微电子装置结构，其中图3A至3D的图示是沿着Y轴的视图，其中Z轴定义垂直，并且X轴定义水平。
图4是示出根据本公开的实施例的电子系统的示意框图。
具体实施方式
根据本公开的实施例，结构(例如，微电子装置结构)、装置(例如，微电子装置)和系统(例如，电子系统)包括至少一种由氮化钛(TiN)形成并且包括氮化钛(TiN)的结构。TiN结构可以配置为例如微电子装置(例如，存储器装置，诸如DRAM装置)的导电结构。例如，但不限于，TiN结构可以配置为导电电极、导电栅极、导电存取线(例如，导电“字线”)或微电子装置的其它导电结构。TiN结构通过使用还原气体(“RG”)的工艺(例如，原子层沉积(“ALD”)工艺、化学气相沉积(“CVD”)工艺、类似ALD的CVD工艺、炉工艺)形成，该还原气体与含钛气体(例如，TiCl4)的引入被一起引入。含氮气体(例如，NH3)不与含钛气体(如TiCl4)或还原气体RG同时流动。而且，含氮气体(例如，氨NH3)不在含钛气体(例如，TiCl4)与还原气体RG的流动之间流动。
通过这些方法，TiN材料形成为基本上连续的层(例如，膜)，在TiN材料颗粒之间表现出很少或没有空隙(例如，间隙、接缝)。因此，所得TiN结构不仅表现出TiN材料的低电阻率(例如，高导电性)，还表现出低行锤击特性，具有最小或没有电流泄漏。此外，本公开的实施例的方法抑制物质(例如，来自材料形成过程的反应气体的一或多种卤化物，诸如氯(Cl))扩散并在与其它材料(例如，栅极氧化物材料)的界面处形成陷阱位点或其它缺陷。因此，根据本公开的实施例形成的TiN材料和TiN结构可以有利于形成微电子装置结构(例如，存储器装置，诸如DRAM装置)的字线金属栅极，即字线金属栅极。
如本文所使用的，术语“存储器装置”是指并且包括表现出存储功能的微电子装置，但是不必限于存储功能。换句话说，并且仅作为示例，术语“存储器装置”是指并且不仅包括传统存储器(例如，传统的易失性存储器，诸如传统动态随机存取存储器(DRAM)；传统非易失性存储器，诸如传统的NAND存储器)，还包括专用集成电路(ASIC)(例如，片上系统(SoC))、结合逻辑和存储器的微电子装置以及合并存储器的图形处理单元(GPU)。
如本文所使用的，术语“还原气体”是指并且包括配制成还原剂的气体，即包括配制成在氧化还原化学反应中向电子受体失去(或“提供”)电子的元素或化合物的气体。
如本文所使用的，术语“引入(introduce和introducing)”，当用于一或多种气体时，是指并且包括结构或材料(其上正在形成另一种结构或材料)对这种气体的初始暴露。一或多种气体可以通过以下方式被“引入”：使气体流入含将在其上形成另一种结构或材料的结构或材料的环境(例如，腔室)中。因此，正在其上形成另一结构或材料的结构或材料首先通过“引入”气体而暴露于气体。
如本文所使用的，术语“流动(flow和flowing)”，当用于一或多种气体时，是指并且包括结构或材料(其上形成或已经形成另一种结构材料)的初始或连续暴露于这种气体。一或多种气体可以通过使气体越过(例如，“流过”)其上形成或已经形成另一种结构或材料的结构或材料来“流动”，或者通过使气体以其它方式与其上形成或已经形成另一种结构或材料的结构或材料充分接触来“流动”，从而将气体中的至少一种物质沉积到另一种结构或材料上。因此，其上正在形成或已经形成另一结构或材料的结构或材料通过使气体在所述结构或材料上“流动”而暴露于气体。
如本文所使用的，术语“物质”是指并且包括组成材料或组合物或由材料或组合物衍生的一或多种元素(例如，分子、化学基团)。作为非限制性示例，在包含SiH4的组合物中，硅(Si)和氢(H)中的每一个在本文中都可以被称为SiH4的“物质”；并且在包含TiCl4的组合物中，Ti和氯(Cl)中的每一个在本文中都可以被称为TiCl4的“物质”，而不管这些物质在引用时是当前在原始材料或组合物内，还是在另一种材料或组合物内或其上。
如本文所使用的，术语“痕量物质”是指并且包括一或多种元素，诸如原子或分子，其来源于将以痕量存在于另一种材料上或体积内的一种材料或组合物，例如，以约1×10-8至约1×10-1的原子分数(处理物质的原子相对于其它材料内其它物质的原子)，例如，约(0.001至约0.01)。痕量可以基于结构或结构区域(例如，离散区域)的经识别特征(例如，材料)的材料的总体积来确定，尽管处理物质可以例如集中在材料表面处或附近，集中在材料部分之间的界面处或附近，和/或分散在整个体积(例如，结构或结构区域的体积)中。
如本文所使用的，术语“陷阱位点”是指并且涉及构成陷阱位点的材料的原子或结构的欠配位、受抑或悬挂键或点缺陷中的至少一种。例如，但不限于，“陷阱位点”包括原子上未满足的化合价。由于不满足的配位或化合价，陷阱位点可能是高度反应性的，并且在共价键的情况下，悬挂键的不成对电子可能与其它原子中的电子反应，以填充原子的价层。具有陷阱位点的原子可以是固定化材料(例如，固体)中的自由基。
如本文所使用的，术语“开口”是指如下体积：延伸穿过至少一个结构或至少一种材料，在所述至少一个结构或至少一种材料上留下间隙，或者指如下体积：在结构或材料之间延伸，在所述结构或材料之间留下间隙。除非另有说明，“开口”不一定是没有材料。也就是说，“开口”不一定是空隙空间。在结构或材料上或之间形成的“开口”可以包含不同于在其上或之间形成开口或狭缝的结构或材料。并且，开口或狭缝内“暴露”的结构或材料不一定与大气或非固体环境接触。开口内“暴露”的结构或材料可以与设置在开口内的其它结构或材料相邻或接触。
如本文所使用的，术语“衬底”是指并且包括基础材料、基础结构或在其上形成部件诸如存储单元内的部件等的其它结构。衬底可以是半导体衬底、支撑结构上的基础半导体材料、金属电极或其上形成有一或多种材料、结构或区域的半导体衬底。衬底可以是传统的硅衬底或包括半导体材料的其它大块衬底。如本文所使用的，术语“大块衬底”指并且不仅包括硅晶片，还包括绝缘体上硅(“SOI”)衬底，诸如蓝宝石上硅(“SOS”)衬底或玻璃上硅(“SOG”)衬底，在基础半导体基础上的硅外延层，或其它半导体或光电材料，诸如硅锗(Si1- xGex，其中，x是例如0.2与0.8之间的摩尔分数)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP)等。此外，当在下面的描述中提到“衬底”时，先前的处理阶段可能已经用于在基础半导体结构或基础中形成材料、结构或结。
如本文所使用的，术语“牺牲”在指材料或结构时，是指并且包括在制造过程中形成但在制造过程完成之前被去除的材料或结构。
如本文所使用的，术语“水平”或“横向”是指并且包括平行于参考材料或结构位于其上的衬底的主表面的方向。相应材料或结构的宽度和长度可以定义为水平面上的尺寸。参考附图，“水平”方向可以垂直于指示的“Z”轴，并且可以平行于指示的“X”轴和/或平行于指示的“Y”轴。
如本文所使用的，术语“垂直”或“纵向”是指并且包括垂直于参考材料或结构位于其上的衬底的主表面的方向。相应材料或结构的高度可以定义为垂直平面中的尺寸。参考附图，“垂直”方向可以平行于指示的“Z”轴，可以垂直于指示的“X”轴，并且可以垂直于指示的“Y”轴。
如本文所使用的，术语“厚度”和“薄度”是指并且包括直线方向上的尺寸，所述尺寸垂直于直接相邻的材料或结构的最近表面，所述材料或结构具有不同的成分或以其它方式与讨论其厚度或薄度的材料或结构不同。
如本文所使用的，术语“之间”是空间上相对的术语，用于描述一种材料、结构或子结构相对于至少两种其它材料、结构或子结构的相对设置。术语“之间”可以涵盖以下设置：直接邻近其它材料、结构或子结构的一种材料、结构或子结构的设置，和间接邻近其它材料、结构或子结构的一种材料、结构或子结构的设置。
如本文所使用的，术语“邻近”是空间上相对的术语，用于描述一种材料、结构或子结构靠近另一种材料、结构或子结构的设置。术语“邻近”包括间接邻近、直接邻近和在内部的设置。
如本文所使用的，术语“相邻”，当指材料或结构时，是指并且涉及所识别成分或特征的下一个、最接近的材料或结构。除了所识别成分或特征之外的其它成分或特征的材料或结构可以设置在一种材料或结构与所识别成分或特征的“相邻”材料或结构之间。例如，与材料Y的结构“相邻”的材料X的结构是，例如多个材料X结构中的第一材料X结构，其最邻近材料Y的特定结构。“相邻”材料或结构可以直接或间接邻近所识别成分或特征的结构或材料。
如本文所使用的，术语“一致”——当指一种结构、材料或特征的参数、性质或条件与另一这种结构、材料或特征的参数、性质或条件相比时——是指并且包括至少就这种结构、材料或特征的相应部分而言相等、基本相等或约相等的两种这种结构、材料或特征的参数、性质或条件。例如，彼此具有“一致”厚度的两个结构可以各自在距特征的X横向距离处限定相同、基本相同或约相同的厚度，尽管这两个结构沿着特征处于不同的高度。
如本文所使用的，术语“约”和“近似”，当其中任何一个用于指特定参数的数值时，包括数值和与所述数值的偏差程度，本领域普通技术人员将理解所述数值在特定参数的可接受公差范围内。例如，关于数值的“约”或“近似”可以包括在数值的90.0％至110.0％的范围内的附加数值，诸如在数值的95.0％至105.0％的范围内，在数值的97.5％至102.5％的范围内，在数值的99.0％至101.0％的范围内，在数值的99.5％至100.5％的范围内，或者在数值的99.9％至100.1％的范围内。
如本文所使用的，术语“基本上”，当涉及参数、属性或条件时，是指并且包括参数、属性或条件等于给定值或在给定值的偏差程度内，使得本领域普通技术人员将理解这样的给定值被可接受地满足，诸如在可接受的制造公差内。举例来说，根据基本上满足的特定参数、属性或条件，当给定值满足至少90.0％、至少95.0％、至少99.0％或甚至至少99.9％时，所述参数、属性或条件“基本上”可以是给定值。
如本文所使用的，将一个元件称为“在另一个元件上”或“在另一个元件之上”是指并且包括所述元件直接在另一个元件的顶部、邻近于另一个元件(例如，横向邻近于、垂直邻近于)、在另一个元件之下或与另一个元件直接接触。它还包括元件间接位于另一个元件的顶部、邻近于(例如，横向邻近于、垂直邻近于)另一个元件、在另一个元件之下或附近、其它元件存在于它们之间。相反，当一个元件被称为“直接在另一个元件上”或“直接与另一个元件相邻”时，则不存在中间元件。
如本文所使用的，其它空间上相对的术语，例如“下面”、“下”、“底部”、“上面”、“上”、“顶部”等，可以用于描述一个元件或特征与另一个元件或特征的关系，如图所示。除非另有说明，否则空间上相对的术语旨在除了图中所描绘的取向之外还涵盖材料的不同取向。例如，如果图中的材料是倒置的，则被描述为在其它元件或特征的“下面”或“底下”或“底部”的元件将被定向为在其它元件或特征的“上面”或“顶部”。因此，术语“下面”可以涵盖上面和下面的取向，这取决于使用所述术语的上下文，这对于本领域普通技术人员来说是显而易见的。材料可以以其它方式定向(旋转九十度、倒置等)，并且本文使用的空间上相对的描述符被相应地解释。
如本文所使用的，术语“包含”、“包括”、“具有”以及其语法等同物是包含性的或开放式的术语，不排除附加的、未引用的元件或方法步骤，但是这些术语也包含更具限制性的术语“由……组成”和“基本上由……组成”以及其语法等同物。因此，被描述为“包含”、“包括”和/或“具有”材料的结构可以是在一些实施例中也包括附加材料的结构和/或在一些实施例中不包括任何其它材料的结构。同样，被描述为“包含”、“包括”和/或“具有”物质的组合物(例如，气体)可以是在一些实施例中也包括附加物质的组合物和/或在一些实施例中不包括任何其它物质的组合物。
如本文所使用的，术语“与……结合”当用于两个或更多个处理阶段、动作或其组合时，是指并且涉及在彼此非常接近的时间内或同时进行、执行或利用的处理阶段、动作或组合。例如，“与第二分成气体结合”引入的第一分成气体是指并且包括紧接在第二分成气体之前、期间或之后引入的第一分成气体，例如，没有中间吹扫。此外，如本文所使用的，术语“与……结合”是包含性的或开放式的术语，不排除附加的、未引用的处理阶段、动作或其组合。所述术语还包括更具限制性的术语“仅与……结合”，其表示排除附加的、未引用的处理阶段、动作或其组合。
如本文所使用的，关于材料、结构、特征或方法行为的术语“可以”表示这是预期用于实施本公开的实施例，并且此类术语优先于更具限制性的术语“是”使用，以避免任何暗示，即应当或必须排除可与其结合使用的其它兼容材料、结构、特征和方法。
如本文所使用的，“和/或”包括一或多个相关列出项目的任何和所有组合。
如本文所使用的，单数形式“一个”、“一种”和“所述”也旨在包含复数形式，除非上下文清楚地指示出其它形式。
如本文所使用的，术语“配置的”和“配置”是指并且涉及参考材料、结构、组件或装置的大小、形状、材料成分、取向和布置，以通过预定方式促进参考材料、结构、组件或装置的参考操作或属性。
本文给出的图示并不是指任何特定材料、结构、子结构、区域、子区域、装置、系统或制造阶段的实际视图，而仅仅是用于描述本公开的实施例的理想化表示。
本文参考示意性的横截面图示来描述实施例。相应地，由于例如制造技术和/或公差导致的图示形状的变化是可以预期的。因此，本文描述的实施例不应被解释为限于所示的特定形状或结构，而是可以包括例如由制造技术导致的形状偏差。例如，图示或描述为箱形的结构可以具有粗糙和/或非线性特征。此外，所示的锐角可以是圆形的。因此，附图中所示的材料、特征和结构本质上是示意性的，并且它们的形状不旨在示出材料、特征或结构的精确形状，并且不限制本权利要求的范围。
以下描述提供了具体细节，诸如材料类型和处理条件，以便提供对所公开的装置(例如，装置、系统)和方法的实施例的全面描述。然而，本领域普通技术人员将理解，可以在不采用这些具体细节的情况下实施装置和方法的实施例。实际上，装置和方法的实施例可以与工业中采用的传统半导体制造技术结合来实施。
本文所描述的制造工艺不形成处理装置(例如，装置、系统)或其结构的完整工艺流程。工艺流程的其余部分是本领域普通技术人员已知的。因此，本文仅描述理解本装置(例如，装置、系统)和方法的实施例所必需的方法和结构。
除非上下文另有说明，否则本文所描述的材料可以通过任何合适的技术形成，包括但不限于旋涂、覆盖涂层、化学气相沉积(“CVD”)、原子层沉积(“ALD”)、等离子体增强ALD、物理气相沉积(“PVD”)(例如，溅射)或外延生长。根据要形成的特定材料，本领域普通技术人员可以选择沉积或生长材料的技术。
除非上下文另有说明，否则本文所描述材料的去除可以通过任何合适的技术来完成，包括但不限于蚀刻(例如，干法蚀刻、湿法蚀刻、蒸汽蚀刻)、离子研磨、研磨平坦化或其它已知方法。
在参考附图时，相同的数字始终指代相同的部件。附图不一定按比例绘制。
形成微电子装置(例如，存储器装置，诸如DRAM装置)的微电子装置结构(包括氮化钛(TiN)材料和结构)的方法包括根据材料形成方法形成TiN材料和结构，其中在引入氮基气体(例如，NH3)之后和/或之前，引入含钛气体(例如，TiCl4)和还原气体RG(例如，硅基气体)。出乎意料的是，这种方法在基本上连续的层(例如，单层、薄膜)中形成TiN，使得能够形成TiN结构(具有连续形成的TiN层),具有最小或没有空隙空间，否则空隙空间可能导致电流泄漏(例如，行锤击特性)。此外，TiN可以通过这样的方式形成，即来自引入的气体的物质不会扩散到正在形成的材料之外，从而引起可能不利地影响相邻结构的陷阱位点。仍进一步地，根据本公开的实施例形成的TiN材料和结构可以包括来自还原气体的痕量物质，所述痕量物质可以抑制后续热处理动作期间TiN材料的颗粒生长和膨胀。
例如，图1以流程图的形式示出了形成微电子装置结构的TiN材料的方法100。方法100是材料形成方法(例如，ALD材料形成方法、CVD材料形成方法)，其可以在一或多个腔室(例如，沉积腔室、扩散腔室)中进行，所述腔室配置为使得许多气体能够流入腔室(例如，通过一或多个喷嘴，以可控流速、可控温度和/或可控压力)。一或多个腔室还配置为使得来自腔室的气体能够被吹扫(例如，基本上从腔室中排出)。
对于腔室内的前体结构(例如，其上形成TiN材料的结构)，方法100可以任选地包括首先将前体结构暴露于含氮气体(例如，NH3)(阶段102)，所述含氮气体将氮沉积在结构的暴露的表面上。在含氮气体(例如，NH3)是引入到腔室中的前体结构的第一成分的实施例中(例如，在阶段102)，执行吹扫(阶段104)以基本上去除室中的含氮气体(例如，NH3)。
在一些实施例中，不是从引入含氮气体(例如，NH3)(阶段102)和吹扫(阶段104)开始，或者作为这些阶段之后的下一阶段，而是首先或接下来引入含钛气体(例如，TiCl4)，同时引入还原气体RG(阶段106)。阶段106的含钛气体(和利用含钛气体的其它阶段的含钛气体)可以是或包括卤化钛气体(例如，TiCl4)，其中钛(Ti)伴随有(例如，与之键合)卤素(例如，氯(Cl))。阶段106的还原气体RG(和利用还原气体RG的其它阶段)可以是或包括硅基气体(例如，硅烷气体，诸如SiH4、乙硅烷(Si2H6)、三硅烷胺(N(SiH3)3)、三硅烷(Si3H3)3、有机硅烷(例如，叔戊基硅烯))。在一些实施例中，阶段106(和利用还原气体RG的其它阶段)的还原气体RG可以进一步包含氢气(H2)。关于上述叔戊基硅烯，它可以具有以下化学结构：
Figure BDA0003059907170000101
含钛气体(例如，TiCl4)与还原气体RG的引入和流动可能不与含氮气体(如NH3)的引入或流动结合。也就是说，从第一次引入含钛气体(例如，TiCl4)或还原气体RG中的一个到最后停止含钛气体(例如，TiCl4)和还原气体RG的流动，腔室可以不含或基本不含任何含氮气体(例如，NH3)。
暴露前体结构(无论其表面上是否已经包括氮原子)都会在暴露的表面上沉积钛(Ti)原子。还原气体RG(例如,硅基气体)的同时或随后的存在可以抑制一或多种含卤素物质(诸如含氯物质)从含钛气体中的沉积。替代地或附加地，还原气体RG的同时或随后的存在可以促进含卤素物质从形成钛的表面上的去除(例如，解吸)。例如，还原气体RG的同时或随后的存在可以抑制含卤素化合物(例如，HCl)在形成的TiN材料中形成和/或可以促进含卤素化合物(例如，HCl)从形成的TiN材料中解吸。
在一些实施例中，形成的TiN材料可以基本上不含卤素物质。例如，TiN材料可以包含小于约0.05原子％的卤素物质(例如，约0.04原子％卤素物质(诸如约0.04原子％的氯)或更少)，例如通过二次离子质谱法(SIMS)测定。卤素物质的基本不存在可以抑制所得结构中TiN材料颗粒之间空隙或接缝的形成，使得TiN材料的每一层(例如，单层、薄膜)基本上连续形成。出乎意料的是，尽管结构暴露于还原气体(例如，硅基气体)，但仍然能够形成基本上连续的层，这可能导致在TiN材料中形成来自还原气体的痕量物质。例如，痕量(例如，小于约1原子％)的硅(Si)可以包括在TiN材料中。即使如此，也可以基本上连续形成TiN材料，避免可能导致电流泄漏的空隙和接缝。因此，形成的TiN材料和结构可以表现出良好(例如，低)的行锤击特性，同时作为TiN材料也表现出低电阻率。此外，在形成的TiN材料和结构中基本上不存在卤素物质(例如，小于约0.05原子％的卤素物质，例如，小于约0.05原子％的氯(Cl)，如通过SIMS测量的)，可以避免这种卤素物质随后扩散到相邻材料或结构中，从而在其中造成陷阱位置或其它缺陷。这可以进一步改善形成的TiN材料和结构的性能。
在一些实施例中，与还原气体RG(阶段106)结合引入含钛气体(例如，TiCl4)可以包括首先引入含钛气体并继续含钛气体的流动，同时引入还原气体RG，和/或在一些实施例中，可以包括首先引入含钛气体，随后是含钛气体的流动。例如，图1A的阶段106可以包括在图1B的示意性时间线中示出的阶段106'，在图1C的示意性时间线中示出的阶段106”，或者在图1D的示意性时间线中示出的阶段106”'。在图1B、图1C和图1D的每一个中，含钛气体(例如，TiCl4)的引入由流动起始点118表示，并且这种气体的流动持续到停止，由流动停止点120表示；并且还原气体RG的引入由流动起始点122表示，并且这种气体的流动持续到停止，由流动停止点124表示。所示的时间线不是按比例绘制的，而是示出为分别说明气体流动的相对引入和停止。
根据图1B的阶段106'，可以首先引入含钛气体(例如，TiCl4)(在流动起始点118)，并在引入还原气体RG(例如，在流动起始点122)之前持续一段时间(例如，一或多秒，或一分钟或几分钟)。在含钛气体(例如，TiCl4)的流动停止之前(例如，在流动停止点120)，含钛气体和还原气体RG的流动可以同时持续另一段时间(例如，一或多秒，或一分钟或几分钟)。在停止含钛气体的流动之后(例如，在流动停止点120)，还原气体RG的流动可以继续附加的一段时间(例如，一或多秒，或一分钟或几分钟)，直到还原气体RG的流动停止(例如，在流动停止点124)。
根据图1C的阶段106"，可以首先引入含钛气体(例如，TiCl4)(在流动起始点118)，并持续一段时间(例如，一或多秒，或一分钟或几分钟)，直到其流动停止(在流动停止点120)。在停止含钛气体(例如，TiCl4)的流动之后，但是没有吹扫(例如，没有从腔室中吹扫气体)的情况下，可以引入还原气体RG(在流动起始点122)并使其流动一段时间(例如，一或多秒，或一分钟或几分钟)，直到其流动停止(在流动停止点124)。
根据图1D的阶段106”'，可以首先引入含钛气体(例如，TiCl4)(在流动起始点118)，并持续一段时间(例如，一或多秒，或一分钟或几分钟)，直到其流动停止(在流动停止点120)。在停止含钛气体(例如，TiCl4)的流动后，进行吹扫以从腔室中基本上去除残留的含钛气体(例如，TiCl4)和任何其它残留气体或副产物气体。然后，可以引入还原气体RG(在流动起始点122)，并使其流动一段时间(例如，一或多秒，或一分钟或几分钟)，直到其流动停止(在流动停止点124)。
在这些或其它实施例中，在起始点与停止点之间(例如，在流动起始点118与流动停止点120之间，在流动起始点122与流动停止点124之间)所示的线可以是连续的，相应气体的流动没有中断，或者可以被分割为多于一个的气体流动的开始和停止时间段，有或没有中间吹扫。然而，含钛气体(例如，TiCl4)的引入和/或流动与还原气体RG的引入和/或流动结合，并且这些引入和流动不与含氮气体(例如，NH3)的引入或流动相结合。在一些实施例中，可以在包括含氮气体(例如，NH3)的流动的阶段和包括含钛气体(例如，TiCl4)和/或还原气体RG中的任一种或两种的流动的阶段之间进行吹扫，以确保在结构暴露于含钛气体和还原气体RG期间，一或多个腔室基本上不含气体形式的氮。
在将所述结构暴露于含钛气体(例如，TiCl4)和还原气体RG(图1A的阶段106，例如，作为图1B的阶段106'，作为图1C的阶段106”，或者作为图1D的阶段106”')之后，可以进行吹扫(图1A的阶段108)。然后，在另一次吹扫(阶段112)之前，可以引入含氮气体(例如，NH3)并使其流动一段时间(例如，一或多秒，或一分钟或几分钟)(阶段110)。可以设想，当在阶段110引入含氮气体(例如，NH3)时，钛(Ti)原子的基本上连续的单层(仅具有来自还原气体RG的痕量(例如，小于约1原子％)的物质(例如，硅Si))可能是在腔室内的结构表面上形成的。由于沉积的钛中或周围基本上不存在含卤素物质，所以沉积的氮中也可能基本上不存在含卤素物质，尽管沉积的氮中可能存在来自还原气体RG的痕量物质(例如，硅(Si))。可以重复阶段106至阶段112，直到沉积的TiN材料的厚度符合需要，如阶段114所示的决策框所示。
所得TiN材料可以基本上连续地形成在下面的结构(例如，栅极氧化物材料)上，诸如基本上连续的钛单层与基本上连续的氮单层交错，且只有痕量的物质(例如，硅(Si))来自还原气体RG。如下文进一步讨论的，由于通过根据本公开的实施例的方法形成材料，TiN材料可以形成TiN的颗粒之间具有很少空隙、接缝或其它空的间隙的颗粒。如以上所讨论的，形成的材料的基本连续性可以通过还原气体RG来实现，从而有效地防止含卤素物质(例如，HCl)沉积在沉积的钛和氮材料中或沉积的钛和氮材料上，或者促进含卤素物质(例如，HCl)的解吸，出乎意料的是，甚至来自还原气体RG的痕量物质(例如，硅Si)也可以在TiN材料中形成。沉积的TiN材料中不存在含卤素物质也抑制了这种含卤素物质随后扩散出TiN材料并在相邻材料或结构中引起陷阱位点或其它缺陷。
在一些实施例中，在形成TiN材料之后(例如，通过重复阶段106至阶段112(和/或阶段114),在此之前有或没有阶段102和阶段104)，可以在TiN材料的暴露(例如，上)表面上形成顶盖，如图1A的阶段116所示。形成顶盖(阶段116)可以包括将TiN材料暴露于一或多种顶盖形成气体CFG，其可以是或包括还原气体RG，即，在所述方法的其它阶段(例如，图1A的阶段106，诸如图1B的阶段106'、图1C的阶段106”或图1D的阶段106”')中使用的相同的还原气体RG)或不同的气体。无论是还原气体RG还是另一种气体，顶盖形成气体CFG可以包括含硅气体(例如，硅烷气体(SiH4)、乙硅烷气体(Si2H6)、二氯硅烷(DCS)、SiHCl3、SiCl4、六氯二硅氮烷、三硅烷胺(N(SiH3)3)、三硅烷(Si3H8)和/或有机硅烷(例如，叔戊基硅烯，其化学结构可以如前所示))，使得形成的顶盖可以包含硅。顶盖的存在可以抑制在微电子装置结构制造的后续处理阶段中TiN材料的氧化。
在一些实施例中，顶盖的形成(图1A的阶段116)可以如图1E的时间线(阶段116')所示进行，其中引入一或多种顶盖形成气体(CFG)(在流动起始点126)并使其流动(例如，在一或多个段中)一段时间(例如，一或多秒，或一分钟或几分钟)，直到停止这种流动(在流动停止点128)。顶盖形成气体CFG流动的时间段可以明显长于还原气体RG在其阶段106的一部分期间流动的时间段(例如，至少两倍长，例如至少十倍长)。例如，在一些实施例中，还原气体RG可以在阶段106中流动约10秒至约30秒，而还原气体RG可在阶段116'中作为顶盖形成气体CFG流动约30秒至约1500秒。在顶盖形成气体CFG停止流动后，可以进行吹扫，也可以不进行吹扫。
在其它实施例中，顶盖的形成(图1A的阶段116)可以如图1F的流程图所示进行(阶段116”)，其中可以引入一或多种顶盖形成气体(CFG)(例如，还原气体RG)并使其流动一段时间(例如，一或多秒，或一分钟或几分钟)(阶段130)，可以执行吹扫(阶段132)，然后可以引入含氮气体(例如，NH3)并使其流动(阶段134)，然后可以执行另一次吹扫(阶段136)。可以重复阶段130至阶段136，直到顶盖的厚度符合需要。
相应地，公开了一种形成微电子装置的方法。所述方法包含在前体结构之上形成氮化钛(TiN)材料。形成TiN材料包含重复循环，包含：使含钛气体邻近前体结构流动；使还原气体在前体结构之上流动；使含氮气体在前体结构之上流动；以及在使含氮气体流动之前和之后，吹扫气体。
上面讨论的方法可以用于形成微电子装置(例如，存储器装置，诸如DRAM装置)，诸如存取线栅极(例如，字线栅极)的TiN材料和结构。例如，图2A至2F示出了形成微电子装置结构的方法中的各个阶段，所述微电子装置结构包括TiN结构，所述TiN结构包含根据图1的方法100形成的TiN材料。
参考图2A，前体结构可以包括具有轻掺杂区204的衬底202(统称为例如“基础结构”)。可以穿过轻掺杂区204并进入衬底202形成(例如，蚀刻)开口(例如，沟槽)。衬垫206可以共形地形成(例如，沉积)在轻掺杂区204和衬底202上，衬在开口上。衬垫206可以包含一或多种电介质材料(例如，绝缘氧化物材料，诸如二氧化硅、氮化硅)。在一些实施例中，衬垫206可以配置为正在形成的微电子装置结构的栅极氧化物区域。电介质结构208可以形成在衬垫206上方。电介质结构208可以包含与衬垫206相同或不同的电介质材料。在一些实施例中，衬垫206和电介质结构208可以是单一结构。在这些或其它实施例中，电介质结构208可以是例如保护材料。
参考图2B，根据图1A的方法100，例如，与图1B、图1C或图1D中的任何一个和/或图1E或图1F中的任何一个结合，可以形成TiN材料210，以填充图2A的开口。通过根据以上描述的方法(例如，图1A的方法100)形成TiN材料210，TiN材料210包括痕量(例如，小于约1原子％的TiN材料210)的源自还原气体RG(图1A)的痕量物质(例如，硅Si)。
在一些实施例中，所有的TiN材料210可以通过本公开的实施例(例如，图1A的方法100)形成，并且痕量物质212可以分布在TiN材料210的整个体积中。在其它实施例中，一些TiN材料210可以通过本公开的实施例(例如，图1A的方法100)形成，而TiN材料210的其它部分可以通过传统的或其它方法形成。在这样的实施例中，痕量物质212可以分布在通过本文描述的方法形成的TiN材料210的至少该部分中。
通过本公开的实施例(例如，图1A的方法100)整体或至少在第一部分形成TiN材料210，TiN材料210可以基本上没有空隙或接缝。TiN材料210也可以基本上不含卤素物质。因此，在后续处理阶段期间和/或在微电子装置的操作期间——在其制造完成之后——在TiN材料210内(全部或部分，例如，邻近衬垫206)可以没有卤素物质从TiN材料210向外扩散并进入邻近材料(例如，衬垫206)。因此，根据本文公开的方法(例如，图1A的方法100)，形成TiN材料210(全部或部分)，可以抑制卤素物质的向外扩散，以及在邻近材料中导致的陷阱位点形成和其它缺陷形成。
参考图2C，在一些实施例中，在形成TiN材料210之后，可以在TiN材料210上(例如，在TiN材料210的上表面上)形成顶盖结构。在一些这样的实施例中，其中通过图1E的阶段116'的方法形成顶盖结构(图1A的阶段116)，单层顶盖结构214可以形成在TiN材料210上。例如在顶盖形成气体CFG是或包括SiH4或另一种含硅气体的实施例中，单层顶盖结构214可由硅(Si)单层形成并且包括硅单层。
在一些实施例中，可以重复顶盖形成阶段(例如，图1A的阶段116，图1E的阶段116')，以进一步增加顶盖结构的厚度，从而形成多层顶盖结构216，如图2D所示，其中“多层”在本文中是指并且涉及多层顶盖结构216，其包括多于一个单个顶盖结构材料单层，无论是在多个不同的单层中，还是作为没有任何不同单层但厚度大于单个顶盖结构材料单层的材料区域。例如在顶盖形成气体CFG是或包括SiH4或另一种含硅气体的实施例中，多层顶盖结构216可以由硅(Si)形成并包括硅。
在其它实施例中，可以根据图1F的阶段116”形成顶盖结构，这可以形成图2D的多层顶盖结构216，以包含硅(例如，在顶盖形成气体CFG是或包括SiH4或另一种含硅气体的实施例中，来自图1F的阶段130)和氮(例如，来自图1F的阶段132的含氮气体(例如，NH3))。
因此，顶盖结构(例如，图2C的单层顶盖结构214或图2D的多层顶盖结构216)可以在一个单层或多于一层中包含硅(Si)；或者顶盖结构(例如，图2D的多层顶盖结构216)可以包含硅(Si)和氮(N)两者，例如氮化硅(Si3N4)。顶盖结构(例如，图2C的单层顶盖结构214或图2D的多层顶盖结构216)的存在可以保护下面的TiN材料210在随后的处理阶(诸如那些形成微电子装置结构的其它特征的处理阶段)段免受氧化。
在形成顶盖结构(例如，图2C的单层顶盖结构214或图2D的多层顶盖结构216)之后，或者在没有形成顶盖结构的情况下，可以进行材料去除工艺以去除顶盖结构(如果存在)和TiN材料210的上部，从而在电介质结构208与衬垫206的上部之间形成凹陷218，如图2E所示。在凹陷之后，TiN材料210的上表面的高度可以低于衬垫206和电介质结构208中的每一个的上表面的高度。因此，形成了由TiN材料210形成并且包括所述TiN材料的TiN结构220，TiN结构220凹陷在衬底材料(例如，衬底202和轻掺杂区204的材料)内和衬垫206(例如，栅极氧化区)内。
参考图2F，可以在凹槽218中形成(例如，沉积)附加结构222，并且任选地，在电介质结构208之上形成微电子装置结构224，所述微电子装置结构可以配置为存储器装置结构(例如，DRAM装置结构)。TiN结构220可以配置为字线栅电极，例如，凹陷存取装置(RAD)的字线。TiN结构220可以是沿着X轴延伸的细长结构(例如，进入和离开示出图2E的页面的平面)。
参考图3A至3C，示出了形成微电子装置结构的各个阶段，所述微电子装置结构包括在衬底材料中形成的鳍片302。在一些实施例中，鳍片302可以用与图2A至2F的衬底202相同的材料形成。在一些实施例中，鳍片302可以包括多于一种材料，诸如衬底202上的衬垫304，诸如电介质衬垫(例如，包含与图2F的衬垫206相同或不同的材料)。
在一些实施例中，图3A中所示的鳍片302可以仅仅是鳍片302的向下延伸(例如，与衬垫304一起)的最上部，以限定具有大的高宽比(例如，大于约15的高宽比，例如，大于约30)的鳍片302。附加的结构和/或材料可以形成在鳍片302的下部之下或之间(例如，在图3A的虚线之下)，诸如微电子装置的通过线、有源线、浅沟槽隔离(STI)结构等。
鳍片302(和衬垫304，如果存在)的最上部可以显著弯曲，朝着钝点逐渐变细，或者沿着鳍片302表面的最上部逐渐弯曲。根据图1A的方法100(例如，与图1B、图1C或图1D中的一或多个以及图1E或图1F中的一或多个结合)，TiN材料(例如，图2F的TiN材料210)可以形成在鳍片302上(例如，直接在鳍片上和鳍片之间)。因此，TiN材料可以在鳍片302上形成TiN颗粒308的第一层306(图3B)。TiN颗粒308的第一层306可以由Ti和N原子的几个单层形成，根据图1A的阶段106至阶段114的连续循环形成。通过根据图1A的方法100形成TiN材料，痕量物质310(例如，图2F的痕量物质212)也可以存在于第一层306中或第一层上。然后，通过图1A的阶段106至阶段114的进一步循环，可以在第一层306上形成TiN颗粒308的第二层312(图3C)，如图3C所示。可以连续形成附加的颗粒层308，以增加TiN材料的共形厚度，并形成TiN结构314，如图3D所示。相应地形成微电子装置结构316，其包括形成在鳍片302上的TiN结构314。在一些实施例中，衬垫304(例如，栅极氧化物结构)可以介于鳍片302与TiN结构314之间，使得形成TiN结构314的TiN材料(例如，由颗粒308形成并且包含痕量物质310)可以直接位于衬垫304上。
在一些实施例中，在通过上述材料形成工艺形成TiN材料之后，可以执行热处理阶段。在热处理阶段，TiN结构314的材料可以经受超过约300℃的温度(例如，在约300℃至约500℃之间的温度，诸如在还原气体RG包含硅烷气体的情况下；或者高于约500℃的温度，诸如在还原气体RG包含乙硅烷气体的情况下)。暴露于增加的热量可能导致一定程度的颗粒生长，例如，颗粒308的合并(图3C)以形成更大的颗粒，然而TiN结构314可能沿着颗粒边界(例如，在颗粒之间的间隙空间)基本上没有空隙或接缝。
相比之下，根据传统沉积工艺形成的TiN材料可能导致具有相对较大的TiN材料颗粒的结构，并且在较大颗粒之间的间隙空间中具有较大数量的空隙。较大颗粒可能是热处理阶段期间显著颗粒生长和/或膨胀的结果，根据本公开的实施例，所述显著颗粒生长和/或膨胀可以避免或减少。例如，图3D的微电子装置结构316的TiN结构314的颗粒308(图3C)——根据本公开的实施例形成，并且在热处理阶段之前——可以具有小于约5nm的平均最大宽度(例如，在颗粒308(图3C)的选择范围内，每个颗粒308的最大宽度的平均值)。在热处理阶段之后，微电子装置结构316的TiN结构314的颗粒(后热处理)可以具有约10nm的平均最大宽度，这是颗粒合并而没有膨胀的结果。热处理后颗粒的平均最大宽度可以小于根据传统方法形成的较大TiN颗粒的平均最大宽度，在传统方法中，还原性气体不与含钛气体的流动结合使用，并且含氮气体可以是含钛气体流动之后的下一种引入的气体，较所述大颗粒可以是热处理期间颗粒生长和膨胀的结果。
除了形成TiN材料的方法100(图1A)避免或最小化TiN材料中含卤素物质的形成(卤素物质的存在会抑制连续材料膜的形成)，根据本公开的实施例形成的TiN颗粒的较小晶粒大小可以进一步使得能够在基本连续的层(例如，图3B的第一层306、图3C的第二层312)中形成TiN，从而在鳍片302上和鳍片之间(例如，直接在衬垫304上和衬垫之间)提供基本连续的、共形的TiN材料膜。即使鳍片302在其最上部显著弯曲，也可以实现TiN材料的连续共形形成。因此，即使鳍片302的尺寸随着装置密度的增加而减小，也可以可靠地形成TiN材料(和TiN结构314)，在鳍片302上、之上和之间具有一致、连续的覆盖，即使鳍片在其尖端具有高的高宽比和成形曲线。例如，形成在鳍片302中的一个上的连续、共形的TiN材料(例如，TiN结构314的)可以与形成在另一个鳍片302上的连续、共形的TiN材料(例如，相同或不同的TiN结构314的)基本相同(例如，在成分和结构上)。
此外，虽然根据传统方法形成的TiN材料可以包括允许电流泄漏和更高的行锤击特性的空隙，但是图3D的微电子装置结构316的TiN材料和TiN结构314可以基本上没有TiN材料颗粒之间的空隙或接缝。因此，可以抑制漏电流和行锤击特性。
在一些实施例中，图3D的微电子装置结构316和图2F的微电子装置结构224可以是同一微电子装置的结构。也就是说，图2F的微电子装置结构224可以是微电子装置(例如，存储器装置，诸如动态随机存取存储器装置)的结构的X轴视图，而图3A至3D的图示可以是同一微电子装置的结构的Y轴视图。例如，图2F的微电子装置结构224的TiN结构220可以配置为字线栅极，所述字线栅极与图3A至3D所示的鳍片302相交并穿过该鳍片，使得TiN结构220与图3D的微电子装置结构316的TiN结构314相同，尽管是从垂直、水平的角度来看。同样地，图2F的衬垫206可以是形成图3D的衬垫304的材料的另一部分；并且鳍片302可以由与图2F的衬底202(例如，轻掺杂区204的)相同的材料限定。因此，如图3A所示的阶段可以与图2A的阶段一致(其中鳍片302可以形成为包括如同图2A的衬垫206的衬垫304)；并且图3B至3D所示的阶段可以与图2B所示的阶段一致。
相应地，公开了一种微电子装置。所述微电子装置包含凹陷在基础结构内的导电结构。导电结构包含氮化钛和贯穿氮化钛的至少一部分的小于约五原子百分比的硅。电介质衬垫在导电结构与基础结构之间。
在一些实施例中，根据本公开的实施例，由TiN材料形成的结构(例如，导电结构)可以基本上不含其它导电材料，诸如基本上不含钨(W)、钌(Ru)、铜(Cu)、钽(Ta)、钴(Co)或钼(Mo)中的一或多种。即使如此，根据图1A的方法100形成的TiN材料和结构可以表现出足够低的电阻率和低的行锤击效应，以使TiN材料和结构有利于用于微电子装置的这种导电结构，诸如存取线(例如，字线)和/或微电子装置(例如，存储器装置，诸如DRAM装置)的栅电极。
通过本文的实施例的方法形成的和/或包括根据本公开的实施例的结构(例如，微电子装置结构224(图2F)、微电子装置结构316(图3D)或其任何阵列)的电子装置(例如，半导体装置、存储器装置(例如，动态随机存取存储器装置))可以用在本公开的电子系统的实施例中。例如，图4是根据本公开实施例的说明性电子系统400的框图。电子系统400可以包含例如计算机或计算机硬件组件、服务器或其它网络硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器等。电子系统400包括至少一个存储器装置402。电子系统400可以进一步包括至少一个处理器装置404(例如，至少一个电子信号处理器装置)，其在本领域中可以称为“微处理器”。处理器装置404和存储器装置402中的至少一个可以包括例如微电子装置结构224(图2F)、微电子装置结构316(图3D)或其任何阵列的实施例。至少一个存储器装置402和至少一个处理器装置404可以组合在“片上系统(SoC)”上。因此，处理器装置404和至少一个存储器装置402中的至少一个可以包括由方法(例如，图1A至1F的方法)形成的TiN材料(例如，TiN材料210(图2F))和/或一或多个TiN结构(例如，TiN结构220(图2F))。
电子系统400还可以包括一或多个输入装置406，用于由用户向电子系统400输入信息，例如，定点装置(例如，鼠标)、键盘、触摸板、按钮、控制面板或其组合。电子系统400可以进一步包括用于向用户输出信息(例如，视觉输出、音频输出)的一或多个输出装置408，例如，监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置406和输出装置408可以包含配置用于输入和输出的装置(例如，触摸屏装置)，其可以用于向电子系统400输入信息和向用户输出视觉信息。一或多个输入装置406和输出装置408可以与存储器装置402和处理器装置404中的至少一个进行电通信。
相应地，公开了一种电子系统。所述电子系统包含输入装置、输出装置、处理器装置和存储器装置。处理器装置可操作地耦合到输入装置和输出装置。存储器装置可操作地耦合到处理器装置。存储器装置包含至少一个微电子装置结构。所述至少一个微电子装置结构包含至少一个存取线栅极结构。所述至少一个存取线栅极结构包含氮化钛和分散在整个氮化钛中的硅物质。硅物质占氮化钛的小于约五原子百分比。
非限制性的示例性实施例可以单独或组合包括以下内容：
实施例1：一种形成微电子装置的方法，所述方法包含：在前体结构之上形成氮化钛(TiN)材料，形成所述TiN材料包含重复循环，包含：使含钛气体邻近所述前体结构流动；使还原气体在所述前体结构之上流动；使含氮气体在所述前体结构之上流动；以及在使所述含氮气体流动之前和之后，吹扫气体。
实施例2：根据实施例1所述的方法，其中在所述含钛气体的所述流动与所述还原气体的所述流动之间，没有所述含氮气体暴露于所述前体结构。
实施例3：根据实施例1或2所述的方法，其中使所述含钛气体流动和使所述还原气体流动包含在使所述含钛气体流动的同时使所述还原气体流动。
实施例4：根据实施例1至3中任一项所述的方法，进一步包含在启动所述还原气体的流动之前启动所述含钛气体的流动。
实施例5：根据实施例4所述的方法，进一步包含在停止所述含钛气体的流动之前停止所述还原气体的流动。
实施例6：根据实施例1或2所述的方法，其中使所述含钛气体流动先于使所述还原气体流动。
实施例7：根据实施例6所述的方法，进一步包含在使所述含钛气体流动与使所述还原气体流动之间吹扫气体。
实施例8：根据实施例1至7中任一项所述的方法，其中：使所述含钛气体流动包含使TiCl4气体流动；并且使所述含氮气体流动包含使NH3气体流动。
实施例9：根据实施例8所述的方法，其中使所述还原气体流动包含使含硅气体流动。
实施例10：根据实施例9所述的方法，其中使所述含硅气体流动包含使硅烷气体流动。
实施例11：根据实施例1至10中任一项所述的方法，进一步包含在所述前体结构之上形成所述氮化钛(TiN)材料之后，在所述TiN材料之上形成包含硅的顶盖结构。
实施例12：根据实施例11所述的方法，进一步包含，去除所述顶盖结构和所述TiN材料的一部分，以形成相对于所述前体结构的电介质衬垫的上表面凹陷的TiN结构。
实施例13：一种微电子装置，包含：导电结构，所述导电结构凹陷在基础结构内，所述导电结构包含氮化钛和贯穿所述氮化钛的至少一部分的小于约五原子百分比的硅；以及电介质衬垫，所述电介质衬垫在所述导电结构与所述基础结构之间。
实施例14：根据实施例13所述的微电子装置，其中所述导电结构包含贯穿所述氮化钛的所述至少一部分的不大于约四原子百分比的硅。
实施例15：根据实施例13或14所述的微电子装置，其中所述导电结构包含小于约0.05原子百分比的卤素物质。
实施例16：根据实施例13至15所述的微电子装置，其中所述导电结构包含小于约0.05原子百分比的氯物质。
实施例17：根据实施例13至16中任一项所述的微电子装置，其中所述导电结构基本上不含钨(W)、钌(Ru)、铜(Cu)、钽(Ta)、钴(Co)或钼(Mo)中的一或多种。
实施例18：根据实施例17所述的微电子装置，其中所述导电结构基本上不含钨(W)。
实施例19：根据实施例13至18中任一项所述的微电子装置，进一步包含鳍片结构，所述鳍片结构包含半导体材料，所述导电结构设置在所述鳍片结构之上和鳍片结构之间。
实施例20：一种电子系统，包含：输入装置；输出装置；处理器装置，所述处理器装置可操作地耦合到所述输入装置和所述输出装置；以及存储器装置，所述存储器装置可操作地耦合到所述处理器装置并且包含至少一个微电子装置结构，所述至少一个微电子装置结构包含至少一个存取线栅极结构，所述存取线栅极结构包含氮化钛和分散在整个所述氮化钛中的硅物质，所述硅物质占所述氮化钛的小于约五原子百分比。
虽然所公开的装置、结构和方法在其实施方式中易于进行各种修改和替代形式，但是已经通过附图中的示例示出了具体实施例，并且已经在本文中进行了详细描述。然而，本公开并不旨在局限于所公开的特定形式。相反，本公开包括落入由所附权利要求和其合法等同物限定的本公开范围内的所有修改、组合、等同物、变化和替代物。

Claims (20)

1.一种形成微电子装置的方法，所述方法包含：
在前体结构上形成氮化钛(TiN)材料，形成所述TiN材料包含重复循环，包含：
使含钛气体邻近所述前体结构流动；
使还原气体在所述前体结构之上流动；
使含氮气体在所述前体结构之上流动；以及
在使所述含氮气体流动之前和之后，吹扫气体。
2.根据权利要求1所述的方法，其中在所述含钛气体的所述流动与所述还原气体的所述流动之间，没有所述含氮气体暴露于所述前体结构。
3.根据权利要求1所述的方法，其中使所述含钛气体流动和使所述还原气体流动包含在使所述含钛气体流动的同时使所述还原气体流动。
4.根据权利要求3所述的方法，进一步包含在启动所述还原气体的流动之前启动所述含钛气体的流动。
5.根据权利要求4所述的方法，进一步包含在停止所述含钛气体的流动之前停止所述还原气体的流动。
6.根据权利要求1所述的方法，其中使所述含钛气体流动先于使所述还原气体流动。
7.根据权利要求6所述的方法，进一步包含在使所述含钛气体流动与使所述还原气体流动之间吹扫气体。
8.根据权利要求1所述的方法，其中：
使所述含钛气体流动包含使TiCl4气体流动；并且
使所述含氮气体流动包含使NH3气体流动。
9.根据权利要求8所述的方法，其中使所述还原气体流动包含使含硅气体流动。
10.根据权利要求9所述的方法，其中使所述含硅气体流动包含使硅烷气体流动。
11.根据权利要求1至10中任一项所述的方法，进一步包含在所述前体结构之上形成所述氮化钛(TiN)材料之后，在所述TiN材料之上形成包含硅的顶盖结构。
12.根据权利要求11所述的方法，进一步包含，去除所述顶盖结构和所述TiN材料的一部分，以形成相对于所述前体结构的电介质衬垫的上表面凹陷的TiN结构。
13.一种微电子装置，其包含：
导电结构，所述导电结构凹陷在基础结构内，所述导电结构包含氮化钛和贯穿所述氮化钛的至少一部分的小于约五原子百分比的硅；和
电介质衬垫，所述电介质衬垫在所述导电结构与所述基础结构之间。
14.根据权利要求13所述的微电子装置，其中所述导电结构包含贯穿所述氮化钛的所述至少一部分的不大于约四原子百分比的硅。
15.根据权利要求13所述的微电子装置，其中所述导电结构包含小于约0.05原子百分比的卤素物质。
16.根据权利要求13所述的微电子装置，其中所述导电结构包含小于约0.05原子百分比的氯物质。
17.根据权利要求13所述的微电子装置，其中所述导电结构基本上不含钨(W)、钌(Ru)、铜(Cu)、钽(Ta)、钴(Co)或钼(Mo)中的一或多种。
18.根据权利要求17所述的微电子装置，其中所述导电结构基本上不含钨(W)。
19.根据权利要求13至18中任一项所述的微电子装置，进一步包含鳍片结构，所述鳍片结构包含半导体材料，所述导电结构设置在所述鳍片结构之上和所述鳍片结构之间。
20.一种电子系统，包含：
输入装置；
输出装置；
处理器装置，所述处理器装置可操作地耦合到所述输入装置和所述输出装置；以及
存储器装置，所述存储器装置可操作地耦合到所述处理器装置并且包含至少一个微电子装置结构，所述至少一个微电子装置结构包含至少一个存取线栅极结构，所述存取线栅极结构包含氮化钛和分散在整个所述氮化钛中的硅物质，所述硅物质占所述氮化钛的小于约五原子百分比。
CN202110515039.7A 2020-05-14 2021-05-11 形成具有氮化钛导电结构的设备的方法，以及相关的设备和系统 Pending CN113675144A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/874,260 2020-05-14
US16/874,260 US20210358919A1 (en) 2020-05-14 2020-05-14 Methods of forming electronic apparatus with titanium nitride conductive structures, and related electronic apparatus and systems

Publications (1)

Publication Number Publication Date
CN113675144A true CN113675144A (zh) 2021-11-19

Family

ID=78512854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110515039.7A Pending CN113675144A (zh) 2020-05-14 2021-05-11 形成具有氮化钛导电结构的设备的方法，以及相关的设备和系统

Country Status (2)

Country Link
US (1) US20210358919A1 (zh)
CN (1) CN113675144A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412602B2 (en) * 2013-03-13 2016-08-09 Asm Ip Holding B.V. Deposition of smooth metal nitride films
KR102426665B1 (ko) * 2017-07-21 2022-07-28 삼성전자주식회사 집적회로 소자
US11361992B2 (en) * 2019-10-08 2022-06-14 Eugenus, Inc. Conformal titanium nitride-based thin films and methods of forming same

Also Published As

Publication number Publication date
US20210358919A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
US11898242B2 (en) Methods for forming a polycrystalline molybdenum film over a surface of a substrate and related structures including a polycrystalline molybdenum film
US20220328318A1 (en) Deposition method
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US8314021B2 (en) Method for fabricating semiconductor device with buried gates
JP5903504B2 (ja) コンフォーマル金属ケイ化物フィルムを形成する方法
US9330936B2 (en) Method for depositing metal layers on germanium-containing films using metal chloride precursors
US20080179746A1 (en) Wiring structures of semiconductor devices and methods of forming the same
CN103081063B (zh) 半导体元件的制造方法
JP2012104695A (ja) 半導体装置の製造方法
US11769838B2 (en) Semiconductor device with change storage layer
KR20210024418A (ko) 기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법 및 이와 관련된 다결정 몰리브덴 막을 포함한 구조
CN112510013A (zh) 半导体装置及其制造方法
CN113675144A (zh) 形成具有氮化钛导电结构的设备的方法，以及相关的设备和系统
KR100573482B1 (ko) 반도체 소자의 폴리 실리콘막 형성방법
US11676861B1 (en) Method for fabricating semiconductor device
US11842925B2 (en) Method for fabricating conductive feature and semiconductor device
US11270909B2 (en) Apparatus with species on or in conductive material on elongate lines
TWI826229B (zh) 半導體結構及其製造方法
KR102590436B1 (ko) 선택적 및 자기-제한적 텅스텐 에칭 프로세스
US20210126103A1 (en) Apparatus comprising wordlines comprising multiple metal materials, and related methods and electronic systems
TW202331844A (zh) 導電特徵及半導體元件的製備方法
CN112151363A (zh) 具有掺杂表面的设备以及使用原位掺杂的相关方法
TW202411450A (zh) 氮化鑭作為dram鉬襯墊
CN116960054A (zh) 半导体元件的制造方法
KR20040059939A (ko) 텅스텐 박막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination