JP5903504B2 - コンフォーマル金属ケイ化物フィルムを形成する方法 - Google Patents

コンフォーマル金属ケイ化物フィルムを形成する方法 Download PDF

Info

Publication number
JP5903504B2
JP5903504B2 JP2014552405A JP2014552405A JP5903504B2 JP 5903504 B2 JP5903504 B2 JP 5903504B2 JP 2014552405 A JP2014552405 A JP 2014552405A JP 2014552405 A JP2014552405 A JP 2014552405A JP 5903504 B2 JP5903504 B2 JP 5903504B2
Authority
JP
Japan
Prior art keywords
substrate
metal
silicide
halide
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014552405A
Other languages
English (en)
Other versions
JP2015510547A (ja
Inventor
敏夫 長谷川
敏夫 長谷川
國弘 多田
國弘 多田
山▲崎▼　英亮
英亮 山▲崎▼
オメーラ，デイヴィッド，エル
レーシンク，ゲリット，ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2015510547A publication Critical patent/JP2015510547A/ja
Application granted granted Critical
Publication of JP5903504B2 publication Critical patent/JP5903504B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45538—Plasma being used continuously during the ALD cycle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Description

関連出願の相互参照
本出願は、２０１２年１月２７日に出願された米国仮特許出願第６１／５９１，８４３号（参照番号 ＴＴＣＡ−３８９Ｐｒｏ）に関し、及びその優先権を主張し、その全ての内容は、参照により本明細書に組み込まれる。本出願は、２０１２年３月２２日に出願された米国特許出願第１３／４２７，３４３号（参照番号 ＴＴＣＡ−３８９）に関し、及びその優先権を主張し、その全ての内容は、参照により本明細書に組み込まれる。
本発明の分野
本発明は、一般に、蒸着を使用して、基板上にコンフォーマル（conformal）金属ケイ化物フィルムを形成する方法に関する。前記基板は、半導体デバイスで使用される、高いアスペクト比を有する深いトレンチを含む。
発明の背景
半導体産業においては、より速く、より低出力のマイクロプロセッサ及びデジタル回路に対する要求に応えるために、マイクロ電子工学デバイスの最小形状が、超微細化に近づきつつある。例えば、低抵抗性高融点金属ケイ化物層は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及び強化（enhanced）ＤＲＡＭ（ＥＤＲＡＭ）製造におけるゲートスタックの一部として広く使用されている。低抵抗性金属ケイ化物層の別の適用は、深いトレンチＤＲＡＭのキャパシタにおけるもの、又は積層ＤＲＡＭセルのビア（via）におけるものである。両方の適用は、内部電極（プラグ、深いトレンチ−ＤＲＡＭ）の直列抵抗又はビア（積層ＤＲＡＭ）が、逆の基本原則（inverse ground rule）の２乗に比例して増加するという事実に悩まされている。定数キャパシタンスの要件により、先進的（advanced）ＤＲＡＭにおいてより深いトレンチ（又は、それぞれより高いスタック）がもたらされるため、この効果はさらに強化される。
深いトレンチ−ＤＲＡＭのキーとなる要件は、トレンチにおいて、高いアスペクト比を有する金属ケイ化物フィルム及び層の良好な被覆段差性（step coverage）である。さらなる要件には、金属ケイ化物フィルムが低電気抵抗性を有しなければならないこと、及び集積回路の製造に使用される従来のプロセス温度で安定であるべきことが含まれる。これらのフィルムのコンフォーマル成膜が、通常必要であり、これは、極めて深いトレンチについては極めて困難である。
本発明の態様により、基板上に、例えば、前記基板に形成された深いトレンチ中に、コンフォーマル金属ケイ化物層を形成する方法を説明する。前記金属ケイ化物層は、例えば、ケイ化チタン、ケイ化モリブデン、ケイ化タングステン、ケイ化タンタル、又はケイ化バナジウム、あるいはそれらの２種又は３種以上の組み合わせなどを含むことができる。
一態様によれば、前記方法は、ａ）前記基板をプロセスチャンバに提供すること、ｂ）前記基板を、第一基板温度で、金属前駆体を含有する成膜ガスから発生したプラズマに曝露することであって、ここで、前記プラズマ曝露により、自己制御（self−limiting）プロセスにおいて、コンフォーマル金属含有層が前記基板上に成膜され、及び前記金属含有層を、第二基板温度で、プラズマの非存在下での還元ガスに曝露すること、を含み、ここで、ｂ）及びｃ）を、少なくとも１回代替的に行って前記金属ケイ化物層を形成し、前記成膜ガスは、前記還元ガスを含まない。
別の態様によれば、前記方法は、ａ）前記基板をプロセスチャンバに提供すること、及びｂ）前記基板を、第一基板温度で、金属前駆体を含有する成膜ガスから発生したプラズマに曝露すること、を含み、ここで、前記プラズマ曝露により、自己制御プロセスにおいて、コンフォーマル金属含有層が前記基板上に形成される。前記方法は、ｃ）前記基板を、第二基板温度で、プラズマの非存在下での還元ガスに曝露することであって、ここで、ｂ）及びｃ）を、少なくとも１回代替的に行って前記基板上に前記金属フィルムを形成し、ここで、前記成膜ガスは、前記還元ガスを含まず、ｄ）前記基板を、第三基板温度でアニーリングして金属ケイ化物フィルムを形成することであって、ここで、前記第三基板温度は、前記第二基板温度より大きいこと、をさらに含む。
前記方法は、ｄ）において、アニーリングの前に、前記金属フィルム上でシリコンを成膜することをさらに含む。
なお別の態様によれば、前記方法は、ａ）基板をプロセスチャンバに提供すること、及びｂ）前記基板を、第一基板温度で、プラズマの非存在下で金属前駆体を含む成膜ガスに熱的に曝露することを含み、ここで、前記熱曝露により、自己制御プロセスにおいて、前記基板上にコンフォーマル金属含有層が形成される。前記方法は、ｃ）希ガスを含むプラズマに曝露することにより前記金属含有層を改修すること、及びｄ）前記改修された金属含有層を、第二基板温度で、プラズマの非存在下での還元ガスに曝露することをさらに含み、ここで、前記ｂ）〜ｄ）は、続いて及び代替的に少なくとも１回行って、前記金属ケイ化物フィルムを形成する。
図面において：
図１は、本発明の態様による、金属ケイ化物フィルムを基板上で形成するための方法のフロー図であり； 図２Ａは、本発明の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図２Ｂは、本発明の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図２Ｃは、本発明の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図３は、本発明の別の態様による、金属ケイ化物フィルムを基板上で形成するための方法のフロー図であり； 図４Ａは、本発明の別の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図４Ｂは、本発明の別の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図４Ｃは、本発明の別の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図４Ｄは、本発明の別の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図５Ａは、本発明のなお別の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図５Ｂは、本発明のなお別の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図６は、本発明の別の態様による、金属ケイ化物フィルムを基板上で形成するための方法のフロー図であり； 図７Ａは、本発明の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図７Ｂは、本発明の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し； 図７Ｃは、本発明の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示し；及び 図７Ｄは、本発明の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示す。
いくつかの態様の詳細な説明
基板上にコンフォーマル金属ケイ化物層を形成するための方法を、いくつかの態様において説明する。前記金属ケイ化物層は、例えば、ケイ化チタン（例えば、ＴｉＳｉｘなど）、ケイ化モリブデン（例えば、ＭｏＳｉｘなど）、ケイ化タングステン（例えば、ＷＳｉｘなど）、ケイ化タンタル（例えば、ＴａＳｉｘなど）、又はケイ化バナジウム（例えば、ＶＳｉｘなど）、あるいはそれらの２種又は３種以上の組み合わせなどを含むことができる。
関連技術分野の当業者は、１つ又はそれ以上の具体的な詳細なく、あるいは他の置き換え及び／又は追加の方法、材料又は構成要素と共に、種々の態様が実行されてもよいことを認識するであろう。他の例において、本発明の種々の態様の側面が不明確になることを回避するために、周知の構造、材料、又は操作は、示されていないか、又は詳細に記載されていない。同様に、説明の目的のために、具体的な数、材料、及び配置が、本発明の徹底的な理解を提供するために記載されている。さらに、図面に示される種々の態様は、例示的表現であり、必ずしも縮尺通りに描かれていないことが理解される。
本明細書全体を通して、「一態様（one embodiment）」又は「態様（an embodiment）」への言及は、前記態様に関して記載される、特定の特徴、構造、材料、又は特性が、本発明の少なくとも一態様において含まれることを意味するが、それらが各態様に存在することを示さない。よって、本明細書全体を通して種々の場所における語句「一態様において」又は「態様において」の出現は、必ずしも本発明の前記同一の態様に言及するわけではない。この詳細な説明において、同様の部分（like parts）は、いくつかの図面全体を通して同様の参照番号が割り当てられる。
図１は、本発明の態様による、金属ケイ化物フィルムを基板上で形成するための方法のフロー図１００である。前記方法は、１０２において、プロセスチャンバにおいて基板を提供することを含む。いくつかの態様において、前記基板は、そこで形成された、エッチングされた特徴を含む、パターン化された基板であってもよい。前記エッチングされた特徴は、一般に半導体デバイス中に見かける、例えば、トレンチ、ビア、又はそれらの組み合わせなどを含んでもよい。しかしながら、本発明の態様はまた、パターン化されていない平面基板にもうまく適用され得る。
また、図２Ａ〜２Ｃを参照すると、図２Ａは、本発明の一態様による、パターン化された基板２０の横断面図を示す。前記基板材料２００は、バルクシリコン、単結晶シリコン（ドープされたもの又はドープされていないもの）、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、又はそれらのあらゆる組み合わせを含んでもよい。一態様によれば、前記基板材料２００は、ＳｉｘＧｅ１−ｘ化合物を含み、ここで、ｘは、Ｓｉの原子分率であり、１−ｘは、Ｇｅの原子分率であり、０＜１−ｘ＜１である。一例において、前記基板材料２００は、緩和されたＳｉ０．５Ｇｅ０．５緩衝層上に成膜された、引張歪み（tensile−strained）ＳｉｘＧｅ１−ｘ（ｘ＞０．５）を含むことができる。前記パターン化された基板２０は、あらゆるサイズであってもよく、例えば、２００ｍｍ基板、３００ｍｍ基板、４５０ｍｍ基板、又はより大きな基板であってもよい。一例において、前記パターン化された基板２０は、引張歪みＳｉ層を含むことができる。
図２Ａに描かれる前記態様において、前記パターン化された基板２０は、前記基板材料２００に形成されたトレンチ２０２を含む。前記トレンチ２０２は、例えば、約２：１の、３：１の、５：１の、１０：１の、１５：１の、２０：１の、３０：１の、４０：１の、５０：１の、６０：１の、７０：１の、又は７０：１より大きいか、又は等しいアスペクト比（深さ／幅）を、例えば有することができる。いくつかの態様において、前記トレンチ２０２は、約２０：１〜約４０：１の、約４０：１〜約６０：１の、約６０：１〜約８０：１の、又は約８０：１〜約１００：１の、アスペクト比を有することができる。前記トレンチ２０２は、約２００ｎｍ（ナノメートル）の、又はそれより小さい、例えば、１５０ｎｍの、ｌ００ｎｍの、６５ｎｍの、３２ｎｍの、２２ｎｍの又はそれより小さい幅（開口）を有することができる。いくつかの態様において、前記トレンチ２０２は、約２００ｎｍ〜約１００ｎｍの、約１００ｎｍ〜約８０ｎｍの、約８０ｎｍ〜約６０ｎｍの、約６０ｎｍ〜約４０ｎｍの、又は約４０ｎｍ〜約２０ｎｍの幅を有することができる。前記トレンチ２０２は、約２０ｎｍ〜約５０００ｎｍの、例えば、約２０ｎｍ〜約１００ｎｍの、約１００ｎｍ〜約５００ｎｍの、約５００ｎｍ〜約１０００ｎｍの、又は約１０００ｎｍ〜約５０００ｎｍの深さを有することができる。しかしながら、他のアスペクト比、トレンチ幅、及びトレンチ深さも利用可能であるので、本発明の態様は、これらのアスペクト比、トレンチ幅、及びトレンチ深さに限定されない。例えば、前記トレンチ２０２を、当業者に周知の、フォトリソグラフィープロセス及びドライエッチング手法を使用して形成することができる。
図２Ａをなお参照すると、一例において、前記トレンチ２０２は、約５０ｎｍ〜１００ｎｍの幅、約２０００ｎｍ〜５０００ｎｍの深さ、及び約４０：１〜約１００：１のアスペクト比を有する、深いトレンチであり得る。前記基板材料２００は、例えば、Ｓｉ（例えば、単結晶Ｓｉ、ポリＳｉ、又はアモルファスＳｉなど）又はＳｉ含有材料を含むことができる。
１０４において、金属ケイ化物フィルムを形成するために、前記基板を、第一基板温度で、金属含有前駆体を含む成膜ガスから発生したプラズマに曝露する。前記金属含有前駆体は、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、又はバナジウム（Ｖ）、あるいはそれらの２種又は３種以上の組み合わせを含むことができる。しかしながら、本発明のいくつかの態様は、それらの金属元素に限定されず、元素周期表から他の金属元素を選択してもよい。前記金属前駆体は、金属ハロゲン化物（例えば、ハロゲン化チタン、ハロゲン化モリブデン、ハロゲン化タングステン、ハロゲン化タンタル、又はハロゲン化バナジウム、あるいはそれらの２種又は３種以上の組み合わせなど）を含むことができる。前記ハロゲン化チタンは、ＴｉＦ４、ＴｉＣｌ４、ＴｉＢｒ４、又はＴｉＩ４を含むことができる。前記ハロゲン化モリブデンは、ＭｏＣｌ４を含むことができる。前記ハロゲン化タングステンは、ＷＣｌ６又はＷＦ６を含むことができる。前記ハロゲン化タンタルは、ＴａＦ５、ＴａＢｒ５、ＴａＣｌ５、又はＴａＩ５を含むことができる。前記ハロゲン化バナジウムは、ＶＣｌ４を含むことができる。他の酸化状態での金属原子を有する他の金属ハロゲン化物もまた、使用してもよい。いくつかの例において、前記成膜ガスは、金属前駆体ガス及び不活性ガス（例えば、希ガスなど）からなっていてもよい。非限定的な例には、ＴｉＣｌ４及びアルゴン（Ａｒ）、ＴａＣｌ５及びＡｒ、又はＷＣｌ６及びＡｒが含まれる。
１０４における前記プラズマ曝露により、自己制御プロセスにおいて、前記パターン化された基板２０のトポグラフィーの上に、前記トレンチ２０２の側壁及び底部を含むコンフォーマル金属含有層２０４が成膜される。これを、図２Ｂに図で示す。前記コンフォーマル金属含有層２０４の厚さは、約一単分子層のオーダーか、又はそれより小さくてもよい。前記プラズマ曝露は、自己制御的であり、前記金属含有層２０４の成膜は、いったん前記パターン化された基板２０の曝露された表面が、前記金属含有層２０４の前記材料で飽和すると、停止する。
本発明の態様によれば、１０４における前記プラズマは、水素含有還元ガス（例えば、Ｈ２など）を含まない。本発明者らは、１０４における前記プラズマ中の水素含有還元ガスの非存在により、前記パターン化された基板２０のトポグラフィーの上に前記自己制御コンフォーマル成膜が可能となることを実現した。前記成膜ガスが、ＴｉＣｌ４ガスを含む場合には、ＴｉＣｌ２分子種が前記プラズマ中に形成され、前記パターン化された基板２０の表面上で吸着されたＴｉＣｌ２分子種の、およそ一単分子層を含むことが可能となることが想定される。プラズマ曝露が、通常指向性（異方性）であったとしても、プラズマ中で形成された前記ＴｉＣｌ２分子種は、全ての前記ＴｉＣｌ２吸着サイトが占有されるまで、前記パターン化された基板２０のトポグラフィーの上に移動すると考えられる。よって、１０４における前記プラズマ曝露により、前記金属含有層２０４のコンフォーマル成膜がもたらされ、本発明の態様において記載される前記フィルム形成プロセスにより、基板にエッチングされる、単純及び複雑で深い特徴の、成膜困難な金属含有層の極めて必要性の高いコンフォーマル成膜が提供される。
比較のために、前記成膜ガスがさらにＨ２を含む場合には、前記金属含有層２０４は、前記プラズマ励起Ｈ２の還元効果により、非自己制御プロセスにおいて前記パターン化された基板２０のトポグラフィーの上に、Ｔｉ金属層として非コンフォーマルに成膜されるであろう。前記非コンフォーマル金属含有層は、前記トレンチ２０２の前記側壁上で、特に前記トレンチ２０２の前記底部付近ではほとんど成膜されない、前記パターン化された基板２０の水平方向の表面場上で最も厚くなるであろう。
前記プラズマプロセス条件を、前記コンフォーマル金属含有層２０４が、前記パターン化された基板２０のトポグラフィーの上に効率的に形成されるように選択してもよい。例えば、前記第一基板温度は、約２５℃〜約６５０℃、例えば、約２５℃〜約２００℃、約２００℃〜約４５０℃、又は約４５０℃〜約７００℃であってもよい。一態様によれば、前記第一基板温度は、約４５０℃又はそれより低くてもよい。別の態様によれば、前記第一基板温度は、約４５０℃〜約６５０℃であってもよい。前記プラズマ曝露中のプロセスチャンバにおけるガス圧は、約０．１Ｔｏｒｒ〜約５Ｔｏｒｒであり得、前記プラズマ曝露時間は、約１秒間〜約１０秒間であり得る。しかしながら、他のガス圧及びプラズマ曝露時間も使用し得る。
１０４における前記プラズマ曝露の後に、前記プロセスチャンバに、Ａｒ又は窒素（Ｎ２）をパージして、前記成膜ガス及びあらゆる反応副生成物を前記プロセスチャンバから除去してもよい。
その後、１０６において、前記コンフォーマル金属含有層２０４（例えば、吸着されたＴｉＣｌ２など）を、第二基板温度で還元ガスにプラズマの非存在下で曝露する。本発明者らは、プラズマ励起還元ガスへの曝露を必要とする、吸着されたＴｉＣｌ４とは対照的に、吸着されたＴｉＣｌ２を、プラズマの非存在下での還元ガスへの熱曝露によりＴｉに還元できることを実現した。原子層堆積（ＡＬＤ）プロセスで連続的にＴｉを成膜することを必要とせずに、Ｔｉ金属をＳｉと反応させるプロセスによりコンフォーマルＴｉＳｉｘ層が創出され、このことはこれまで報告されていなかった。
前記還元ガスは、水素含有ガス（例えば、Ｈ２など）、ケイ素−水素含有ガス（例えば、ＳｉＨ４など）、ホウ素−水素含有ガス（例えば、Ｂ２Ｈ６など）、又はそれらの組み合わせを含むことができる。前記還元ガスは、例えば、希ガスなどの不活性ガスをさらに含んでもよい。本発明者らは、前記コンフォーマル金属含有層２０４の前記還元ガスへの等方的曝露により、前記コンフォーマル金属含有層２０４を、続いて前記基板材料２００のＳｉと反応して図２Ｃに描かれたコンフォーマル金属ケイ化物層２０６を形成することができる、対応する金属に化学的に還元することを実現した。前記金属ケイ化物層２０６は、ケイ化チタン（例えば、ＴｉＳｉｘなど）、ケイ化モリブデン（例えば、ＭｏＳｉｘなど）、ケイ化タングステン（例えば、ＷＳｉｘなど）、ケイ化タンタル（例えば、ＴａＳｉｘなど）、又はケイ化バナジウム（例えば、ＶＳｉｘなど）、あるいはそれらの２種又は３種以上の組み合わせを含むことができる。
一態様によれば、前記第二基板温度は、前記還元された金属が前記基板材料と効率的に反応して前記金属ケイ化物層２０６を形成するのに十分に高い。
１０６におけるプロセス条件を選択して、前記コンフォーマル金属含有層２０４を効率的に還元して、前記コンフォーマル金属ケイ化物層２０６を形成してもよい。例えば、前記第二基板温度は、約２００℃〜約７００℃であってもよく、例えば、約２００℃〜約４５０℃又は約４５０℃〜約７００℃であってもよい。一態様によれば、前記第二基板温度は、約４５０℃〜約６５０℃であってもよい。前記還元ガスへの曝露中のプロセスチャンバにおけるガス圧は、約０．１Ｔｏｒｒ〜約５Ｔｏｒｒであり得、前記曝露時間は、約１秒間〜約１０秒間であり得る。しかしながら、他のガス圧及び曝露時間も使用し得る。
一例において、前記第一及び第二基板温度は、同一であるか、又はおよそ同一であってもよい。別の例において、前記第一及び第二基板温度は、異なってもよい。一態様によれば、前記第一基板温度は、約４５０℃より低くてもよく、前記第二基板温度は、約４５０℃〜約６５０℃であってもよい。一態様によれば、前記第一及び第二基板温度の両方は、約４５０℃〜約６５０℃であってもよい。
１０６における前記還元ガスへの前記曝露の後に、前記プロセスチャンバに、Ａｒ又は窒素（Ｎ２）をパージして、前記還元ガス及びあらゆる反応副生成物を前記プロセスチャンバから除去してもよい。
前記プロセスステップ１０４及び１０６を、プロセス矢印１０８により図示されるように、少なくとも１回繰り返して、前記コンフォーマル金属ケイ化物層２０６の厚さ及び導電性を増加させてもよい。前記金属ケイ化物層２０６が所望の厚さを有する場合には、前記パターン化された基板２０を、さらに処理して半導体デバイスを製造してもよい。前記コンフォーマル金属ケイ化物層２０６の厚さは、例えば、約０．５ｎｍ〜約５ｎｍなどであり得る。
図３は、金属ケイ化物フィルムを基板上で形成するための方法のフロー図３００であり、図４Ａ〜４Ｄ及び図５Ａ〜５Ｂは、本発明の態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図である。前記方法には、３０２において、プロセスチャンバに基板を提供することが含まれる。図４Ａは、本発明の一態様による、パターン化された基板４０の横断面図を示す。前記パターン化された基板４０は、基板材料２００で形成されたトレンチ２０２を含む。前記基板材料２００及び前記トレンチ２０２の例は、既に上述した。
３０４において、前記パターン化された基板４０を、第一基板温度で、金属ケイ化物フィルムを形成するための金属含有前駆体を含む成膜ガスから発生したプラズマに曝露する。前記金属含有前駆体は、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、又はＶ、あるいはそれらの２種又は３種以上の組み合わせを含むことができる。しかしながら、本発明のいくつかの態様は、それらの金属元素に限定されず、元素周期表から他の金属元素を選択してもよい。前記金属前駆体は、金属ハロゲン化物（例えば、ハロゲン化チタン、ハロゲン化モリブデン、ハロゲン化タングステン、ハロゲン化タンタル、又はハロゲン化バナジウム、あるいはそれらの２種又は３種以上の組み合わせなど）を含むことができる。いくつかの例において、前記成膜ガスは、金属前駆体ガス及び不活性ガス（例えば、希ガスなど）からなっていてもよい。非限定的な例には、ＴｉＣｌ４及びアルゴン（Ａｒ）、ＴａＣｌ５及びＡｒ、又はＷＣｌ６及びＡｒが含まれる。
３０４における前記プラズマ曝露により、自己制御プロセスにおいて、前記パターン化された基板４０のトポグラフィーの上に、前記トレンチ２０２の側壁及び底部上を含むコンフォーマル金属含有層４０４が成膜される。これを、図４Ｂに図で示す。前記コンフォーマル金属含有層４０４の厚さは、約一単分子層のオーダーか、又はそれより小さくてもよい。前記プラズマ曝露は、自己制御的であり、前記金属含有層４０４の成膜は、いったん前記パターン化された基板４０の曝露された表面が、前記金属含有層４０４の前記材料で飽和すると、停止する。本発明の態様によれば、１０４における前記プラズマ曝露は、水素含有還元ガス（例えば、Ｈ２など）を含まない。
前記プラズマプロセス条件を、前記コンフォーマル金属含有層４０４が、前記パターン化された基板４０のトポグラフィーの上に効率的に形成されるように選択してもよい。例えば、前記第一基板温度は、約２５℃〜約６５０℃、例えば、約２５℃〜約２００℃、約２００℃〜約４５０℃、又は約４５０℃〜約７００℃であってもよい。一態様によれば、前記第一基板温度は、約４５０℃又はそれより低くてもよい。別の態様によれば、前記第一基板温度は、約４５０℃〜約６５０℃であってもよい。前記プラズマ曝露中のプロセスチャンバにおけるガス圧は、約０．１Ｔｏｒｒ〜約５Ｔｏｒｒであり得、前記プラズマ曝露時間は、約１秒間〜約１０秒間であり得る。しかしながら、他のガス圧及びプラズマ曝露時間も使用し得る。
３０４における前記プラズマ曝露の後に、前記プロセスチャンバに、Ａｒ又は窒素（Ｎ２）をパージして、前記成膜ガス及びあらゆる反応副生成物を前記プロセスチャンバから除去してもよい。
その後、３０６において、前記コンフォーマル金属含有層４０４（例えば、吸着されたＴｉＣｌ２など）を、第二基板温度で還元ガスにプラズマの非存在下で曝露する。前記還元ガスは、水素含有ガス（例えば、Ｈ２など）、ケイ素−水素含有ガス（例えば、ＳｉＨ４など）、ホウ素−水素含有ガス（例えば、Ｂ２Ｈ６など）、又はそれらの組み合わせを含むことができる。前記還元ガスは、例えば、希ガスなどの不活性ガスをさらに含んでもよい。前記コンフォーマル金属含有層４０４の前記還元ガスへの曝露により、前記コンフォーマル金属含有層４０４を、対応する金属（例えば、Ｔｉ金属など）を含むコンフォーマル金属層４０６に化学的に還元する。一態様によれば、前記第二基板温度は、前記還元された金属が前記基板材料と効率的に反応して金属ケイ化物を形成するのに十分に高くはない。
前記金属層を前記基板材料２００からのシリコンと反応させることなく、３０６におけるプロセス条件を選択して、前記コンフォーマル金属含有層４０４を、対応するコンフォーマル金属層４０６に効率的に還元してもよい。例えば、前記第二基板温度は、約２００℃〜約４５０℃、又は４５０℃より低くてもよい。前記還元ガスへの曝露中のプロセスチャンバにおけるガス圧は、約０．１Ｔｏｒｒ〜約５Ｔｏｒｒであり得、前記曝露時間は、約１秒間〜約１０秒間であり得る。しかしながら、他のガス圧及び曝露時間も使用し得る。
一例において、前記第一及び第二基板温度は、同一であるか、又はおよそ同一であってもよい。別の例において、前記第一及び第二基板温度は、異なってもよい。一態様によれば、前記第一基板温度は、前記第二基板温度より高くてもよい。一態様によれば、前記第一及び第二基板温度は、約４５０℃より低くてもよい。
３０６における前記プラズマ曝露（例えば、前記プラズマ中で形成したＴｉＣｌ２の基板曝露を飽和させることなど）及び３０８における前記還元ガス（Ｈ２）への前記曝露の両方は、ともに等方的曝露プロセスであるので、得られる金属層４０６は、前記パターン化された基板４０のトポグラフィーの上に、前記トレンチ２０２の側壁及び底部上を含んでコンフォーマルに形成される。
３０６における前記還元ガスへの曝露の後に、前記プロセスチャンバに、Ａｒ又は窒素（Ｎ２）をパージして、前記還元ガス及びあらゆる反応副生成物を前記プロセスチャンバから除去してもよい。
３０８において、前記基板を、前記第二基板温度より高い第三基板温度でアニーリングする。３０８における前記プロセス条件を選択して、前記金属層４０８を前記基板材料２００と効率的に反応させて、図４Ｄに図示するコンフォーマル金属ケイ化物層４０８を形成してもよい。例えば、前記第二基板温度は、約４５０℃〜約６５０℃であってもよい。前記アニーリング中のプロセスチャンバにおけるアニーリングガス（例えば、Ａｒ又はＮ２など）圧は、約０．１Ｔｏｒｒ〜約５Ｔｏｒｒであり得、前記アニーリング時間は、約１秒間〜約５００秒間であり得る。しかしながら、他のガス圧及びアニーリング時間も使用し得る。
前記プロセスステップ３０４〜３０８を、プロセス矢印３１０により図示されるように、少なくとも１回繰り返して、前記コンフォーマル金属ケイ化物層４０８の厚さ及び導電性を増加させてもよい。前記コンフォーマル金属ケイ化物層４０８の厚さは、例えば、約０．５ｎｍ〜約５ｎｍなどであり得る。
一態様によれば、前記プロセスフロー３００は、３０７において、前記コンフォーマル金属層４０６上でシリコン層４１０を成膜することをさらに含む。これを、図５Ａに図示する。前記シリコン層４１０は、前記基板材料２００からのシリコンの消費を減少させるか、又は回避し、側壁制御のための金属ケイ化物の厚さを増大させることができる。これにより、より厚い又は他の金属ケイ化物材料の使用が可能となる。前記シリコン層４１０を、例えば、化学蒸着法（ＣＶＤ）、プラズマＣＶＤ法（ＰＥＣＶＤ）、ＡＬＤ、又はプラズマＡＬＤ（ＰＥＡＬＤ）などのあらゆる慣例の成膜法を使用して成膜してもよい。前記シリコン層４１０を、前記パターン化された基板５０のトポグラフィーの上に、コンフォーマルに成膜してもよい。前記シリコン層４１０の厚さは、約０．５ｎｍ〜約１０ｎｍ、又はそれより大きいものであり得る。例えば、前記シリコン層４１０の厚さは、約０．５ｎｍ〜約１ｎｍ、約１ｎｍ〜約３ｎｍ、約３ｎｍ〜約５ｎｍ、又は約５ｎｍ〜約１０ｎｍであり得る。
３０７における前記シリコン成膜の後に、前記基板を３０８において上述したようにアニーリングしてもよい。３０８における前記プロセス条件を選択して、前記金属層４０６をシリコン層４１０と効率的に反応させて、図５Ｂに図示されているコンフォーマル金属ケイ化物層４１２を形成してもよい。前記金属ケイ化物層４１２は、ケイ化チタン（例えば、ＴｉＳｉｘなど）、ケイ化モリブデン（例えば、ＭｏＳｉｘなど）、ケイ化タングステン（例えば、ＷＳｉｘなど）、ケイ化タンタル（例えば、ＴａＳｉｘなど）、又はケイ化バナジウム（例えば、ＶＳｉｘなど）、あるいはそれらの２種又は３種以上の組み合わせなどを含むことができる。例えば、前記第二基板温度は、約４５０℃〜約７００℃であってもよい。一態様によれば、前記第三基板温度（アニーリング温度）は、約４５０℃〜約６５０℃であってもよい。前記アニーリング中のプロセスチャンバにおけるアニーリングガス（例えば、Ａｒ又はＮ２など）のガス圧は、約０．１Ｔｏｒｒ〜約５Ｔｏｒｒであり得、前記アニーリング時間は、約１秒間〜約５００秒間であり得る。しかしながら、他のガス圧及びアニーリング時間も使用し得る。
図６は、金属ケイ化物フィルムを基板上で形成するための方法のフロー図６００であり、図７Ａ〜７Ｄは、本発明の一態様による、金属ケイ化物フィルムを基板上で形成するためのプロセスフローの横断面図を示す。前記方法には、６０２において、プロセスチャンバに基板を提供することが含まれる。図７Ａは、本発明の一態様による、パターン化された基板７０の横断面図を示す。前記パターン化された基板７０は、基板材料２００で形成されたトレンチ２０２を含む。前記基板材料２００及び前記トレンチ２０２の例は、既に上述した。
６０４において、前記パターン化された基板７０を、第一基板温度で、プラズマの非存在下で、金属含有前駆体を含む成膜ガスに曝露する。前記金属含有前駆体は、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、又はＶ、あるいはそれらの２種又は３種以上の組み合わせを含むことができる。しかしながら、本発明のいくつかの態様は、それらの金属元素に限定されず、元素周期表から他の金属元素を選択してもよい。前記金属前駆体は、金属ハロゲン化物（例えば、ハロゲン化チタン、ハロゲン化モリブデン、ハロゲン化タングステン、ハロゲン化タンタル、又はハロゲン化バナジウム、あるいはそれらの２種又は３種以上の組み合わせなど）を含むことができる。いくつかの例において、前記成膜ガスは、金属前駆体ガス及び不活性ガス（例えば、希ガスなど）からなっていてもよい。非限定的な例には、ＴｉＣｌ４及びアルゴン（Ａｒ）、ＴａＣｌ５及びＡｒ、又はＷＣｌ６及びＡｒが含まれる。
前記パターン化された基板７０の前記成膜ガスへの前記熱曝露により、自己制御プロセスにおいて、前記パターン化された基板７０のトポグラフィーの上に、前記トレンチ２０２の側壁及び底部上を含むコンフォーマル金属含有層７０４が成膜される。これを、図７Ｂに図で示す。前記コンフォーマル金属含有層７０４の厚さは、約一単分子層のオーダーか、又はそれより小さくてもよい。一例において、ＴｉＣｌ４ガスの曝露により、前記基板上に吸着されたＴｉＣｌ４の層を形成する。例えば、前記第一基板温度は、約２５℃〜約６５０℃、例えば、約２５℃〜約２００℃、約２００℃〜約４５０℃、又は約４５０℃〜約７００℃であってもよい。一態様によれば、前記第一基板温度は、約４５０℃か、又はそれより低くてもよい。別の態様によれば、前記第一基板温度は、約４５０℃〜約６５０℃であってもよい。前記ガス曝露中のプロセスチャンバにおけるガス圧は、約０．１Ｔｏｒｒ〜約５Ｔｏｒｒであり得、前記ガス曝露時間は、約１秒間〜約１０秒間であり得る。しかしながら、他のガス圧及び曝露時間も使用し得る。
６０４における前記曝露の後に、前記プロセスチャンバに、Ａｒ又は窒素（Ｎ２）をパージして、前記成膜ガス及びあらゆる反応副生成物を前記プロセスチャンバから除去してもよい。
その後、６０６において、前記コンフォーマル金属含有層７０４を含む前記基板を、第二基板温度で、希ガス（例えば、Ａｒなど）を含むか、又は希ガス（例えば、Ａｒなど）からなるプラズマに暴露して、改修された金属含有層７０６を形成する。改修された金属含有層７０６を、図７Ｃに図示する。６０６における前記プラズマ曝露により、前記金属含有層７０６の前記吸着された種が、部分的に解離する。一例において、前記プラズマ曝露により、吸着されたＴｉＣｌ４が解離し、前記基板上で吸着されたＴｉＣｌｘ（ｘ＜４）種を形成する。
例えば、６０６における前記基板プラズマ曝露は、約２５℃〜約２００℃、約２００℃〜約４５０℃、又は約４５０℃〜約７００℃の第二基板温度を利用してもよい。一態様によれば、前記第二基板温度は、約４５０℃か、又はそれより低くてもよい。別の態様によれば、前記第二基板温度は、約４５０℃〜約６５０℃であってもよい。前記プラズマ曝露中のプロセスチャンバにおけるガス圧は、約０．１Ｔｏｒｒ〜約５Ｔｏｒｒであり得、前記ガス曝露時間は、約１秒間〜約５００秒間であり得る。しかしながら、他のガス圧及び曝露時間も使用し得る。
６０６における前記プラズマ曝露の後に、前記プロセスチャンバに、Ａｒ又は窒素（Ｎ２）をパージして、あらゆる反応副生成物を前記プロセスチャンバから除去してもよい。
その後、６０８において、前記改修された金属含有層７０６（例えば、吸着されたＴｉＣｌ４（ｘ＜４）の層など）を、第三基板温度で、プラズマの非存在下での還元ガスに曝露する。前記還元ガスは、水素含有ガス（例えば、Ｈ２など）、ケイ素−水素含有ガス（例えば、ＳｉＨ４など）、ホウ素−水素含有ガス（例えば、Ｂ２Ｈ６など）、又はそれらの組み合わせを含むことができる。前記還元ガスは、例えば、希ガスなどの不活性ガスをさらに含んでもよい。前記改修された金属含有層７０６の前記還元ガスへの曝露は、前記改修された金属含有層７０６を、続いて前記基板材料２００のＳｉと反応して図７Ｄに描かれたコンフォーマル金属ケイ化物層７０８を形成することができる、対応する金属（例えば、Ｔｉ金属など）に化学的に還元する。よって、一態様によれば、前記第三基板温度は、前記還元された金属が前記基板材料と効率的に反応して金属ケイ化物を形成するのに十分に高い。別の態様によれば、第三基板温度より高い第四基板でのアニーリングには、前記金属を前記基板材料と反応させて金属ケイ化物を形成させることが必要であってもよい。前記金属ケイ化物層７０８は、ケイ化チタン（例えば、ＴｉＳｉｘなど）、ケイ化モリブデン（例えば、ＭｏＳｉｘなど）、ケイ化タングステン（例えば、ＷＳｉｘなど）、ケイ化タンタル（例えば、ＴａＳｉｘなど）、又はケイ化バナジウム（例えば、ＶＳｉｘなど）、あるいはそれらの２種又は３種以上の組み合わせなどを含むことができる。
６０８におけるプロセス条件を選択して、前記コンフォーマル金属含有層７０４を効率的に還元して、前記コンフォーマル金属ケイ化物層２０６を形成してもよい。例えば、前記第二基板温度は、約２００℃〜約７００℃であってもよく、例えば、約２００℃〜約４５０℃又は約４５０℃〜約７００℃であってもよい。一態様によれば、前記第二基板温度は、約４５０℃〜約６５０℃であってもよい。前記還元ガスへの曝露中のプロセスチャンバにおけるガス圧は、約０．１Ｔｏｒｒ〜約５Ｔｏｒｒであり得、前記曝露時間は、約１秒間〜約１０秒間であり得る。しかしながら、他のガス圧及び曝露時間も使用し得る。
一例において、前記第一、第二及び第三基板温度は、同一であるか、又はおよそ同一であってもよい。別の例において、前記第一、第二及び第三基板温度の少なくとも１つは、異なってもよい。一態様によれば、前記第一基板温度の両方は、約４５０℃より低くてもよく、前記第三基板温度は、約４５０℃〜約６５０℃であってもよい。一態様によれば、前記第一及び第三基板温度の両方は、約４５０℃〜約６５０℃であってもよい。
６０６における前記プラズマ曝露は、異方的であり得るが、６０４における前記成膜ガスへの前記熱曝露及び６０８における還元ガスへの前記曝露は、ともに等方的であり、したがって、得られる金属層４０６は、前記パターン化された基板７０のトポグラフィーの上に、度合いの高いコンフォーマル性（conformality）を有する。これにより、基板での単純及び複雑の両方の深い特徴の上に、前記金属ケイ化物層７０８の実質的なコンフォーマル形成を可能にする。
６０８における還元ガスへの前記曝露の後に、前記プロセスチャンバに、Ａｒ又は窒素（Ｎ２）をパージして、前記成膜ガス及びあらゆる反応副生成物を前記プロセスチャンバから除去してもよい。
前記プロセスステップ６０４〜６０８を、プロセス矢印６１０により図示されるように、少なくとも１回繰り返して、前記コンフォーマル金属ケイ化物層７０８の厚さ及び導電性を増加させてもよい。前記コンフォーマル金属ケイ化物層７０８の厚さは、例えば、約０．５ｎｍ〜約５ｎｍなどであり得る。
ステップ６０４を繰り返す場合には、前記金属ケイ化物層７０８を、プラズマの非存在下での金属含有前駆体を含む成膜ガスに熱的に曝露する。Ｔｉ金属層をＴｉＣｌ４に曝露することにより前記Ｔｉ金属層をエッチングするが、例としてＴｉＣｌ４を使用して、本発明者らは、６０４におけるケイ化チタン層を、ＴｉＣｌ４を含む成膜ガスに熱的曝露することにより、前記ケイ化チタン層をエッチングしないが、前記ケイ化チタン層上で吸着されたＴｉＣｌ２の層が形成され得ることを実現した。
コンフォーマル金属ケイ化物層を形成するための方法について、複数の態様を記載してきた。前記方法により、基板にエッチングされる、単純及び複雑で深い特徴の、成膜困難な金属含有層の極めて必要性の高いコンフォーマル成膜が提供される。本発明の態様の前述の記載を、例示及び説明の目的のために提示した。完全に網羅すること又は開示した精密な形態に本発明を限定することを意図するものではない。この説明及びそれに続く特許請求の範囲には、説明の目的のためのみに使用され、限定するものと解釈されるべきでない用語が含まれる。例えば、本明細書（特許請求の範囲におけるものも含む）において使用される用語「上（on）」は、基板「上」のフィルムが、直接、基板上にあること及び前記基板と直ちに接触することを必要とせず；特段の明示がない限り、前記フィルム及び前記基板の間に第二のフィルム又は他の構造があってもよい。
関連技術分野の当業者は、上記の教示に照らして、多くの改修及び変形が可能であることを十分に認識することできる。当業者は、図面に示された種々の構成要素について、種々の等価な組み合わせ及び置換を認識するであろう。したがって、本発明の範囲は、この詳細な説明により限定されるものではなく、むしろここに添付した特許請求の範囲により限定されるものであることが意図される。

Claims (26)

  1. 基板上に金属ケイ化物層を形成する方法であって、以下：
    ａ）前記基板をプロセスチャンバに提供すること；
    ｂ）前記基板を、第一基板温度で、金属前駆体を含有する成膜ガスから発生したプラズマに曝露し、ここで、前記プラズマ曝露により、自己制御プロセスにおいて、コンフォーマル金属含有層が前記基板上に形成されること；及び
    ｃ）前記金属含有層を、第二基板温度で、プラズマの非存在下での還元ガスに曝露し、ここで、ｂ）及びｃ）を、少なくとも１回行って前記金属ケイ化物層を形成し、及びここで、前記成膜ガスは、前記還元ガスを含まないこと、
    を含む、方法。
  2. 前記金属前駆体が、ハロゲン化チタン、ハロゲン化モリブデン、ハロゲン化タングステン、ハロゲン化タンタル、又はハロゲン化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項１に記載の方法。
  3. 前記金属ケイ化物層が、ケイ化チタン、ケイ化モリブデン、ケイ化タングステン、ケイ化タンタル、又はケイ化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項１に記載の方法。
  4. 前記金属前駆体が、ハロゲン化チタン、ハロゲン化モリブデン、ハロゲン化タンタル、又はハロゲン化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項１に記載の方法。
  5. 前記金属ケイ化物層が、ケイ化チタン、ケイ化モリブデン、ケイ化タンタル、又はケイ化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項１に記載の方法。
  6. 前記金属ケイ化物層が、前記基板に形成された深いトレンチの表面の上に、コンフォーマルに成膜される、請求項１に記載の方法。
  7. 前記深いトレンチが、約５０ｎｍ〜１００ｎｍの幅、約２０００ｎｍ〜５０００ｎｍの深さ、及び約４０：１〜約１００：１のアスペクト比を有する、請求項６に記載の方法。
  8. 前記金属前駆体がハロゲン化チタンを含み、前記還元ガスがＨ２を含み、前記金属ケイ化物層がケイ化チタンを含む、請求項１に記載の方法。
  9. 前記第一及び第二基板温度が、約４５０℃〜約６５０℃である、請求項８に記載の方法。
  10. 基板上に金属ケイ化物フィルムを形成する方法であって、以下：
    ａ）前記基板をプロセスチャンバに提供すること；
    ｂ）前記基板を、第一基板温度で、金属前駆体を含有する成膜ガスから発生したプラズマに曝露し、ここで、前記プラズマ曝露により、自己制御プロセスにおいて、コンフォーマル金属含有層が前記基板上に成膜されること；
    ｃ）前記金属含有層を、第二基板温度で、プラズマの非存在下での還元ガスに曝露し、ここで、ｂ）及びｃ）を、少なくとも１回行って前記基板上に金属フィルムを形成し、及びここで、前記成膜ガスは、前記還元ガスを含まないこと；及び
    ｄ）前記基板を、第三基板温度でアニーリングして金属ケイ化物フィルムを形成し、ここで、前記第三基板温度は、前記第二基板温度より大きいこと、
    を含む、方法。
  11. ｄ）が：
    前記アニーリングの前に、前記金属フィルム上にシリコンを成膜すること、
    をさらに含む、請求項１０に記載の方法。
  12. 前記成膜ガスが、ハロゲン化チタン、ハロゲン化モリブデン、ハロゲン化タングステン、ハロゲン化タンタル、又はハロゲン化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項１０に記載の方法。
  13. 前記金属ケイ化物フィルムが、ケイ化チタン、ケイ化モリブデン、ケイ化タングステン、ケイ化タンタル、又はケイ化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項１０に記載の方法。
  14. 前記金属ケイ化物フィルムが、前記基板に形成された深いトレンチの表面の上に、コンフォーマルに成膜される、請求項１０に記載の方法。
  15. 前記成膜ガスが、ハロゲン化チタン、ハロゲン化モリブデン、ハロゲン化タンタル、又はハロゲン化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項１０に記載の方法。
  16. 前記金属ケイ化物フィルムが、ケイ化チタン、ケイ化モリブデン、ケイ化タンタル、又はケイ化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項１０に記載の方法。
  17. 前記深いトレンチが、約５０ｎｍ〜１００ｎｍの幅、約２０００ｎｍ〜５０００ｎｍの深さ、及び約４０：１〜約１００：１のアスペクト比を有する、請求項１４に記載の方法。
  18. 前記金属前駆体がハロゲン化チタンを含み、前記還元ガスがＨ２を含み、前記金属ケイ化物層がケイ化チタンを含む、請求項１０に記載の方法。
  19. 前記第一及び第二基板温度が、約４５０℃より低い、請求項１８に記載の方法。
  20. 基板上に金属ケイ化物フィルムを形成する方法であって、以下：
    ａ）基板をプロセスチャンバに提供すること；
    ｂ）前記基板を、第一基板温度で、プラズマの非存在下で金属前駆体を含む成膜ガスに熱的に曝露し、ここで、前記熱曝露により、自己制御プロセスにおいて、前記基板上にコンフォーマル金属含有層が形成されること；
    ｃ）希ガスのみからなるプラズマに曝露することにより、第二基板温度で、前記金属含有層を改修すること；
    ｄ）前記改修された金属含有層を、第二基板温度で、プラズマの非存在下での還元ガスに曝露し、ここで、前記ｂ）〜ｄ）は、続いて少なくとも１回行って、前記金属ケイ化物フィルムを形成すること、
    を含む、方法。
  21. 前記成膜ガスが、ハロゲン化チタン、ハロゲン化モリブデン、ハロゲン化タングステン、ハロゲン化タンタル、又はハロゲン化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項２０に記載の方法。
  22. 前記金属ケイ化物フィルムが、ケイ化チタン、ケイ化モリブデン、ケイ化タングステン、ケイ化タンタル、又はケイ化バナジウム、あるいはそれらの２種又は３種以上の組み合わせを含む、請求項２０に記載の方法。
  23. 前記金属ケイ化物フィルムが、前記基板に形成された深いトレンチの表面の上に、コンフォーマルに成膜される、請求項２０に記載の方法。
  24. 前記深いトレンチが、約５０ｎｍ〜１００ｎｍの幅、約２０００ｎｍ〜５０００ｎｍの深さ、及び約４０：１〜約１００：１のアスペクト比を有する、請求項２０に記載の方法。
  25. 前記金属前駆体がハロゲン化チタンを含み、前記還元ガスがＨ２を含み、前記金属ケイ化物層がケイ化チタンを含む、請求項２０に記載の方法。
  26. 前記第一及び第二基板温度が、約４５０℃〜約６５０℃である、請求項２５に記載の方法。
JP2014552405A 2012-01-27 2013-01-25 コンフォーマル金属ケイ化物フィルムを形成する方法 Expired - Fee Related JP5903504B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261591843P 2012-01-27 2012-01-27
US61/591,843 2012-01-27
US13/427,343 2012-03-22
US13/427,343 US8785310B2 (en) 2012-01-27 2012-03-22 Method of forming conformal metal silicide films
PCT/US2013/023303 WO2013112941A1 (en) 2012-01-27 2013-01-25 Method of forming conformal metal silicide films

Publications (2)

Publication Number Publication Date
JP2015510547A JP2015510547A (ja) 2015-04-09
JP5903504B2 true JP5903504B2 (ja) 2016-04-13

Family

ID=48870580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014552405A Expired - Fee Related JP5903504B2 (ja) 2012-01-27 2013-01-25 コンフォーマル金属ケイ化物フィルムを形成する方法

Country Status (6)

Country Link
US (1) US8785310B2 (ja)
JP (1) JP5903504B2 (ja)
KR (1) KR101631783B1 (ja)
CN (1) CN104066871B (ja)
TW (1) TWI579975B (ja)
WO (1) WO2013112941A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336615B (zh) * 2014-07-08 2018-06-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US10204764B2 (en) * 2014-10-28 2019-02-12 Applied Materials, Inc. Methods for forming a metal silicide interconnection nanowire structure
WO2016111832A1 (en) * 2015-01-09 2016-07-14 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire
US10199230B2 (en) * 2015-05-01 2019-02-05 Applied Materials, Inc. Methods for selective deposition of metal silicides via atomic layer deposition cycles
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
KR102441431B1 (ko) 2016-06-06 2022-09-06 어플라이드 머티어리얼스, 인코포레이티드 표면을 갖는 기판을 프로세싱 챔버에 포지셔닝하는 단계를 포함하는 프로세싱 방법
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films
KR20210130237A (ko) * 2019-03-20 2021-10-29 도쿄엘렉트론가부시키가이샤 반도체 소자를 위한 금속 규화물을 선택적으로 형성하는 방법
KR20210040231A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 반도체 장치
CN115382743B (zh) * 2021-05-24 2023-08-22 成宏能源股份有限公司 形成具有涂层的结构的方法及具有涂层的结构
US20230115130A1 (en) * 2021-10-13 2023-04-13 Applied Materials, Inc. Methods for preparing metal silicides
WO2024049707A1 (en) * 2022-09-02 2024-03-07 Applied Materials, Inc. Selective mosi deposition

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167688A (ja) * 1997-08-22 1999-03-09 Nec Corp シリサイド材料とその薄膜およびシリサイド薄膜の製造方法
JP3381774B2 (ja) 1997-12-24 2003-03-04 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
JP2001203171A (ja) * 1999-06-25 2001-07-27 Applied Materials Inc 半導体デバイスのシリサイド形成方法
US6531352B1 (en) 2000-08-31 2003-03-11 Micron Technology, Inc. Methods of forming conductive interconnects
KR100447031B1 (ko) * 2001-03-23 2004-09-07 삼성전자주식회사 텅스텐 실리사이드막의 형성방법
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US6858904B2 (en) 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US20030123216A1 (en) 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP2004140315A (ja) * 2002-10-17 2004-05-13 Samsung Electronics Co Ltd サリサイド工程を用いる半導体素子の製造方法
US7144806B1 (en) 2002-10-23 2006-12-05 Novellus Systems, Inc. ALD of tantalum using a hydride reducing agent
JP3574651B2 (ja) 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
KR100538806B1 (ko) 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
US7029966B2 (en) * 2003-09-18 2006-04-18 International Business Machines Corporation Process options of forming silicided metal gates for advanced CMOS devices
JP4651955B2 (ja) 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法
JP5207615B2 (ja) 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置
FR2928029B1 (fr) 2008-02-27 2011-04-08 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.

Also Published As

Publication number Publication date
US20130196505A1 (en) 2013-08-01
CN104066871B (zh) 2016-09-14
CN104066871A (zh) 2014-09-24
JP2015510547A (ja) 2015-04-09
KR101631783B1 (ko) 2016-06-17
TW201349391A (zh) 2013-12-01
KR20140119776A (ko) 2014-10-10
US8785310B2 (en) 2014-07-22
TWI579975B (zh) 2017-04-21
WO2013112941A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5903504B2 (ja) コンフォーマル金属ケイ化物フィルムを形成する方法
US11195712B2 (en) Process for deposition of titanium oxynitride for use in integrated circuit fabrication
US8314021B2 (en) Method for fabricating semiconductor device with buried gates
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US9330936B2 (en) Method for depositing metal layers on germanium-containing films using metal chloride precursors
US9981286B2 (en) Selective formation of metal silicides
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
US11361992B2 (en) Conformal titanium nitride-based thin films and methods of forming same
JP2012104695A (ja) 半導体装置の製造方法
KR20200035500A (ko) 3d 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법
JP5889821B2 (ja) 金属シリサイド層の製造方法
US20080200031A1 (en) Method of fabricating gate electrode having polysilicon film and wiring metal film
KR100454256B1 (ko) 루테늄 하부전극을 구비한 캐패시터의 제조 방법
TW202331844A (zh) 導電特徵及半導體元件的製備方法
CN113675144A (zh) 形成具有氮化钛导电结构的设备的方法，以及相关的设备和系统
JP2022552204A (ja) コンフォーマルかつ平滑な窒化チタン層及びその形成方法
TW202307250A (zh) 以氮化鈦矽為主之保形薄膜及其形成方法
JP2023552983A (ja) コンフォーマルかつ平滑な窒化チタン層及びその形成方法
KR20090074532A (ko) 반도체 소자의 게이트 전극 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160314

R150 Certificate of patent or registration of utility model

Ref document number: 5903504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees