CN104066871A - 形成共形金属硅化物膜的方法 - Google Patents

形成共形金属硅化物膜的方法 Download PDF

Info

Publication number
CN104066871A
CN104066871A CN201380006555.0A CN201380006555A CN104066871A CN 104066871 A CN104066871 A CN 104066871A CN 201380006555 A CN201380006555 A CN 201380006555A CN 104066871 A CN104066871 A CN 104066871A
Authority
CN
China
Prior art keywords
metal
silicide
substrate
underlayer temperature
approximately
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380006555.0A
Other languages
English (en)
Other versions
CN104066871B (zh
Inventor
长谷川敏夫
多田国弘
山崎英亮
大卫·L·奥梅亚拉
格利特·J·莱乌辛克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104066871A publication Critical patent/CN104066871A/zh
Application granted granted Critical
Publication of CN104066871B publication Critical patent/CN104066871B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45538—Plasma being used continuously during the ALD cycle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种用于在衬底上形成金属硅化物层的方法。根据一个实施方案，该方法包括：将衬底设置在处理室中；以第一衬底温度将衬底暴露于由包含金属前体的沉积气体生成的等离子体，其中等离子体暴露以自限性过程在衬底上形成共形的含金属层。该方法还包括：以第二衬底温度将含金属层在不存在等离子体的条件下暴露于还原气体，其中将上述暴露步骤交替地进行至少一次以形成金属硅化物层，并且沉积气体不包含还原气体。该方法提供了在具有高深宽比的深沟槽中形成共形金属硅化物。

Description

形成共形金属硅化物膜的方法
相关申请的交叉引用
本申请涉及2012年1月27日提交的美国临时申请序号61/591843(参考编号TTCA-389Pro)并要求其优先权，其全部内容通过引用并入本文。本申请涉及2012年3月22日提交的美国申请序号13/427343(参考编号TTCA-389)并要求其优先权，其全部内容通过引用并入本文。
技术领域
本发明一般性涉及使用气相沉积在衬底上形成共形金属硅化物膜。衬底可以包括用于半导体器件中的具有高深宽比的深沟槽。
背景技术
在半导体行业中，微电子器件的最小特征尺寸正在接近深亚微米时代，以满足对更快速、更低功耗的微处理器和数字电路的需求。例如低电阻率难熔金属硅化物层在动态随机存取存储器(DRAM)和增强型DRAM(EDRAM)制造中被广泛用作栅极堆叠的一部分。低电阻率金属硅化物层的另一应用在深沟槽DRAM的电容器中或者在堆叠的DRAM单元的过孔中。两种应用遭受如下事实：内电极(插头、深沟槽DRAM)或者过孔(堆叠的DRAM)的串联电阻随着接地规则的倒数的平方而增加。在增强型DRAM中，由于对恒定电容的需求导致较深的沟槽(或者相应地导致较高的堆叠)，所以该效果被进一步增强。
对深沟槽DRAM的关键需求为金属硅化物膜和层在具有高深宽比的沟槽中的良好阶梯覆盖。另外的需求包括：金属硅化物膜必须具有低电阻率并且必须在制造集成电路中所使用的常规处理温度下稳定。通常需要这些膜的共形沉积，而这对于非常深的沟槽而言是非常有挑战性的。
发明内容
本发明的实施方案描述了用于在衬底上(例如在形成在衬底中的深沟槽中)形成共形金属硅化物层的方法。金属硅化物层可以例如包含硅化钛、硅化钼、硅化钨、硅化钽、或硅化钒、或者其中的两种或更多种的组合。
根据一个实施方案，该方法包括：a)将衬底设置在处理室中；b)在第一衬底温度下将衬底暴露于由包含金属前体的沉积气体生成的等离子体，其中等离子体暴露在自限性过程(self-limiting process)中在衬底上沉积共形的含金属层；以及c)在第二衬底温度下将含金属层在不存在等离子体的条件下暴露于还原气体，其中将b)和c)交替地进行至少一次以形成金属硅化物层，并且沉积气体不含还原气体。
根据另一实施方案，该方法包括：a)将衬底设置在处理室中；以及b)在第一衬底温度下将衬底暴露于由包含金属前体的沉积气体生成的等离子体，其中等离子体暴露以自限性过程在衬底上形成共形的含金属层。该方法还包括：c)在第二衬底温度下将衬底在不存在等离子体的条件下暴露于还原气体，其中将b)和c)交替地进行至少一次以在衬底上形成金属膜，并且其中沉积气体不包含还原气体；以及d)在第三衬底温度下对衬底进行退火以形成金属硅化物膜，其中第三衬底温度大于第二衬底温度。该方法还可以包括：在d)中，在退火之前在金属膜上沉积硅。
根据又一实施方案，该方法包括：a)将衬底设置在处理室中；以及b)在第一衬底温度下将衬底在不存在等离子体的条件下热暴露于包含金属前体的沉积气体，其中热暴露以自限性过程在衬底上形成共形的含金属层。该方法还包括：c)通过暴露于包含稀有气体的等离子体来改性含金属层；以及d)在第二衬底温度下将改性的含金属层在不存在等离子体的条件下暴露于还原气体，其中将b)至d)依次且交替地进行至少一次以形成金属硅化物膜。
附图说明
在附图中：
图1为根据本发明的一个实施方案的用于在衬底上形成金属硅化物膜的方法的流程图；
图2A至图2C示出根据本发明的一个实施方案的用于在衬底上形成金属硅化物膜的工艺流程的示意性截面图；
图3为根据本发明的另一实施方案的用于在衬底上形成金属硅化物膜的方法的流程图；
图4A至图4D示出根据本发明的另一实施方案的用于在衬底上形成金属硅化物膜的工艺流程的示意性截面图；
图5A至图5B示出根据本发明的又一实施方案的用于在衬底上形成金属硅化物膜的工艺流程的示意性截面图；
图6为根据本发明的另一实施方案的用于在衬底上形成金属硅化物膜的方法的流程图；以及
图7A至图7D示出根据本发明的一个实施方案的用于在衬底上形成金属硅化物膜的工艺流程的示意性截面图。
具体实施方式
在多个实施方案中公开了用于在衬底上形成共形金属硅化物层的方法。金属硅化物层可以例如包含硅化钛(例如TiSix)、硅化钼(例如MoSix)、硅化钨(WSix)、硅化钽(例如TaSix)、或硅化钒(VSix)、或者其中的两种或更多种的组合。
相关领域的技术人员将意识到，各个实施方案可以在没有一个或更多个具体细节的情况下实施，或者可以用其它替代方案和/或另外的方法、材料或者组分来实施。在其它情况下，未详细地示出或描述公知的结构、材料或者操作，以避免模糊本发明的各个实施方案的方面。同样，为了说明的目的，阐述了具体的数目、材料和构造以提供对本发明的透彻理解。此外，应理解，附图中示出的各个实施方案是说明性的表达并且不一定按比例绘制。
贯穿本说明书，所提及的“一个实施方案”或“实施方案”意味着结合该实施方案描述的具体特征、结构、材料或特性包括在本发明的至少一个实施方案中，但并不表示其存在于每一个实施方案中。因此，在整个说明书的各个地方中出现的短语“在一个实施方案中”或者“在实施方案中”不一定指代本发明的相同实施方案。在该具体描述中，贯穿多个附图，通过相似的附图标记来指代相似的部分。
图1为根据本发明的一个实施方案的用于在衬底上形成金属硅化物膜的方法的流程图100。该方法包括：在102中，将衬底设置在处理室中。在一些实施方案中，衬底可以为包含形成在其中的蚀刻特征的图案化衬底。蚀刻特征可以例如包括通常在半导体器件中发现的沟槽、过孔或其组合。然而，本发明的实施方案还可以成功地应用于非图案化平面衬底。
还参照图2A至图2C，图2A示出根据本发明的一个实施方案的图案化衬底20的示意性截面图。衬底材料200可以包含体硅、单晶硅(掺杂或未掺杂的)、SiC、SiGe、SiGeC或其任意组合。根据一个实施方案，衬底材料200可以包含SixGe1-x化合物，其中x是Si的原子分数，1-x是Ge的原子分数，并且0<1-x<1。在一个实例中，衬底材料200可以包含沉积在缓和的Si0.5Ge0.5缓冲层上的拉伸应变的SixGe1-x(x>0.5)。图案化衬底20可以具有任何尺寸，例如200mm的衬底、300mm的衬底、450mm的衬底或者甚至更大的衬底。在一个实例中，图案化衬底20可以包括拉伸应变的Si层。
在图2A所描绘的实施方案中，图案化衬底20包含形成在衬底材料200中的沟槽202。沟槽202可以例如具有大于或等于约2:1的深宽比(深度/宽度)，例如3:1、5:1、10:1、15:1、20:1、30:1、40:1、50:1、60:1、70:1或者大于70:1。在一些实施方案中，沟槽202可以具有约20:1至约40:1、约40:1至约60:1、约60:1至约80:1、或者约80:1至约100:1的深宽比。沟槽202可以具有约200nm(纳米)或更小的宽度(开口)，例如150nm、100nm、65nm、32nm、22nm或更小。在一些实施方案中，沟槽202可以具有约200nm至约100nm、约100nm至约80nm、约80nm至约60nm、约60nm至约40nm、或者约40nm至约20nm的宽度。沟槽202可以具有约20nm至约5000nm的深度，例如约20nm至约100nm、约100nm至约500nm、约500nm至约1000nm、或者约1000nm至约5000nm。然而，本发明的实施方案不限于这些深宽比、沟槽宽度和沟槽深度，同样可以利用其它深宽比、沟槽宽度和沟槽深度。例如，可以使用本领域技术人员公知的光刻工艺和干法蚀刻技术来形成沟槽202。
仍参照图2A，在一个实例中，沟槽202可以为如下深沟槽：该深沟槽具有约50nm至100nm的宽度、约2000nm至5000nm的深度以及约40:1至约100:1的深宽比。衬底材料200可以例如包括Si(例如单晶硅、多晶硅或非晶硅)或者含Si的材料。
在104中，在第一衬底温度下将衬底暴露于由沉积气体生成的等离子体，该沉积气体包含用于形成金属硅化物膜的含金属前体。含金属前体可以包括钛(Ti)、钼(Mo)、钨(W)、钽(Ta)、或钒(V)、或者其中的两种或更多种的组合。然而，本发明的一些实施方案不限于那些金属元素，而可以从元素周期表选择其它金属元素。金属前体可以包括金属卤化物(例如卤化钛、卤化钼、卤化钨、卤化钽、卤化钒或者其中的两种或更多种的组合)。卤化钛可以包括TiF4、TiCl4、TiBr4或TiI4。卤化钼可以包括MoCl4。卤化钨可以包括WCl6或WF6。卤化钽可以包括TaF5、TaBr5、TaCl5或TaI5。卤化钒可以包括VCl4。还可以使用其中金属原子处于其它氧化状态的其它金属卤化物。在一些实例中，沉积气体可以包括金属前体气体和惰性气体(例如稀有气体)。非限制性实例包括：TiCl4和氩(Ar)；TaCl5和Ar；或者WCl6和Ar。
104中的等离子体暴露以自限性过程在图案化衬底20的表面形貌(topography)(包括沟槽202的侧壁和底部)上沉积共形的含金属层204。这在图2B中示意性地示出。共形的含金属层204的厚度可以为约一个单分子层的量级或更小。等离子体暴露是自限性的，并且一旦图案化衬底20的暴露表面上饱和含金属层204的材料，就停止沉积含金属层204。
根据本发明的实施方案，104中的等离子体不包含含氢的还原气体(例如H2)。本发明人已经认识到，在104中的等离子体中不存在含氢的还原气体使得能够在图案化衬底20的表面形貌上的自限性共形沉积。当沉积气体包含TiCl4气体时，等离子体中形成TiCl2分子种类，并且设想共形的含金属层204可以包含在图案化衬底20的表面上吸附的TiCl2分子种类的约一个单分子层。尽管等离子体暴露通常是定向的(各向异性的)，但是认为等离子体中形成的TiCl2分子种类在图案化衬底20的表面形貌上迁移直到所有的TiCl2吸附点被占据为止。因此，104中的等离子体暴露导致含金属层204的共形沉积，在本发明的实施方案中描述的膜形成过程提供了难以沉积的含金属层在蚀刻在衬底中的简单和复杂的深度特征中的非常需要的共形沉积。
作为对比，如果沉积气体还包含H2，则含金属层204将会由于等离子体激发的H2的还原作用而在非自限性过程中在图案化衬底20的表面形貌上非共形地沉积为Ti金属层。非共形的含金属层将在图案化衬底20的水平区域表面上最厚，而在沟槽202的侧壁上具有较少的沉积，特别是在接近沟槽202的底部处。
可以将等离子体处理条件选择为在图案化衬底20的表面形貌上有效地形成共形的含金属层204。例如，第一衬底温度可以为约25℃至约650℃，例如约25℃至约200℃、约200℃至约450℃或者约450℃至约700℃。根据一个实施方案，第一衬底温度可以为约450℃或更小。根据另一实施方案，第一衬底温度可以为约450℃至约650℃。在等离子体暴露期间处理室中的气压可以为约0.1托至约5托，并且等离子体暴露时间可以为约1秒至10秒。然而，可以使用其它气压和等离子体暴露时间。
在104中的等离子体暴露之后，可以用Ar或氮(N2)来净化处理室以从处理室除去沉积气体和任何反应副产物。
其后，在106中，在第二衬底温度下将共形的含金属层204(例如吸附TiCl2的层)在不存在等离子体的条件下暴露于还原气体。本发明人已经意识到：与需要暴露于等离子体激发的还原气体的吸附TiCl4相反，吸附的TiCl2可以通过在不存在等离子体的条件下热暴露于还原气体而被还原为Ti金属。Ti金属与Si反应的过程产生共形的TiSix层而不需要以原子层沉积工艺来连续地沉积Ti，这迄今为止尚未被报道过。
还原气体可以包含含氢的气体(例如H2)、含硅-氢的气体(例如SiH4)、含硼-氢的气体(例如B2H6)或者其组合。还原气体还可以包括惰性气体，例如稀有气体。本发明人已经意识到：将共形的含金属层204各向同性地暴露于还原气体会使共形的含金属层204化学还原为相应的金属(例如Ti金属)，经还原的金属随后可以与衬底材料200的Si反应以形成图2C中描绘的共形金属硅化物层206。金属硅化物层206可以包含硅化钛(例如TiSix)、硅化钼(例如MoSix)、硅化钨(WSix)、硅化钽(例如TaSix)、或硅化钒(VSix)、或者其中的两种或更多种的组合。
根据一个实施方案，第二衬底温度是足够高的以使得经还原的金属与衬底材料有效地反应并形成金属硅化物层206。
可以将106中的处理条件选择为有效地还原共形的含金属层204并形成共形金属硅化物层206。例如，第二衬底温度可以为约200℃至约700℃，例如约200℃至约450℃、或者约450℃至约700℃。根据一个实施方案，第二衬底温度可以为约450℃至约650℃。在暴露于还原气体期间处理室中的气压可以为约0.1托至约5托，并且暴露时间可以为约1秒至10秒。然而，可以使用其它气压和暴露时间。
在一个实例中，第一衬底温度和第二衬底温度可以相同或近似相同。在另一实例中，第一衬底温度和第二衬底温度可以不同。根据一个实施方案，第一衬底温度可以小于约450℃，而第二衬底温度可以为约450℃至约650℃。根据一个实施方案，第一衬底温度和第二衬底温度二者均可以为约450℃至约650℃。
在106中暴露于还原气体之后，可以用Ar或氮(N2)来净化处理室以从处理室除去还原气体和任何反应副产物。
如通过流程箭头108所示意性示出的，处理步骤104和106可以重复至少一次以增加共形金属硅化物层206的厚度和导电率。当金属硅化物层206具有期望厚度时，可以对图案化衬底20进行进一步处理以制造半导体器件。共形金属硅化物层206的厚度可以例如为约0.5nm至约5nm。
图3为用于在衬底上形成金属硅化物膜的方法的流程图300，图4A至图4D和图5A至图5B示出根据本发明的实施方案的用于在衬底上形成金属硅化物膜的工艺流程的示意性截面图。该方法包括：在302中，将衬底设置在处理室中。图4A示出根据本发明的一个实施方案的图案化衬底40的示意性截面图。图案化衬底40包含在衬底材料200中形成的沟槽202。衬底材料200和沟槽202的实例已经在上面进行了描述。
在304中，在第一衬底温度下将图案化衬底40暴露于由沉积气体生成的等离子体，该沉积气体包含用于形成金属硅化物膜的含金属前体。含金属前体可以包括Ti、Mo、W、Ta或V，或者其中的两种或更多种的组合。然而，本发明的一些实施方案不限于那些金属，而可以从元素周期表选择其它金属元素。金属前体可以包括金属卤化物(例如卤化钛、卤化钼、卤化钨、卤化钽或卤化钒，或者其中的两种或更多种的组合)。在一些实例中，沉积气体可以由金属前体气体和惰性气体(例如稀有气体)组成。非限制性实例包括：TiCl4和氩(Ar)；TaCl5和Ar；或者WCl6和Ar。
304中的等离子体暴露以自限性过程在图案化衬底40的表面形貌(包括沟槽202的侧壁和底部)上沉积共形的含金属层404。这示意性地示出在图4B中。共形的含金属层404的厚度可以为约一个单分子层的量级或更小。等离子体暴露是自限性的，并且一旦图案化衬底40的暴露表面上饱和含金属层404的材料，就停止沉积含金属层404。根据本发明的实施方案，404中的等离子体暴露不包含含氢的还原气体(例如H2)。
可以将等离子体处理条件选择为以自限性过程在图案化衬底40的表面形貌上有效地形成共形的含金属层404。例如，第一衬底温度可以为约25℃至约650℃，例如约25℃至约200℃、约200℃至约450℃或者约450℃至约700℃。根据一个实施方案，第一衬底温度可以为约450℃或更小。根据另一实施方案，第一衬底温度可以为约450℃至约650℃。在等离子体暴露期间处理室中的气压可以为约0.1托至约5托，并且等离子体暴露时间可以为约1秒至10秒。然而，可以使用其它气压和等离子体暴露时间。
在304中的等离子体暴露之后，可以用Ar或氮(N2)来净化处理室以从处理室除去沉积气体和任何反应副产物。
其后，在306中，在第二衬底温度下将共形的含金属层404(例如吸附的TiCl2层)在不存在等离子体的条件下暴露于还原气体。还原气体可以包含含氢的气体(例如H2)、含硅-氢的气体(例如SiH4)、含硼-氢的气体(例如B2H6)或者其组合。还原气体还可以包括惰性气体，例如稀有气体。将共形的含金属层404暴露于还原气体会使共形的含金属层404化学地还原为包含相应金属(例如Ti金属)的共形金属层406。根据一个实施方案，第二温度未高到足以使经还原的金属与衬底材料有效地反应并形成金属硅化物。
可以将306中的处理条件选择为将共形的含金属层404有效地还原为相应的共形金属层406，而未使该金属层与来自衬底材料200的硅反应。例如，第二衬底温度可以为约200℃至约450℃，或者小于约450℃。在暴露于还原气体期间处理室中的气压可以为约0.1托至约5托，并且暴露时间可以为约1秒至10秒。然而，可以使用其它气压和暴露时间。
在一个实例中，第一衬底温度和第二衬底温度可以相同或近似相同。在另一实例中，第一衬底温度和第二衬底温度可以不同。根据一个实施方案，第一衬底温度可以高于第二衬底温度。根据一个实施方案，第一衬底温度和第二衬底温度二者均可以小于约450℃。
由于306中的等离子体暴露(例如在等离子体中形成的TiCl2的饱和衬底暴露)和308中的暴露于还原气体(H2)二者均为各向同性的暴露过程，所以所产生的金属层406共形地形成在图案化衬底40的表面形貌上，包括在沟槽202的侧壁和底部上。
在306中的暴露于还原气体之后，可以用Ar或氮(N2)来净化处理室以从处理室除去还原气体和任何反应副产物。
在308中，在大于第二衬底温度的第三衬底温度下对衬底进行退火。可以将308中的处理条件选择为使金属层406与衬底材料200有效地反应并形成图4D中示意性示出的共形金属硅化物层408。例如，第二衬底温度可以为约450℃至约700℃。根据一个实施方案，第二衬底温度可以约450℃至约650℃。在退火期间处理室中的退火气体(例如Ar或N2)的气压可以为约0.1托至约5托，并且退火时间可以为约1秒至500秒。然而，可以使用其它气压和退火时间。
如通过流程箭头310所示意性示出的，处理步骤304至308可以重复至少一次以增加共形金属硅化物层408的厚度和导电率。共形金属硅化物层408的厚度可以例如为约0.5nm至约5nm。
根据一个实施方案，工艺流程300还包括：在307中，在共形金属层406上沉积硅层410。这在图5A中示意性地示出。硅层410可以减小或避免对来自衬底材料200的硅的消耗并且增加金属硅化物的厚度以用于侧壁控制。这使得能够使用较厚的或其它的金属硅化物材料。可以使用任何常规的沉积方法来沉积硅层410，该常规的沉积方法例如为化学气相沉积(CVD)、等离子体增强CVD(PECVD)、ALD或者等离子体增强ALD(PEALD)。硅层410可以共形地沉积在图案化衬底50的表面形貌上。硅层410的厚度可以为约0.5nm至约10nm，或者更大。例如，硅层410的厚度可以为约0.5nm至约1nm、约1nm至约3nm、约3nm至约5nm或者约5nm至约10nm。
在307中的硅沉积之后，可以如上所述在308中对衬底进行退火。可以将308中的处理条件选择为使金属层406与硅层410有效地反应并形成图5B中示意性示出的共形金属硅化物层412。金属硅化物层412可以包含硅化钛(例如TiSix)、硅化钼(例如MoSix)、硅化钨(WSix)、硅化钽(例如TaSix)或硅化钒(VSix)，或者其中的两种或更多种的组合。例如，第二衬底温度可以为约450℃至约700℃。根据一个实施方案，第三衬底温度(退火温度)可以为约450℃至约650℃。在退火期间处理室中的退火气体(例如Ar或N2)的气压可以为约0.1托至约5托，并且退火时间可以为约1秒至500秒。然而，可以使用其它气压和退火时间。
图6为用于在衬底上形成金属硅化物膜的方法的流程图600，图7A至图7D示出根据本发明的一个实施方案的用于在衬底上形成金属硅化物膜的工艺流程的示意性截面图。该方法包括：在602中，将衬底设置在处理室中。图7A示出根据本发明的一个实施方案的图案化衬底70的示意性截面图。图案化衬底70包含在衬底材料200中形成的沟槽202。衬底材料200和沟槽202的实例已经在上面进行了描述。
在604中，在第一衬底温度下将图案化衬底70在不存在等离子体的条件下热暴露于包含含金属前体的沉积气体。含金属前体可以包括Ti、Mo、W、Ta或V，或者其中的两种或更多种的组合。然而，本发明的一些实施方案不限于那些金属元素，而可以从元素周期表选择其它金属元素。金属前体可以包括金属卤化物(例如卤化钛、卤化钼、卤化钨、卤化钽或卤化钒，或者其中的两种或更多种的组合)。在一些实例中，沉积气体可以由金属前体气体和惰性气体(例如稀有气体)组成。非限制性实例包括：TiCl4和氩(Ar)，TaCl5和Ar，或者WCl6和Ar。
将图案化衬底70热暴露于沉积气体会以自限性过程在图案化衬底70的表面形貌(包括沟槽202的侧壁和底部)上形成共形的含金属层704。这在图7B中示意性地示出。共形的含金属层704的厚度可以为约一个单分子层的量级或更小。在一个实例中，TiCl4气体的暴露在衬底上形成吸附的TiCl4层。例如，第一衬底温度可以为约25℃至约650℃，例如约25℃至约200℃、约200℃至约450℃或者约450℃至约700℃。根据一个实施方案，第一衬底温度可以为约450℃或更小。根据另一实施方案，第一衬底温度可以为约450℃至约650℃。在气体暴露期间，处理室中的气压可以为约0.1托至约5托，并且气体暴露时间可以为约1秒至10秒。然而，可以使用其它气压和暴露时间。
在604中的暴露之后，可以用Ar或氮(N2)来净化处理室以从处理室除去沉积气体和任何反应副产物。
其后，在606中，在第二衬底温度下将包含共形的含金属层704的衬底暴露于包含稀有气体(例如Ar)或者由稀有气体(例如Ar)组成的等离子体，以形成改性的含金属层706。图7C中示意性示出改性的含金属层706。606中的等离子体暴露使含金属层704吸附的物质部分地分离。在一个实例中，等离子体暴露使吸附的TiCl4分离并在衬底上形成吸附的TiClx(x<4)物质。
例如，606中的等离子体暴露可以利用如下第二衬底温度：该第二衬底温度为约25℃至约650℃，例如约25℃至约200℃、约200℃至约450℃或者约450℃至约700℃。根据一个实施方案，第二衬底温度可以为约450℃或更小。根据另一实施方案，第二衬底温度可以为约450℃至约650℃。在等离子体暴露期间处理室中的气压可以为约0.1托至约5托，并且等离子体暴露时间可以为约10秒至500秒。然而，可以使用其它气压和等离子体暴露时间。
在606中的等离子体暴露之后，可以用Ar或氮(N2)来净化处理室以从处理室除去任何反应副产物。
其后，在608中，在第三衬底温度下将改性的含金属层706(例如吸附的TiClx(x<4)的层)在不存在等离子体的条件下暴露于还原气体。还原气体可以包含含氢的气体(例如H2)、含硅-氢的气体(例如SiH4)、含硼-氢的气体(例如B2H6)或者其组合。还原气体还可以包括惰性气体，例如稀有气体。将改性的含金属层706暴露于还原气体会使改性的含金属层706化学地还原为相应的金属(例如Ti金属)，经还原的金属随后可以与衬底材料200的Si进行反应以形成图7D中描绘的共形金属硅化物层708。因此，根据一个实施方案，第三衬底温度是足够高的以使经还原的金属与衬底材料有效地反应并形成金属硅化物。根据另一实施方案，可能需要以高于第三衬底温度的第四衬底温度进行的退火以使金属与衬底材料进行反应并形成金属硅化物。金属硅化物层708可以包含硅化钛(例如TiSix)、硅化钼(例如MoSix)、硅化钨(WSix)、硅化钽(例如TaSix)或硅化钒(VSix)，或者其中的两种或更多种的组合。
可以将608中的处理条件选择为使共形的含金属层704有效地还原并形成共形金属硅化物层206。例如，第二衬底温度可以为约200℃至约700℃，例如约200℃至约450℃或者约450℃至约700℃。根据一个实施方案，第二衬底温度可以为约450℃至约650℃。在暴露于还原气体期间处理室中的气压可以为约0.1托至约5托，并且暴露时间可以为约1秒至10秒。然而，可以使用其它气压和暴露时间。
在一个实例中，第一衬底温度、第二衬底温度和第三衬底温度可以相同或者近似相同。在另一实例中，第一衬底温度、第二衬底温度和第三衬底温度中的至少一个可以不同。根据一个实施方案，第一衬底温度二者均可以小于约450℃，并且第三衬底温度可以为约450℃至约650℃。根据一个实施方案，第一衬底温度和第三衬底温度二者均可以为约450℃至约650℃。
尽管606中的等离子体暴露可以是各向异性的，但是604中的热暴露于沉积气体和608中的暴露于还原气体二者均是各向同性的，因此产生的金属层406在图案化衬底70的表面形貌上具有高共形度。这使得能够在衬底中的简单和复杂深度特征二者上基本共形地形成金属硅化物层708。
在608中暴露于还原气体之后，可以用Ar或氮(N2)来净化处理室以从处理室除去沉积气体和任何反应副产物。
如通过进程箭头610所示意性示出的，处理步骤604至608可以重复至少一次以增加共形金属硅化物层708的厚度和导电率。共形金属硅化物层708的厚度可以例如为约0.5nm至约5nm。
当重复步骤604时，将金属硅化物层708在不存在等离子体的条件下热暴露于包含含金属前体的沉积气体。使用TiCl4作为实例，尽管将Ti金属层暴露于TiCl4会对Ti金属层进行蚀刻，但是本发明人已经意识到：将硅化钛层在604中热暴露于包含TiCl4的沉积气体并不会对硅化钛层进行蚀刻，而是使得能够在硅化钛层上形成吸附的TiCl2层。
针对形成共形金属硅化物层的方法已经描述了多个实施方案。所述方法提供了难以沉积的金属硅化物层在蚀刻在衬底中的简单和复杂的深度特征中的非常需要的共形沉积。出于说明和描述的目的，已呈现了对本发明的实施方案的前述描述。其并非意在穷举或将本发明限制为公开的精确形式。该描述和所附权利要求包括仅用于描述性目的且不应被解释为限制性的术语。例如，如本文中(包括权利要求中)使用的术语“上”并不要求在衬底“上”的膜直接在该衬底上且与该衬底直接接触；除非另外指定，否则在膜与衬底之间可以存在第二个膜或其它结构。
相关领域的技术人员可以理解，根据以上教导，许多修改方案和变化方案均是可能的。本领域中的技术人员将意识到针对图中示出的各种组分的各种等效组合以及替换。因此，其意图在于本发明的范围并不受限于该详细描述而是受限于所附权利要求。

Claims (22)

1.一种在衬底上形成金属硅化物层的方法，包括：
a)将所述衬底设置在处理室中；
b)在第一衬底温度下将所述衬底暴露于由包含金属前体的沉积气体生成的等离子体，其中等离子体暴露以自限性过程在所述衬底上形成共形的含金属层；以及
c)在第二衬底温度下将所述含金属层在不存在等离子体的条件下暴露于还原气体，其中将b)和c)交替地进行至少一次以形成所述金属硅化物层，并且其中所述沉积气体不包含所述还原气体。
2.根据权利要求1所述的方法，其中所述金属前体包含卤化钛、卤化钼、卤化钨、卤化钽或卤化钒，或者其中的两种或更多种的组合。
3.根据权利要求1所述的方法，其中所述金属硅化物层包含硅化钛、硅化钼、硅化钨、硅化钽或硅化钒，或者其中的两种或更多种的组合。
4.根据权利要求1所述的方法，其中所述金属硅化物层共形地沉积在形成在所述衬底中的深沟槽的表面上。
5.根据权利要求4所述的方法，其中所述深沟槽具有约50nm至100nm的宽度、约2000nm至5000nm的深度、以及约40:1至约100:1的深宽比。
6.根据权利要求1所述的方法，其中所述金属前体包括卤化钛，所述还原气体包括H2，所述金属硅化物层包括硅化钛。
7.根据权利要求6所述的方法，其中所述第一衬底温度和所述第二衬底温度为约450℃至约650℃。
8.一种在衬底上形成金属硅化物膜的方法，包括：
a)将所述衬底设置在处理室中；
b)在第一衬底温度下将所述衬底暴露于由包含金属前体的沉积气体生成的等离子体，其中等离子体暴露以自限性过程在所述衬底上沉积共形的含金属层；
c)在第二衬底温度下将所述含金属层在不存在等离子体的条件下暴露于还原气体，其中将b)和c)交替地进行至少一次以在所述衬底上形成金属膜，并且其中所述沉积气体不包含所述还原气体；以及
d)在第三衬底温度下对所述衬底进行退火以形成所述金属硅化物膜，其中所述第三衬底温度大于所述第二衬底温度。
9.根据权利要求8所述的方法，其中d)还包括：
在所述退火之前，在所述金属膜上沉积硅。
10.根据权利要求8所述的方法，其中所述沉积气体包括卤化钛、卤化钼、卤化钨、卤化钽或卤化钒，或者其中的两种或更多种的组合。
11.根据权利要求8所述的方法，其中所述金属硅化物膜包含硅化钛、硅化钼、硅化钨、硅化钽或硅化钒，或者其中的两种或更多种的组合。
12.根据权利要求8所述的方法，其中所述金属硅化物膜共形地沉积在形成在所述衬底中的深沟槽的表面上。
13.根据权利要求12所述的方法，其中所述深沟槽具有约50nm至100nm的宽度、约2000nm至5000nm的深度、以及约40:1至约100:1的深宽比。
14.根据权利要求8所述的方法，其中所述金属前体包括卤化钛，所述还原气体包括H2，以及所述金属硅化物层包括硅化钛。
15.根据权利要求14所述的方法，其中所述第一衬底温度和所述第二衬底温度低于约450℃。
16.一种在衬底上形成金属硅化物膜的方法，包括：
a)将衬底设置在在处理室中；
b)在第一衬底温度下将所述衬底在不存在等离子体的条件下热暴露于包含金属前体的沉积气体，其中所述热暴露以自限性过程在所述衬底上形成共形的含金属层；
c)通过暴露于包含稀有气体的等离子体在第二衬底温度下改性所述含金属层；以及
d)在第二衬底温度下将所改性的含金属层在不存在等离子体的条件下暴露于还原气体，其中将所述b)至d)依次且交替地进行至少一次以形成所述金属硅化物膜。
17.根据权利要求16所述的方法，其中所述沉积气体包括卤化钛、卤化钼、卤化钨、卤化钽或卤化钒，或者其中的两种或更多种的组合。
18.根据权利要求16所述的方法，其中所述金属硅化物膜包含硅化钛、硅化钼、硅化钨、硅化钽或硅化钒，或者其中的两种或更多种的组合。
19.根据权利要求16所述的方法，其中所述金属硅化物膜共形地沉积在形成在所述衬底中的深沟槽的表面上。
20.根据权利要求16所述的方法，其中所述深沟槽具有约50nm至100nm的宽度、约2000nm至5000nm的深度、以及约40:1至约100:1的深宽比。
21.根据权利要求16所述的方法，其中所述金属前体包括卤化钛，所述还原气体包括H2，以及所述金属硅化物层包括硅化钛。
22.根据权利要求21所述的方法，其中所述第一衬底温度和所述第二衬底温度为约450℃至约650℃。
CN201380006555.0A 2012-01-27 2013-01-25 形成共形金属硅化物膜的方法 Expired - Fee Related CN104066871B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261591843P 2012-01-27 2012-01-27
US61/591,843 2012-01-27
US13/427,343 US8785310B2 (en) 2012-01-27 2012-03-22 Method of forming conformal metal silicide films
US13/427,343 2012-03-22
PCT/US2013/023303 WO2013112941A1 (en) 2012-01-27 2013-01-25 Method of forming conformal metal silicide films

Publications (2)

Publication Number Publication Date
CN104066871A true CN104066871A (zh) 2014-09-24
CN104066871B CN104066871B (zh) 2016-09-14

Family

ID=48870580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380006555.0A Expired - Fee Related CN104066871B (zh) 2012-01-27 2013-01-25 形成共形金属硅化物膜的方法

Country Status (6)

Country Link
US (1) US8785310B2 (zh)
JP (1) JP5903504B2 (zh)
KR (1) KR101631783B1 (zh)
CN (1) CN104066871B (zh)
TW (1) TWI579975B (zh)
WO (1) WO2013112941A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336615B (zh) * 2014-07-08 2018-06-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204764B2 (en) * 2014-10-28 2019-02-12 Applied Materials, Inc. Methods for forming a metal silicide interconnection nanowire structure
US10593592B2 (en) * 2015-01-09 2020-03-17 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire
US10199230B2 (en) * 2015-05-01 2019-02-05 Applied Materials, Inc. Methods for selective deposition of metal silicides via atomic layer deposition cycles
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
KR102441431B1 (ko) 2016-06-06 2022-09-06 어플라이드 머티어리얼스, 인코포레이티드 표면을 갖는 기판을 프로세싱 챔버에 포지셔닝하는 단계를 포함하는 프로세싱 방법
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films
WO2020191068A1 (en) * 2019-03-20 2020-09-24 Tokyo Electron Limited Method of selectively forming metal silicides for semiconductor devices
KR20210040231A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 반도체 장치
CN115382743B (zh) * 2021-05-24 2023-08-22 成宏能源股份有限公司 形成具有涂层的结构的方法及具有涂层的结构
US20230115130A1 (en) * 2021-10-13 2023-04-13 Applied Materials, Inc. Methods for preparing metal silicides
US20240079241A1 (en) * 2022-09-02 2024-03-07 Applied Materials, Inc. Selective mosi deposition

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377064A (zh) * 2001-03-23 2002-10-30 三星电子株式会社 硅化钨层的形成方法
US20030123216A1 (en) * 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide
US7144806B1 (en) * 2002-10-23 2006-12-05 Novellus Systems, Inc. ALD of tantalum using a hydride reducing agent
US20070202254A1 (en) * 2001-07-25 2007-08-30 Seshadri Ganguli Process for forming cobalt-containing materials
CN101179019A (zh) * 2002-10-17 2008-05-14 三星电子株式会社 硅化钴膜形成方法和具有硅化钴膜半导体装置的制造方法
US20090212330A1 (en) * 2008-02-27 2009-08-27 Stmicroelectronics (Crolles 2) Sas Method of fabricating a buried-gate semiconductor device and corresponding integrated circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167688A (ja) * 1997-08-22 1999-03-09 Nec Corp シリサイド材料とその薄膜およびシリサイド薄膜の製造方法
JP3381774B2 (ja) 1997-12-24 2003-03-04 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
JP2001203171A (ja) * 1999-06-25 2001-07-27 Applied Materials Inc 半導体デバイスのシリサイド形成方法
US6531352B1 (en) 2000-08-31 2003-03-11 Micron Technology, Inc. Methods of forming conductive interconnects
US6858904B2 (en) 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP3574651B2 (ja) 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
KR100538806B1 (ko) 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
US7029966B2 (en) * 2003-09-18 2006-04-18 International Business Machines Corporation Process options of forming silicided metal gates for advanced CMOS devices
JP4651955B2 (ja) 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法
JP5207615B2 (ja) 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377064A (zh) * 2001-03-23 2002-10-30 三星电子株式会社 硅化钨层的形成方法
US20070202254A1 (en) * 2001-07-25 2007-08-30 Seshadri Ganguli Process for forming cobalt-containing materials
US20030123216A1 (en) * 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide
CN101179019A (zh) * 2002-10-17 2008-05-14 三星电子株式会社 硅化钴膜形成方法和具有硅化钴膜半导体装置的制造方法
US7144806B1 (en) * 2002-10-23 2006-12-05 Novellus Systems, Inc. ALD of tantalum using a hydride reducing agent
US20090212330A1 (en) * 2008-02-27 2009-08-27 Stmicroelectronics (Crolles 2) Sas Method of fabricating a buried-gate semiconductor device and corresponding integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336615B (zh) * 2014-07-08 2018-06-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Also Published As

Publication number Publication date
TW201349391A (zh) 2013-12-01
US20130196505A1 (en) 2013-08-01
KR101631783B1 (ko) 2016-06-17
JP2015510547A (ja) 2015-04-09
WO2013112941A1 (en) 2013-08-01
KR20140119776A (ko) 2014-10-10
US8785310B2 (en) 2014-07-22
CN104066871B (zh) 2016-09-14
JP5903504B2 (ja) 2016-04-13
TWI579975B (zh) 2017-04-21

Similar Documents

Publication Publication Date Title
CN104066871A (zh) 形成共形金属硅化物膜的方法
CN108004523B (zh) 通过原子层沉积在基材上形成过渡金属铌氮化物膜的方法和相关半导体装置结构
TWI587513B (zh) 包含無氟之鎢阻障層的半導體裝置及其製造方法
US10109534B2 (en) Multi-threshold voltage (Vt) workfunction metal by selective atomic layer deposition (ALD)
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US9981286B2 (en) Selective formation of metal silicides
US9330936B2 (en) Method for depositing metal layers on germanium-containing films using metal chloride precursors
TWI431723B (zh) 經接觸窗形成於源極／汲極上之自我對準矽化物
JP7194725B2 (ja) ３ｄメモリ構造における高アスペクト比孔形成へのボトムアップアプローチ
CN109427662A (zh) 制造半导体装置的方法
US7494859B2 (en) Semiconductor device having metal gate patterns and related method of manufacture
TW202108815A (zh) 用於藉由循環沉積製程將氮化鉬膜沉積於基板表面上之方法及包括氮化鉬膜之相關半導體裝置結構
US7947597B2 (en) Methods of titanium deposition
JP7362911B2 (ja) 選択的自己制限式タングステンエッチングプロセス
CN107731747B (zh) 半导体结构及其形成方法
US20180294168A1 (en) Method for anisotropic dry etching of titanium-containing films
KR100591775B1 (ko) 금속-절연막-금속형 커패시터를 구비하는 반도체 소자 및그 형성 방법
WO2023215135A1 (en) Molybdenum halides in memory applications
WO2023196505A1 (en) Silicidation process for semiconductor devices
TW202418352A (zh) 記憶體應用中的鉬鹵化物
CN116053308A (zh) 半导体结构制备方法及半导体结构
CN116314013A (zh) 互连结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160914

Termination date: 20220125