KR101631783B1 - 컨포멀한 금속 실리사이드 막들을 형성하는 방법 - Google Patents

컨포멀한 금속 실리사이드 막들을 형성하는 방법 Download PDF

Info

Publication number
KR101631783B1
KR101631783B1 KR1020147023965A KR20147023965A KR101631783B1 KR 101631783 B1 KR101631783 B1 KR 101631783B1 KR 1020147023965 A KR1020147023965 A KR 1020147023965A KR 20147023965 A KR20147023965 A KR 20147023965A KR 101631783 B1 KR101631783 B1 KR 101631783B1
Authority
KR
South Korea
Prior art keywords
substrate
metal
halide
silicide
suicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020147023965A
Other languages
English (en)
Other versions
KR20140119776A (ko
Inventor
도시오 하세가와
구니히로 다다
히데아키 야마사키
데이빗 엘 오메아라
게릿 제이 루싱크
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140119776A publication Critical patent/KR20140119776A/ko
Application granted granted Critical
Publication of KR101631783B1 publication Critical patent/KR101631783B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45538—Plasma being used continuously during the ALD cycle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

기판 상에 금속 실리사이드 층을 형성하기 위한 방법이 제공된다. 일 실시예에 따라, 이 방법은 프로세스 챔버에 기판을 제공하는 단계, 금속 전구체(metal precursor)를 포함하는 증착 가스로부터 생성된 플라즈마에 제 1 기판 온도로 상기 기판을 노출시키는 단계를 포함하며, 여기서 상기 플라즈마 노출은 자기-제한적 프로세스(self-limiting process)에서 기판 상에 컨포멀한 금속-함유 층(conformal metal-containing layer)을 형성한다. 이 방법은 또한 플라즈마 없이 환원성 가스에 제 2 기판 온도로 금속-함유층을 노출시키는 단계를 포함하고, 여기서 상기 노출시키는 단계들은 금속 실리사이드 층을 형성하기 위해 적어도 한번 교번적으로 수행되고, 상기 증착 가스는 환원성 가스를 포함하지 않는다. 이 방법은 또한 높은 종횡비들을 갖는 딥 트랜치들내의 컨포멀한 금속 실리사이드 형성을 제공한다.

Description

컨포멀한 금속 실리사이드 막들을 형성하는 방법{METHOD OF FORMING CONFORMAL METAL SILICIDE FILMS}
관련 출원들에 대한 상호참조
본 출원은 2012년 1월 27일 출원된 미국 가출원 번호 61/591,843(Ref.no.TTCA-389Pro)와 관련되며 이를 우선권으로 주장하고, 상기 가출원의 전체 내용물들은 본원에 인용에 의해 포함된다. 이 출원은 2012년 3월 22일 출원된 미국 출원 번호 13/427,343(Ref.no.TTCA-389)과 관련되며 이를 우선권으로 주장하고, 상기 출원의 전체 내용물들은 본원에 인용에 의해 포함된다.
발명의 분야
본 발명은 일반적으로 기상 증착을 이용하여 기판 상에 컨포멀한 금속 실리사이드 막들(conformal metal silicide films)을 형성하는 것에 관한 것이다. 기판은 반도체 디바이스들에서 이용되는 높은 종횡비들을 갖는 딥 트랜치들(deep trenches)을 포함할 수 있다.
반도체 산업에서, 마이크로전자 디바이스들의 최소 피처 크기들이 더 빠르고 더 낮은 전력 마이크로프로세서들 및 디지털 회로들에 대한 요구들을 충족하기 위해 딥 서브-마이크론 레짐(deep sub-micron regime)에 접근하고 있다. 예를 들어, 저 저항 내열 금속 실리사이드 층들은 동적 랜덤 액세스 메모리(DRAM) 및 강화된 DRAM(EDRAM) 제조에서 게이트 스택의 부분으로서 널리 이용된다. 저 저항 금속 실리사이드 층에 대한 다른 응용은 스택된 DRAM 셀들의 비아들에 또는 딥 트랜치-DRAM의 커패시터에 있다. 양자의 애플리케이션들은 내부 전극(플러그, 딥-트랜치-DRAM) 또는 비아(스택된 DRAM)의 직렬 저항이 역 그라운드 규칙의 제곱으로 증가한다는 사실을 경험한다. 이 효과는, 일정한 커패시턴스의 요건이 진보된 DRAM들에서 더 깊은 트랜치들(또는 각각 더 높은 스택들)을 야기하기 때문에 추가로 강화된다.
딥 트랜치-DRAM에 대한 핵심적인 요건은 높은 종횡비들을 갖는 트랜치들에서 금속 실리사이드 막들 및 층들의 양호한 스텝 커버리지(step coverage)이다. 부가적인 요건들은 금속 실리사이드 막들이 낮은 전기 저항을 가져야 하고 집적 회로들을 제조하는데 이용되는 종래의 프로세싱 온도들에서 안정되어야 한다는 것을 포함한다. 이들 막들의 컨포멀한 증착이 보통 요구되며, 이는 매우 딥 트랜치들에 대해 매우 힘들다.
본 발명의 실시예들은 기판 상에 컨포멀한 금속 실리사이드 층들, 예를 들어, 기판에 형성되는 딥 트랜치들을 형성하기 위한 방법들을 설명한다. 금속 실리사이드 층은 예를 들어, 티타늄 실리사이드, 몰리브덴 실리사이드, 텅스텐 실리사이드, 탄탈륨 실리사이드, 또는 바나듐 실리사이드 또는 이들 중 2개 이상의 혼합물을 포함할 수 있다.
일 실시예에 따라, 이 방법은 a) 프로세스 챔버에 기판을 제공하는 단계, b) 금속 전구체(metal precursor)를 포함하는 증착 가스로부터 생성된 플라즈마에 제 1 기판 온도로 기판을 노출시키는 단계로서, 상기 플라즈마 노출은 자기-제한적 프로세스(self-limiting process)에서 기판 상에 컨포멀한 금속-함유 층(conformal metal-containing layer)을 증착하는, 상기 노출시키는 단계; 및 c) 플라즈마 없이 환원성 가스에 제 2 기판 온도로 금속-함유층을 노출시키는 단계를 포함하고, 상기 b) 및 c)는 금속 실리사이드 층을 형성하기 위해 적어도 한번 교번적으로 수행되고, 상기 증착 가스는 환원성 가스를 포함하지 않는다.
다른 실시예에 따라, 방법은 a) 프로세스 챔버에 기판을 제공하는 단계; 및 b) 금속 전구체를 포함하는 증착 가스로부터 생성된 플라즈마에 제 1 기판 온도로 기판을 노출시키는 단계를 포함하며, 여기서 상기 플라즈마 노출은 자기-제한적 프로세스에서 기판 상에 컨포멀한 금속-함유층을 형성한다. 이 방법은 추가로 c) 플라즈마 없이 환원성 가스에 제 2 기판 온도로 기판을 노출시키는 단계로서, 상기 단계 b) 및 c)는 상기 기판 상에 금속 막을 형성하기 위해 적어도 한번 교번적으로 수행되고, 상기 증착 가스는 환원성 가스를 포함하지 않는 것인, 상기 노출시키는 단계; 및 d) 금속 실리사이드 막을 형성하기 위해 제 3 기판 온도로 기판을 어닐링하는 단계를 포함하고 상기 제 3 기판 온도는 제 2 기판 온도보다 높다. 이 방법은 d)에, 어닐링 이전에 금속 막 상에 실리콘을 증착하는 단계를 더 포함할 수 있다.
또 다른 실시예에 따라, 방법은 a) 프로세스 챔버에 기판을 제공하는 단계, 및 b) 플라즈마 없이 금속 전구체를 포함하는 증착 가스에 제 1 기판 온도로 상기 기판을 열적으로 노출시키는 단계를 포함하고, 여기서 상기 열적 노출은 자기-제한적 프로세스에서 상기 기판 상에 컨포멀한 금속-함유 층을 형성한다. 이 방법은 또한 c) 비활성 가스를 포함하는 플라즈마로의 노출에 의해 금속-함유층을 개질시키는 단계, 및 d) 플라즈마 없이 환원성 가스에 제 2 기판 온도로 개질된 금속-함유층을 노출시키는 단계를 포함하고, 상기 b) 내지 d)는 상기 금속 실리사이드 막을 형성하기 위해 적어도 한번 순차적으로 그리고 교번적으로 수행된다.
도 1은 본 발명의 실시예에 따라 기판 상에 금속 실리사이드 막을 형성하기 위한 방법의 흐름도이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따라 기판 상에 금속 실리사이드 막을 형성하기 위한 프로세스 흐름의 개략적 단면도들을 도시한다.
도 3은 본 발명의 다른 실시예들에 따라 기판 상에 금속 실리사이드 막을 형성하는 방법의 흐름도이다.
도 4a 내지 도 4d는 본 발명의 다른 실시예들에 따라 기판 상에 금속 실리사이드 막을 형성하기 위한 프로세스 흐름의 개략적 단면도들을 도시한다.
도 5a 내지 도 5b는 본 발명의 다른 실시예에 따라 기판 상에 금속 실리사이드 막을 형성하기 위한 프로세스 흐름의 개략적 단면도들을 도시한다.
도 6은 본 발명의 다른 실시예에 따라 기판 상에 금속 실리사이드 막을 형성하기 위한 방법의 흐름도이다.
도 7a 내지 도 7d는 본 발명의 실시예에 따라 기판 상에 금속 실리사이드 막을 형성하기 위한 프로세스 흐름의 개략적 단면도들을 도시한다.
기판 상에 컨포멀한 금속 실리사이드 층들을 형성하기 위한 방법은 몇 개의 실시예들에서 개시된다. 금속 실리사이드 층들은 예를 들어, 티타늄 실리사이드(예를 들어, TiSix), 몰리브덴 실리사이드(예를 들어, MoSix), 텅스텐 실리사이드(WSix), 탄탈륨 실리사이드(예를 들어, TaSix), 또는 바나듐 실리사이드(VSix), 또는 이들 중 2개 이상의 혼합물을 포함할 수 있다.
관련 분야의 숙련자들은 다양한 실시예들이 특정한 세부사항들 중 하나 이상 없이, 또는 다른 대체 및/또는 부가적인 방법들, 물질들 또는 컴포넌트들을 통해 실시될 수 있다는 것을 인지할 것이다. 다른 예들에서, 잘-알려진 구조들, 물질들, 또는 동작들은 본 발명의 다양한 실시예들의 양상들을 모호하게 하는 것을 방지하기 위해 상세히 도시되거나 설명되지 않을 것이다. 유사하게, 설명을 위해, 특정한 번호들, 물질들, 및 구성들은 본 발명의 완전한 이해를 제공하기 위해 제시된다. 또한, 도면들에서 도시된 다양한 실시예들은 예시적인 표현들이며 반드시 제 축적대로 그려지는 것은 아니란 것이 이해된다.
본 명세서 전체에 걸친 "일 실시예" 또는 "실시예"의 참조는 실시예와 관련하여 설명되는 특정한 피처, 구조, 물질, 또는 특성이 본 발명의 적어도 일 실시예에 포함된다는 것을 의미하지만, 이들이 각각의 실시예에 존재한다는 것을 나타내는 것은 아니다. 따라서, 본 명세서 전체에 걸친 다양한 장소들에서 "일 실시예에서" 또는 "실시예에서"란 구문들의 출현은 반드시 본 발명의 동일한 실시예를 참조하는 것은 아니다. 이 상세한 설명에서, 유사한 부분들은 몇 개의 도면들에 걸쳐서 유사한 참조 번호들에 의해 지정된다.
도 1은 본 발명의 실시예에 따라 기판 상에 금속 실리사이드 막을 형성하는 방법에 대한 흐름도(100)이다. 이 방법은, 102에서, 프로세스 챔버에 기판을 제공하는 것을 포함한다. 몇몇 실시예들에서, 기판은 그 내부에 형성된 에칭된 피처들을 포함하는 패터닝된 기판일 수 있다. 에칭된 피처들은 예를 들어, 반도체 디바이스들에서 흔히 발견되는 트랜치들, 비아들 또는 이들의 결합을 포함할 수 있다. 그러나 본 발명의 실시예들은 또한 패터닝되지 않은 평면 기판들에 성공적으로 적용될 수 있다.
도 2a 내지 도 2c를 또한 참조하면, 도 2a는 본 발명의 일 실시예에 따라 패터닝된 기판(20)의 개략적 단면도를 도시한다. 기판 물질(200)은 벌크 실리콘, 단결정 실리콘(도핑되거나 도핑되지 않음), SiC, SiGe, SiGeC, 또는 이들의 임의의 결합들을 포함할 수 있다. 일 실시예에 따라, 기판 물질(200)은 SixGe1 -x 화합물들을 포함할 수 있으며, 여기서 x는 Si의 원자분율(atomic fraction)이고, 1-x는 Ge의 원자분율이며, 0 < 1-x < 1이다. 일 예에서, 기판 물질(200)은 완화된(relaxed) Si0 .5Ge0 .5 버퍼층 상에 증착된 인장-변형(tensile-strained) SixGe1-x (x>0.5)를 포함할 수 있다. 패터닝된 기판(20)은 임의의 크기로 이루어지는데, 예를 들어, 200mm 기판, 300mm 기판, 450mm 기판, 또는 훨씬 더 큰 기판일 수 있다. 일 예에서, 패터닝된 기판(20)은 인장-변형 Si 층을 포함할 수 있다.
도 2a에서 도시된 실시예에서, 패터닝된 기판(20)은 기판 물질(200)에 형성되는 트랜치(202)를 포함한다. 트랜치(202)는 예를 들어, 약 2:1 이상, 예를 들어, 3:1, 5:1, 10:1, 15:1, 20:1, 30:1, 40:1, 50:1, 60:1, 70:1 또는 70:1 초과의 종횡비(깊이/폭)를 가질 수 있다. 몇몇 실시예들에서, 트랜치(202)는 약 20:1과 약 40:1 사이, 약 40:1과 약 60:1 사이, 약 60:1과 약 80:1 사이, 또는 약 80:1과 약 100:1 사이의 종횡비를 가질 수 있다. 트랜치(202)는 약 200nm(나노미터들) 또는 그 미만, 예를 들어, 150nm, 100nm, 65nm, 32nm, 22nm 또는 그 미만의 폭(개구)을 가질 수 있다. 몇몇 실시예들에서, 트랜치(202)는 약 200nm와 약 100nm 사이, 약 100nm와 약 80nm 사이, 약 80nm와 약 60nm 사이, 약 60nm와 약 40nm 사이 또는 약 40nm와 약 20nm 사이의 폭을 가질 수 있다. 트랜치(202)는 약 20nm와 약 5000nm 사이, 예를 들어, 약 20nm와 약 100nm 사이, 약 100nm와 약 500nm 사이, 약 500nm와 약 1000nm 사이, 또는 약 1000nm와 약 5000nm 사이의 깊이를 가질 수 있다. 그러나 본 발명의 실시예들은, 다른 종횡비들, 트랜치 폭들, 및 트랜치 깊이들이 활용될 수 있기 때문에, 이들 종횡비들, 트랜치 폭들, 및 트랜치 깊이들로 제한되지 않는다. 예를 들어, 트랜치(202)는 당업자들에게 잘 알려진 포토리소그라피 프로세스 및 건식 에칭 기법들을 이용하여 형성될 수 있다.
도 2a를 계속 참조하면, 일 예에서, 트랜치(202)는 약 50nm와 100nm 사이의 폭, 약 2000nm와 5000nm 사이의 깊이 및 약 40:1과 약 100:1 사이의 종횡비를 갖는 딥 트랜치일 수 있다. 기판 물질(200)은 예를 들어, Si(예를 들어, 단결정 Si, 폴리 Si, 또는 비정질 Si) 또는 Si-함유 물질을 포함할 수 있다.
104에서, 기판은 금속 실리사이드 막을 형성하기 위해 금속-함유 전구체를 포함하는 증착 가스로부터 생성되는 플라즈마에 제 1 기판 온도로 노출된다. 금속-함유 전구체는 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta), 또는 바나듐(V), 또는 이들 중 2개 이상의 혼합물을 포함할 수 있다. 그러나 본 발명의 몇몇 실시예들은 이들 금속 원소들로 제한되지 않으며, 다른 금속 원소들이 원소 주기율표로부터 선택될 수 있다. 금속 전구체는 금속 할로겐화물(예를 들어, 티타늄 할로겐화물, 몰리브덴 할로겐화물, 텅스텐 할로겐화물, 탄탈륨 할로겐화물, 바나듐 할로겐화물, 또는 이들 중 2개 이상의 혼합물)을 포함할 수 있다. 티타늄 할로겐화물은 TiF4, TiCl4, TiBr4, 또는 TiI4를 포함할 수 있다. 몰리브덴 할로겐화물은 MoCl4를 포함할 수 있다. 텅스텐 할로겐화물은 WCl6 또는 WF6을 포함할 수 있다. 탄탈륨 할로겐화물은 TaF5, TaBr5, TaCl5, 또는 TaI5을 포함할 수 있다. 바나듐 할로겐화물은 VCl4를 포함할 수 있다. 다른 산화 상태들의 금속 원자를 갖는 다른 금속 할로겐화물이 또한 이용될 수 있다. 몇몇 예들에서, 증착 가스는 금속 전구체 가스 및 불활성 가스(예를 들어, 비활성 가스)로 구성될 수 있다. 비-제한적인 예들은 TiCl4 및 아르곤(Ar), TaCl5 및 Ar, 또는 WCl6 및 Ar를 포함한다.
104의 플라즈마 노출은 트랜치(202)의 측벽 및 하부 상을 비롯해서, 자기-제한 프로세스(self-limiting process)에서 패터닝된 기판(20)의 지형(topography) 위에 컨포멀한 금속-함유층을 증착한다. 이는 개략적으로 도 2b에서 도시된다. 컨포멀한 금속-함유 층(204)의 두께는 약 1 모노층(monolayer) 정도 또는 그 미만일 수 있다. 플라즈마 노출은 자기-제한적이며, 금속-함유 층(204)의 증착은 패터닝된 기판(20)의 노출된 표면들이 금속-함유 층(204)의 물질로 포화되면 정지된다.
본 발명의 실시예들에 따라, 104의 플라즈마는 수소-함유 환원성 가스(예를 들어, H2)를 포함하지 않는다. 발명자들은 104의 플라즈마에서 수소-함유 환원성 가스의 부재가 패터닝된 기판(20)의 지형 위에 자기-제한적 컨포멀 증착을 가능케 하는 것을 알았다. 증착 가스가 TiCl4 가스를 포함할 때, TiCl2 분자 종들은 플라즈마에서 형성되고, 컨포멀한 금속-함유 층(204)은 패터닝된 기판(20)의 표면들 상의 흡수된 TiCl2 분자종들의 대략 1 모노층을 함유할 수 있다는 것이 고려된다. 플라즈마 노출들이 보통 지향성(이방성)일지라도, 플라즈마에서 형성되는 TiCl2 분자종들은 모든 TiCl2 흡수 사이트들이 점유될 때까지 패터닝된 기판(20)의 지형 위에서 이주할 것으로 생각된다. 따라서 104의 플라즈마 노출은 금속-함유 층(204)의 컨포멀한 증착을 발생시키고, 본 발명의 실시예들에서 설명되는 막 형성 프로세스는 기판에 에칭되는 단순 및 복잡 딥 피처들에서 증착이 어려운 금속-함유 층(hard-to-deposit metal-containing layer)들의 매우 필요한 컨포멀한 증착을 제공한다.
비교를 위해, 증착 가스가 또한 H2를 포함하는 경우, 금속-함유 층(204)은 플라즈마 자극 H2의 환원 효과들(reducing effects)로 인해, 비-자기-제한적 프로세스에서 패터닝된 기판(20)의 지형 위에 Ti 금속 층으로서 비-컨포멀하게 증착될 것이다. 비-컨포멀 금속-함유 층은 트랜치(202), 특히 트랜치(202)의 하부 근처의 측벽 상에 거의 증착됨 없이, 패터닝된 기판(20)의 수평 필드 표면 상에 가장 두껍게 될 것이다.
플라즈마 프로세싱 조건들은 패터닝된 기판(20)의 지형 위에 컨포멀한 금속-함유 층(204)을 효율적으로 형성하기 위해 선택될 수 있다. 예를 들어, 제 1 기판 온도는 약 25℃와 약 650℃ 사이, 예를 들어, 약 25℃와 약 200℃ 사이, 약 200℃와 약 450℃ 사이, 또는 약 450℃와 약 700℃ 사이일 수 있다. 일 실시예에 따라, 제 1 기판 온도는 약 450℃ 또는 그 미만일 수 있다. 다른 실시예에 따라, 제 1 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다. 플라즈마 노출 동안 프로세스 챔버의 가스 압력은 약 0.1 Torr와 약 5 Torr 사이일 수 있고, 플라즈마 노출 시간은 약 1초와 약 10초 사이일 수 있다. 그러나 다른 가스 압력들 및 플라즈마 노출 시간들이 이용될 수 있다.
104의 플라즈마 노출에 이어, 프로세스 챔버는 프로세스 챔버로부터 증착 가스 및 임의의 반응 부산물들을 제거하기 위해 Ar 또는 질소(N2)를 이용하여 세척(purge)될 수 있다.
그 후, 106에서, 컨포멀한 금속-함유 층(204)(예를 들어, 흡수된 TiCl2의 층)은 플라즈마 없이 환원성 가스에 제 2 기판 온도로 노출된다. 발명자들은 흡수된 TiCl2이, 플라즈마 자극 환원성 가스로의 노출을 요구하는 흡수된 TiCl4에 대조적으로 플라즈마 없이 환원성 가스로의 열적 노출에 의해 Ti 금속으로 환원될 수 있다는 것을 알았다. Ti 금속이 Si와 반응하는 프로세스는 원자층 증착(ALD) 프로세스에서 Ti를 연속적으로 증착할 필요 없이 컨포멀한 TiSix 층을 생성하며, 이는 지금까지 보고되지 않았다.
환원성 가스는 수소-함유 가스(예를 들어, H2), 실리콘-수소-함유 가스(예를 들어, SiH4), 붕소-수소 함유 가스(예를 들어, B2H6), 또는 이들의 결합을 포함할 수 있다. 환원성 가스는 비활성 가스와 같은 불활성 가스를 더 포함할 수 있다. 발명자들은 환원성 가스로의 컨포멀한 금속-함유 층(204)의 등방성 노출이 컨포멀한 금속-함유 층(204)을, 도 2c에 도시된 컨포멀한 금속 실리사이드 층(206)을 형성하기 위해 기판 물질(200)의 Si와 후속적으로 반응할 수 있는 대응하는 금속(예를 들어, Ti 금속)으로 화학적으로 환원시킨다는 것을 알았다. 금속 실리사이드 층(206)은 티타늄 실리사이드(예를 들어, TiSix), 몰리브덴 실리사이드(예를 들어, MoSix), 텅스텐 실리사이드(WSix), 탄탈륨 실리사이드(예를 들어, TaSix) 또는 바나듐 실리사이드(VSix), 또는 이들 중 2개 이상의 혼합물을 포함할 수 있다.
일 실시예에 따라, 제 2 기판 온도는 환원된 금속이 금속 기판 물질과 효율적으로 반응하고 금속 실리사이드 층(206)을 형성하기에 충분히 높다.
106의 프로세싱 조건들은 컨포멀한 금속-함유 층(204)을 효율적으로 환원시키고 컨포멀한 금속 실리사이드 층(206)을 형성하도록 선택될 수 있다. 예를 들어, 제 2 기판 온도는 약 200℃와 약 700℃ 사이, 예를 들어, 약 200℃와 약 450℃ 사이, 또는 약 450℃와 약 700℃ 사이일 수 있다. 일 실시예에 따라, 제 2 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다. 환원성 가스로의 노출 동안 프로세스 챔버의 가스 압력은 0.1 Torr와 약 5 Torr 사이일 수 있고, 노출 시간은 약 1초와 10초 사이일 수 있다. 다른 가스 압력들 및 노출 시간들이 이용될 수 있다.
일 예에서, 제 1 및 제 2 기판 온도는 동일하거나 대략 동일할 수 있다. 다른 예에서, 제 1 및 제 2 기판 온도들을 상이할 수 있다. 일 실시예에 따라, 제 1 기판 온도는 약 450℃ 미만일 수 있고, 제 2 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다. 일 실시예에 따라, 제 1 및 제 2 기판 온도들 둘 다는 약 450℃와 약 650℃ 사이일 수 있다.
106의 환원성 가스로의 노출에 이어, 프로세스 챔버는 프로세스 챔버로부터 환원성 가스 및 임의의 반응 부산물들을 제거하도록 Ar 또는 질소(N2)를 이용하여 세척될 수 있다.
프로세싱 단계들(104 및 106)은 컨포멀한 금속 실리사이드 층(206)의 두께 및 전도율을 증가시키기 위해 프로세스 화살표(108)에 의해 개략적으로 도시된 바와 같이 적어도 한번 반복될 수 있다. 금속 실리사이드 층(206)이 원하는 두께를 가질 때, 패터닝된 기판(20)은 추가로 반도체 디바이스를 제조하기 위해 프로세싱될 수 있다. 컨포멀한 금속 실리사이드 층(206)의 두께는 예를 들어, 약 0.5nm와 약 5nm 사이일 수 있다.
도 3은 기판 상에 금속 실리사이드 막을 형성하기 위한 방법의 흐름도(300)이며, 도 4a 내지 4d 및 도 5a 내지 도 5b는 본 발명의 실시예들에 따라 기판 상에 금속 실리사이드 막을 형성하기 위한 프로세스 흐름들의 개략적 단면도들을 도시한다. 방법은 302에서, 프로세스 챔버에 기판을 제공하는 것을 포함한다. 도 4a는 본 발명의 일 실시예에 따라 패터닝된 기판(40)의 개략적 단면도를 도시한다. 패터닝된 기판(40)은 기판 물질(200)에 형성되는 트랜치(202)를 포함한다. 기판 물질(200) 및 트랜치(202)의 예들은 위에서 설명되었다.
304에서, 패터닝된 기판(40)은 금속 실리사이드 막을 형성하기 위해 금속-함유 전구체를 포함하는 증착 가스로부터 생성되는 플라즈마에 제 1 기판 온도로 노출된다. 금속-함유 전구체는 Ti, Mo, W, Ta, 또는 V, 또는 이들 중 2개 이상의 혼합물을 포함할 수 있다. 그러나 본 발명의 몇몇 실시예들은 이들 금속 원소들로 제한되지 않고, 다른 금속 원소들은 원소의 주기율표로부터 선택될 수 있다. 금속 전구체는 금속 할로겐화물(예를 들어, 티타늄 할로겐화물, 몰리브덴 할로겐화물, 텅스텐 할로겐화물, 탄탈륨 할로겐화물, 또는 바나듐 할로겐화물, 또는 이들 중 2개 이상의 혼합물)을 포함할 수 있다. 몇몇 예들에서, 증착 가스는 금속 전구체 가스 및 불활성 가스(예를 들어, 비활성 가스)로 구성될 수 있다. 비-제한적인 예들은 TiCl4 및 아르곤(Ar), TaCl5 및 Ar, 또는 WCl6 및 Ar을 포함한다.
304의 플라즈마 노출은 트랜치(202)의 측벽 및 하부를 비롯해서, 자기-제한 프로세스에서 패터닝된 기판(40)의 지형 위에 컨포멀한 금속-함유 층(404)을 증착한다. 이는 개략적으로 도 4b에서 도시된다. 컨포멀한 금속-함유 층(404)의 두께는 약 1 모노층 정도 또는 그 미만일 수 있다. 플라즈마 노출은 자기-제한적이며, 금속-함유 층(404)의 증착은 패터닝된 기판(40)의 노출된 표면들이 금속-함유 층(404)의 물질로 포화되면 정지된다. 본 발명의 실시예들에 따라 404의 플라즈마 노출은 수소-함유 환원성 가스(예를 들어, H2)를 포함하지 않는다.
플라즈마 프로세싱 조건들은 자기-제한적 프로세스에서 패터닝된 기판(40)의 지형 위에 컨포멀한 금속-함유 층(404)을 효율적으로 형성하도록 선택될 수 있다. 예를 들어, 제 1 기판 온도는 약 25℃와 약 650℃사이, 예를 들어, 25℃와 약 200℃ 사이, 약 200℃와 약 450℃ 사이, 또는 약 450℃와 약 700℃ 사이일 수 있다. 일 실시예에 따라, 제 1 기판 온도는 약 450℃ 또는 그 미만일 수 있다 . 다른 실시예에 따라, 제 1 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다. 플라즈마 노출 동안 프로세스 챔버의 가스 압력은 약 0.1 Torr와 약 5 Torr 사이일 수 있고, 플라즈마 노출 시간은 약 1초와 약 10초 사이일 수 있다. 그러나 다른 가스 압력들 및 플라즈마 노출 시간들이 이용될 수 있다.
304의 플라즈마 노출에 이어, 프로세스 챔버는 프로세스 챔버로부터 증착 가스 및 임의의 반응 부산물들을 제거하기 위해 Ar 또는 질소(N2)를 이용하여 세척될 수 있다.
그 후, 306에서, 컨포멀 금속-함유 층(404)(예를 들어, 흡수된 TiCl2의 층)은 플라즈마 없이 환원성 가스에 제 2 기판 온도로 노출된다. 환원성 가스는 수소-함유 가스(예를 들어, H2), 실리콘-수소-함유 가스(예를 들어, SiH4), 붕소-수소 함유 가스(예를 들어, B2H6), 또는 이들의 결합을 포함할 수 있다. 환원성 가스는 비활성 가스와 같은 불활성 가스를 더 포함할 수 있다. 환원성 가스로의 컨포멀한 금속-함유 층(404)의 노출은 대응하는 금속(예를 들어, Ti 금속)을 포함하는 컨포멀한 층(406)으로 컨포멀한 금속-함유 층(404)을 화학적으로 환원시킨다. 일 실시예에 따라, 제 2 온도는 환원된 금속이 기판 물질과 효율적으로 반응하고 금속 실리사이드를 형성하기에 충분히 높지 않다.
306의 프로세싱 조건은, 금속 층이 기판 물질(200)로부터의 실리콘과 반응함 없이, 대응하는 컨포멀한 금속층(406)으로 컨포멀한 금속-함유 층(404)을 효율적으로 환원시키도록 선택될 수 있다. 예를 들어, 제 2 기판 온도는 약 200℃와 약 450℃ 사이 또는 약 450℃ 미만일 수 있다. 환원성 가스로의 노출 동안 프로세스 챔버의 가스 압력은 약 0.1Torr와 약 5Torr 사이일 수 있고, 노출 시간은 약 1초와 약 10초 사이일 수 있다. 그러나 다른 가스 압력들 및 노출 시간들이 이용될 수 있다.
일 예에서, 제 1 및 제 2 기판 온도는 동일하거나 대략 동일할 수 있다. 다른 예에서, 제 1 및 제 2 기판 온도들을 상이할 수 있다. 일 실시예에 따라, 제 1 기판 온도는 제 2 기판 온도보다 높을 수 있다. 일 실시예에 따라, 양자의 제 1 및 제 2 기판 온도는 약 450℃ 미만일 수 있다.
305의 플라즈마 노출(예를 들어, 플라즈마에서 형성되는 TiCl2의 기판 노출의 포화) 및 308의 환원성 가스(H2)로의 노출 둘 다는 모두 등방성 노출 프로세스이므로, 결과적인 금속층(406)은 트랜치(202)의 측벽 및 하부 상을 비롯해서, 패터닝된 기판(40)의 지형 위에 컨포멀하게 형성된다.
306의 환원성 가스로의 노출에 이어, 프로세스 챔버는 프로세스 챔버로부터 환원성 가스 및 임의의 반응 부산물들을 제거하기 위해 Ar 또는 질소(N2)를 이용하여 세척될 수 있다.
308에서, 기판은 제 2 기판 온도보다 높은 제 3 기판 온도로 어닐링된다. 308의 프로세싱 조건은 기판 물질(200)과 금속층(406)이 효율적으로 반응하고 도 4d에서 개략적으로 도시된 컨포멀한 금속 실리사이드 층(408)을 형성하도록 선택될 수 있다. 예를 들어, 제 2 기판 온도는 약 450℃와 약 700℃ 사이일 수 있다. 일 실시예에 따라, 제 2 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다. 어닐링 동안 프로세스 챔버에서 어닐링 가스(예를 들어, Ar 또는 N2)의 가스 압력은 약 0.1 Torr와 약 5 Torr 사이일 수 있고 어닐링 시간은 1초와 500초 사이일 수 있다. 그러나 다른 가스 압력들 및 어닐링 시간들이 이용될 수 있다.
프로세싱 단계들(304-308)은 컨포멀한 금속 실리사이드 층(408)의 두께 및 전도율을 증가시키기 위해 프로세스 화살표(310)에 의해 개략적으로 도시된 바와 같이 적어도 한번 반복될 수 있다. 컨포멀한 금속 실리사이드 층(408)의 두께는 예를 들어, 약 0.5nm와 약 5nm 사이일 수 있다.
일 실시예에 따라, 프로세스 흐름(300)은 추가로 307에서 컨포멀한 금속층(406) 상에 실리콘 층(410)을 증착하는 것을 포함한다. 이는 도 5a에서 개략적으로 도시된다. 실리콘 층(410)은 기판 물질(200)로부터 실리콘의 소비를 감소 또는 방지하고 측벽 제어를 위해 금속 실리사이드 두께를 부가할 수 있다. 이는 더 두껍거나 다른 금속 실리사이드 물질들의 이용을 가능하게 한다. 실리콘 층(410)은 임의의 종래의 증착 방법 예를 들어, 화학 기상 증착(chemical vapor deposition; CVD), 플라즈마-강화 CVD(plasma-enhanced CVD; PECVD), ALD, 또는 플라즈마-강화 ALD(plasma-enhanced ALD; PEALD)를 이용하여 증착될 수 있다. 실리콘 층(410)은 패터닝된 기판(50)의 지형 위에 컨포멀하게 증착될 수 있다. 실리콘 층(410)의 두께는 약 0.5nm와 약 10nm 사이 또는 그 초과일 수 있다. 예를 들어, 실리콘 층(410)의 두께는 약 0.5nm와 약 1nm 사이, 약 1nm와 약 3nm 사이, 약 3nm와 약 5nm 사이, 또는 약 5nm와 약 10nm 사이일 수 있다.
307의 실리콘 증착에 이어, 기판은 위에서 설명된 바와 같이, 308에서 어닐링될 수 있다. 308의 프로세싱 조건들은 금속 층(406)이 실리콘 층(410)과 효율적으로 반응하고 도 5b에서 개략적으로 도시된 컨포멀한 금속 실리사이드 층(412)을 형성하도록 선택될 수 있다. 금속 실리사이드 층(412)은 티타늄 실리사이드(예를 들어, TiSix), 몰리브덴 실리사이드(예를 들어, MoSix), 텅스텐 실리사이드(WSix), 탄탈륨 실리사이드(예를 들어, TaSix) 또는 바나듐 실리사이드(VSix), 또는 이들 중 2개 이상의 혼합물을 포함할 수 있다. 예를 들어, 제 2 기판 온도는 약 450℃와 약 700℃ 사이일 수 있다. 일 실시예에 따라, 제 3 기판 온도(어닐링 온도)는 약 450℃와 약 650℃ 사이일 수 있다. 어닐링 동안 프로세스 챔버에서 어닐링 가스(예를 들어, Ar 또는 N2)의 압력은 약 0.1Torr와 약 5Torr 사이일 수 있고 어닐링 시간은 약 1초와 500초 사이일 수 있다. 그러나 다른 가스 압력들 및 어닐링 시간들이 이용될 수 있다.
도 6은 기판 상에 금속 실리사이드 막을 형성하기 위한 방법의 흐름도(600)이고, 도 7a 내지 도 7d는 본 발명의 실시예에 따라 기판 상에 금속 실리사이드 막을 형성하기 위한 프로세스 흐름의 개략적 단면도들을 도시한다. 방법은 602에서 프로세스 챔버에 기판을 제공하는 것을 포함한다. 도 7a는 본 발명의 일 실시예에 따라 패터닝된 기판(70)의 대략적 단면도를 도시한다. 패터닝된 기판(70)은 기판 물질(200)에 형성되는 트랜치(202)를 포함한다. 기판 물질(200) 및 트랜치(202)의 예들은 위에서 설명되었다.
604에서, 패터닝된 기판(70)은 플라즈마 없이 금속-함유 전구체를 포함하는 증착 가스에 제 1 기판 온도로 열적으로 노출된다. 금속-함유 전구체는 Ti, Mo, W, Ta, 또는 V, 또는 이들 중 2개 이상의 혼합물을 포함할 수 있다. 그러나 본 발명의 몇몇 실시예들은 이들 금속 원소들로 제한되지 않고, 다른 금속 원소들이 원소의 주기율표로부터 선택될 수 있다. 금속 전구체는 금속 할로겐화물(예를 들어, 티타늄 할로겐화물, 몰리브덴 할로겐화물, 텅스텐 할로겐화물, 탄탈륨 할로겐화물, 바나듐 할로겐화물, 또는 이들 중 2개 이상의 혼합물)을 포함할 수 있다. 몇몇 예들에서, 증착 가스는 금속 전구체 가스 및 불활성 가스(예를 들어, 비활성 가스)로 구성될 수 있다. 비-제한적인 예들은 TiCl4 및 아르곤(Ar), TaCl5 및 Ar, 또는 WCl6 및 Ar을 포함한다.
증착 가스로의 패터닝된 기판(70)의 열적 노출은 트랜치(202)의 측벽 및 하부 상을 비롯해서, 자기-제한적인 프로세스에서 패터닝된 기판(70)의 지형 위에 컨포멀한 금속-함유 층(704)을 형성한다. 이는 도 7b에서 개략적으로 도시된다. 컨포멀한 금속-함유 층(704)의 두께는 대략 1 모노층 정도 또는 그 미만일 수 있다. 일 예에서, TiCl4 가스의 노출은 기판 상에 흡수된 TiCl4의 층을 형성한다. 예를 들어, 제 1 기판 온도는 약 25℃와 약 650℃ 사이, 예를 들어, 25℃와 약 200℃ 사이, 약 200℃와 약 450℃ 사이, 또는 약 450℃와 약 700℃ 사이일 수 있다. 일 실시예에 따라, 제 1 기판 온도는 약 450℃ 또는 그 미만일 수 있다 . 다른 실시예에 따라, 제 1 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다. 가스 노출 동안 프로세스 챔버의 가스 압력은 약 0.1 Torr와 약 5 Torr 사이일 수 있고, 가스 노출 시간은 약 1초와 약 10초 사이일 수 있다. 그러나 다른 가스 압력들 및 노출 시간들이 이용될 수 있다.
604의 노출에 이어, 프로세스 챔버는 프로세스 챔버로부터 증착 가스 및 임의의 반응 부산물들을 제거하기 위해 Ar 또는 질소(N2)를 이용하여 세척될 수 있다.
그 후, 606에서, 컨포멀한 금속-함유층(704)을 포함하는 기판은 개질된 금속-함유 층(706)을 형성하기 위해 비활성 가스(예를 들어, Ar)로 구성되거나 이를 포함하는 플라즈마에 제 2 기판 온도로 노출된다. 개질된 금속-함유 층(706)은 개략적으로 도 7c에서 도시된다. 606의 플라즈마 노출은 금속-함유 층(704)의 흡수된 종들을 부분적으로 분리(dissociate)한다. 일 예에서, 플라즈마 노출은 흡수된 TiCl4를 분리하고 기판 상에 흡수된 TiClx (x<4) 종들을 형성한다.
예를 들어, 606의 플라즈마 노출은 약 25℃와 약 650℃ 사이, 예를 들어, 약 25℃와 약 200℃ 사이, 약 200℃와 약 450℃ 사이, 또는 약 450℃와 약 700℃ 사이의 제 2 기판 온도를 활용할 수 있다. 일 실시예에 따라, 제 2 기판 온도는 약 450℃ 또는 그 미만일 수 있다 . 다른 실시예에 따라, 제 2 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다. 플라즈마 노출 동안 프로세스 챔버의 가스 압력은 약 0.1 Torr와 약 5 Torr 사이일 수 있고, 플라즈마 노출 시간은 약 10초와 약 500초 사이일 수 있다. 그러나 다른 가스 압력들 및 플라즈마 노출 시간들이 이용될 수 있다.
606의 플라즈마 노출에 이어, 프로세스 챔버는 프로세스 챔버로부터 임의의 반응 부산물들을 제거하기 위해 Ar 또는 질소(N2)를 이용하여 세척될 수 있다.
그 후, 608에서, 개질된 금속-함유 층(706)(예를 들어, 흡수된 TiClx (x<4)의 층)이 플라즈마 없이 환원성 가스에 제 3 기판 온도로 노출된다. 환원성 가스는 수소-함유 가스(예를 들어, H2), 실리콘-수소-함유 가스(예를 들어, SiH4), 붕소-수소 함유 가스(예를 들어, B2H6), 또는 이들의 결합을 포함할 수 있다. 환원성 가스는 비활성 가스와 같은 불활성 가스를 더 포함할 수 있다. 환원성 가스로의 개질된 금속-함유 층(706)의 노출은 도 7d에서 도시된 컨포멀한 금속 실리사이드 층(708)을 형성하기 위해, 후속적으로 기판 물질(200)의 Si와 반응할 수 있는 대응하는 금속(예를 들어, Ti 금속)으로 개질된 금속-함유 층(706)을 화학적으로 환원시킨다. 따라서 일 실시예에 따라, 제 3 온도는 환원된 금속이 기판 물질과 효율적으로 반응하고 금속 실리사이드를 형성하기에 충분히 높다. 다른 실시예에 따라, 제 3 기판 온도보다 높은 제 4 기판 온도의 어닐링은 금속이 기판 물질과 반응하고 금속 실리사이드를 형성하기 위해 필요할 수 있다. 금속 실리사이드 층(708)은 티타늄 실리사이드(예를 들어, TiSix), 몰리브덴 실리사이드(예를 들어, MoSix), 텅스텐 실리사이드(WSix), 탄탈륨 실리사이드(예를 들어, TaSix) 또는 바나듐 실리사이드(VSix), 또는 이들 중 2개 이상의 혼합물을 포함할 수 있다.
608의 프로세싱 조건들은 컨포멀한 금속-함유 층(704)을 효율적으로 환원시키고 컨포멀한 금속 실리사이드 층(206)을 형성하도록 선택될 수 있다. 예를 들어, 제 2 기판 온도는 약 200℃ 내지 약 700℃ 사이, 예를 들어, 200℃와 약 450℃ 사이, 또는 약 450℃와 약 700℃ 사이일 수 있다. 일 실시예에 따라, 제 2 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다. 환원성 가스로의 노출 동안 프로세스 챔버의 가스 압력은 약 0.1 Torr와 약 5 Torr 사이일 수 있고, 노출 시간은 약 1초와 약 10초 사이일 수 있다. 그러나 다른 가스 압력들 및 노출 시간들이 이용될 수 있다.
일 예에서, 제 1, 제 2 및 제 3 기판 온도는 동일하거나 대략 동일할 수 있다. 다른 예에서, 제 1, 제 2 및 제 3 기판 온도들 중 적어도 하나는 상이할 수 있다. 일 실시예에 따라, 양자의 제 1 기판 온도는 약 450℃ 미만일 수 있고 제 3 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다. 일 실시예에 따라, 양자의 제 1 및 제 3 기판 온도는 약 450℃와 약 650℃ 사이일 수 있다.
606의 플라즈마 노출이 이방성일지라도, 604의 증착 가스로의 열적 노출 및 608의 환원성 가스로의 노출은 둘 다 등방성이며, 이에 따라 결과적인 금속층(406)은 패터닝된 기판(70)의 지형 위에 높은 정도의 컨포멀성(conformality)을 갖는다. 이는 기판 내의 단순 및 복잡한 딥 피처들 둘 다 위에 금속 실리사이드 층(708)의 실질적으로 컨포멀한 형성을 허용한다.
608의 환원성 가스로의 노출에 이어, 프로세스 챔버는 프로세스 챔버로부터의 증착 가스 및 임의의 반응 부산물들을 제거하기 위해 Ar 또는 질소(N2)를 이용하여 세척될 수 있다.
프로세싱 단계들(604 내지 608)은 컨포멀한 금속 실리사이드 층(708)의 두께 및 전도율을 증가시키기 위해 프로세스 화살표(610)에 의해 개략적으로 도시된 바와 같이 적어도 한번 반복될 수 있다. 컨포멀한 금속 실리사이드 층(708)의 두께는 예를 들어, 약 0.5nm와 약 5nm 사이일 수 있다.
단계(604)가 반복될 때, 금속 실리사이드 층(708)은 플라즈마 없이 금속-함유 전구체를 포함하는 증착 가스에 열적으로 노출된다. 일 예로서 TiCl4를 이용하면, Ti 금속층을 TiCl4에 노출시키는 것이 Ti 금속층을 에칭하지만, 발명자들은, 604에서의 TiCl4를 포함하는 증착 가스로의 티타늄 실리사이드 층의 열적 노출이 티타늄 실리사이드 층을 에칭하는 것이 아니라 티타늄 실리사이드 층 상의 TiCl2의 흡수된 층의 형성을 허용한다는 것을 알았다.
컨포멀한 금속 실리사이드 층들을 형성하는 방법들을 위한 복수의 실시예들이 설명되었다. 방법은 기판에 에칭된 단순 및 복잡한 딥 피처들에 증차기 어려운 금속 실리사이드 층들의 매우 필요한 컨포멀한 증착을 제공한다. 본 발명의 실시예들의 위의 설명은 예시 및 설명을 위해 제시되었다. 개시된 바로 그 형태들로 본 발명을 제한하거나 총망라하는 것으로의 의도되는 것은 아니다. 이 설명 및 이어지는 청구항들은 설명 목적만을 위해 이용되는 용어들을 포함하며, 제한하는 것으로서 해석되지 않는다. 예를 들어, 본 명세서에서(청구범위를 포함함) 이용되는 바와 같이 "~ 상의" 란 용어는 기판 "상의" 막이 기판과 바로 접촉하며 바로 위에 있을 것을 요구하는 것은 아니며; 달리 특정되지 않으면 막과 기판 사이에 제 2 막 또는 다른 구조가 있을 수 있다.
관련 분야의 숙련자들은 다수의 변형들 및 변동들이 위의 교시의 견지에서 가능하다는 것을 인지할 수 있다. 당업자들은 도면들에서 도시된 다양한 컴포넌트들에 대한 다양한 등가의 결합들 및 교체들을 인지할 것이다. 그러므로 본 발명의 범위는 이 상세한 설명에 의해서가 아니라, 오히려 본 명세서에 첨부된 청구범위에 의해서 제한되도록 의도된다.

Claims (22)

  1. 기판 상에 금속 실리사이드 층을 형성하는 방법에 있어서,
    a) 프로세스 챔버에 기판을 제공하는 단계;
    b) 금속 전구체(metal precursor)를 포함하는 증착 가스로부터 생성된 플라즈마에 제 1 기판 온도로 상기 기판을 노출시키는 단계로서, 상기 플라즈마 노출은 자기-제한적 프로세스(self-limiting process)에서 상기 기판 상에 컨포멀한 금속-함유 층(conformal metal-containing layer)을 형성하는 것인, 상기 노출시키는 단계; 및
    c) 플라즈마 없이 환원성 가스에 제 2 기판 온도로 금속-함유층을 노출시키는 단계를 포함하고,
    상기 단계 b) 및 c)는 금속 실리사이드 층을 형성하기 위해 적어도 한번 교번적으로 수행되고, 상기 증착 가스는 상기 환원성 가스를 포함하지 않는 것인, 기판 상에 금속 실리사이드 층을 형성하는 방법.
  2. 제 1 항에 있어서, 상기 금속 전구체는 티타늄 할로겐화물, 몰리브덴 할로겐화물, 텅스텐 할로겐화물, 탄탈륨 할로겐화물, 또는 바나듐 할로겐화물, 또는 이들 중 2개 이상의 혼합물을 포함하는 것인, 기판 상에 금속 실리사이드 층을 형성하는 방법.
  3. 제 1 항에 있어서, 상기 금속 실리사이드 층은 티타늄 실리사이드, 몰리브덴 실리사이드, 텅스텐 실리사이드, 탄탈륨 실리사이드, 또는 바나듐 실리사이드, 또는 이들 중 2개 이상의 혼합물을 포함하는 것인, 기판 상에 금속 실리사이드 층을 형성하는 방법.
  4. 제 1 항에 있어서, 상기 금속 실리사이드 층은 상기 기판에 형성되는 딥 트랜치(deep trench)의 표면들 위에 컨포멀하게(conformally) 증착되는 것인, 기판 상에 금속 실리사이드 층을 형성하는 방법.
  5. 제 4 항에 있어서, 상기 딥 트랜치는 50nm와 100nm 사이의 폭, 2000nm와 5000nm 사이의 깊이, 및 40:1과 100:1 사이의 종횡비를 갖는 것인, 기판 상에 금속 실리사이드 층을 형성하는 방법.
  6. 제 1 항에 있어서, 상기 금속 전구체는 티타늄 할로겐화물을 포함하고, 상기 환원성 가스는 H2를 포함하고, 상기 금속 실리사이드 층은 티타늄 실리사이드를 포함하는 것인, 기판 상에 금속 실리사이드 층을 형성하는 방법.
  7. 제 6 항에 있어서, 상기 제 1 및 제 2 기판 온도는 450℃와 650℃ 사이인 것인, 기판 상에 금속 실리사이드 층을 형성하는 방법.
  8. 기판 상에 금속 실리사이드 막을 형성하는 방법에 있어서,
    a) 프로세스 챔버에 기판을 제공하는 단계;
    b) 금속 전구체(metal precursor)를 포함하는 증착 가스로부터 생성된 플라즈마에 제 1 기판 온도로 상기 기판을 노출시키는 단계로서, 상기 플라즈마 노출은 자기-제한적 프로세스(self-limiting process)에서 상기 기판 상에 컨포멀한 금속-함유 층(conformal metal-containing layer)을 증착하는 것인, 상기 노출시키는 단계;
    c) 플라즈마 없이 환원성 가스에 제 2 기판 온도로 금속-함유층을 노출시키는 단계로서, 상기 단계 b) 및 c)는 상기 기판 상에 금속 막을 형성하기 위해 적어도 한번 교번적으로 수행되고, 상기 증착 가스는 상기 환원성 가스를 포함하지 않는 것인, 상기 노출시키는 단계; 및
    d) 상기 금속 실리사이드 막을 형성하기 위해 제 3 기판 온도로 상기 기판을 어닐링하는 단계를 포함하고 상기 제 3 기판 온도는 상기 제 2 기판 온도보다 높은 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  9. 제 8 항에 있어서, 상기 단계 d)는, 상기 어닐링하는 단계 이전에 상기 금속 막 상에 실리콘을 증착하는 단계를 더 포함하는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  10. 제 8 항에 있어서, 상기 증착 가스는 티타늄 할로겐화물, 몰리브덴 할로겐화물, 텅스텐 할로겐화물, 탄탈륨 할로겐화물, 또는 바나듐 할로겐화물, 또는 이들 중 2개 이상의 혼합물을 포함하는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  11. 제 8 항에 있어서, 상기 금속 실리사이드 막은 티타늄 실리사이드, 몰리브덴 실리사이드, 텅스텐 실리사이드, 탄탈륨 실리사이드, 또는 바나듐 실리사이드, 또는 이들 중 2개 이상의 혼합물을 포함하는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  12. 제 8 항에 있어서, 상기 금속 실리사이드 막은 상기 기판에 형성되는 딥 트랜치(deep trench)의 표면들 위에 컨포멀하게(conformally) 증착되는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  13. 제 12 항에 있어서, 상기 딥 트랜치는 50nm와 100nm 사이의 폭, 2000nm와 5000nm 사이의 깊이, 및 40:1과 100:1 사이의 종횡비를 갖는 것인, 기판 상에 금속 실리사이드 층을 형성하는 방법.
  14. 제 8 항에 있어서, 상기 금속 전구체는 티타늄 할로겐화물을 포함하고, 상기 환원성 가스는 H2를 포함하고, 상기 금속 실리사이드 층은 티타늄 실리사이드를 포함하는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  15. 제 14 항에 있어서, 상기 제 1 및 제 2 기판 온도는 450℃ 미만인 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  16. 기판 상에 금속 실리사이드 막을 형성하는 방법에 있어서,
    a) 프로세스 챔버에 기판을 제공하는 단계;
    b) 플라즈마 없이 금속 전구체(metal precursor)를 포함하는 증착 가스에 제 1 기판 온도로 상기 기판을 열적으로 노출시키는 단계로서, 상기 열적 노출은 자기-제한적 프로세스(self-limiting process)에서 상기 기판 상에 컨포멀한 금속-함유 층(conformal metal-containing layer)을 형성하는 것인, 상기 노출시키는 단계;
    c) 비활성 가스(noble gas)를 포함하는 플라즈마로의 노출에 의해 제 2 기판 온도로 금속-함유층을 개질시키는 단계; 및
    d) 플라즈마 없이 환원성 가스에 제 2 기판 온도로 상기 개질된 금속-함유층을 노출시키는 단계를 포함하고, 상기 단계 b) 내지 d)는 상기 금속 실리사이드 막을 형성하기 위해 적어도 한번 순차적으로 그리고 교번적으로 수행되는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  17. 제 16 항에 있어서, 상기 증착 가스는 티타늄 할로겐화물, 몰리브덴 할로겐화물, 텅스텐 할로겐화물, 탄탈륨 할로겐화물, 또는 바나듐 할로겐화물, 또는 이들 중 2개 이상의 혼합물을 포함하는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  18. 제 16 항에 있어서, 상기 금속 실리사이드 막은 티타늄 실리사이드, 몰리브덴 실리사이드, 텅스텐 실리사이드, 탄탈륨 실리사이드, 또는 바나듐 실리사이드, 또는 이들 중 2개 이상의 혼합물을 포함하는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  19. 제 16 항에 있어서, 상기 금속 실리사이드 막은 상기 기판에 형성되는 딥 트랜치(deep trench)의 표면들 위에 컨포멀하게(conformally) 증착되는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  20. 제 19 항에 있어서, 상기 딥 트랜치는 50nm와 100nm 사이의 폭, 2000nm와 5000nm 사이의 깊이, 및 40:1과 100:1 사이의 종횡비를 갖는 것인, 기판 상에 금속 실리사이드 층을 형성하는 방법.
  21. 제 16 항에 있어서, 상기 금속 전구체는 티타늄 할로겐화물을 포함하고, 상기 환원성 가스는 H2를 포함하고, 상기 금속 실리사이드 층은 티타늄 실리사이드를 포함하는 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
  22. 제 21 항에 있어서, 상기 제 1 및 제 2 기판 온도는 450℃와 650℃ 사이인 것인, 기판 상에 금속 실리사이드 막을 형성하는 방법.
KR1020147023965A 2012-01-27 2013-01-25 컨포멀한 금속 실리사이드 막들을 형성하는 방법 Expired - Fee Related KR101631783B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261591843P 2012-01-27 2012-01-27
US61/591,843 2012-01-27
US13/427,343 2012-03-22
US13/427,343 US8785310B2 (en) 2012-01-27 2012-03-22 Method of forming conformal metal silicide films
PCT/US2013/023303 WO2013112941A1 (en) 2012-01-27 2013-01-25 Method of forming conformal metal silicide films

Publications (2)

Publication Number Publication Date
KR20140119776A KR20140119776A (ko) 2014-10-10
KR101631783B1 true KR101631783B1 (ko) 2016-06-17

Family

ID=48870580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147023965A Expired - Fee Related KR101631783B1 (ko) 2012-01-27 2013-01-25 컨포멀한 금속 실리사이드 막들을 형성하는 방법

Country Status (6)

Country Link
US (1) US8785310B2 (ko)
JP (1) JP5903504B2 (ko)
KR (1) KR101631783B1 (ko)
CN (1) CN104066871B (ko)
TW (1) TWI579975B (ko)
WO (1) WO2013112941A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336615B (zh) * 2014-07-08 2018-06-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US10204764B2 (en) * 2014-10-28 2019-02-12 Applied Materials, Inc. Methods for forming a metal silicide interconnection nanowire structure
WO2016111832A1 (en) * 2015-01-09 2016-07-14 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire
US10199230B2 (en) * 2015-05-01 2019-02-05 Applied Materials, Inc. Methods for selective deposition of metal silicides via atomic layer deposition cycles
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
KR102441431B1 (ko) * 2016-06-06 2022-09-06 어플라이드 머티어리얼스, 인코포레이티드 표면을 갖는 기판을 프로세싱 챔버에 포지셔닝하는 단계를 포함하는 프로세싱 방법
US10573522B2 (en) * 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films
TWI839906B (zh) * 2017-08-30 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 層形成方法
WO2020191068A1 (en) * 2019-03-20 2020-09-24 Tokyo Electron Limited Method of selectively forming metal silicides for semiconductor devices
KR102741067B1 (ko) 2019-10-02 2024-12-12 삼성전자주식회사 반도체 장치
CN115382743B (zh) * 2021-05-24 2023-08-22 成宏能源股份有限公司 形成具有涂层的结构的方法及具有涂层的结构
US20230115130A1 (en) * 2021-10-13 2023-04-13 Applied Materials, Inc. Methods for preparing metal silicides
CN114864490B (zh) * 2022-04-24 2025-06-27 河南师范大学 一种三维集成的滤波器制备方法及其结构
TW202417668A (zh) * 2022-09-02 2024-05-01 美商應用材料股份有限公司 選擇性mosi沉積

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203171A (ja) * 1999-06-25 2001-07-27 Applied Materials Inc 半導体デバイスのシリサイド形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167688A (ja) * 1997-08-22 1999-03-09 Nec Corp シリサイド材料とその薄膜およびシリサイド薄膜の製造方法
JP3381774B2 (ja) 1997-12-24 2003-03-04 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
US6531352B1 (en) 2000-08-31 2003-03-11 Micron Technology, Inc. Methods of forming conductive interconnects
KR100447031B1 (ko) * 2001-03-23 2004-09-07 삼성전자주식회사 텅스텐 실리사이드막의 형성방법
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US6858904B2 (en) 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US20030123216A1 (en) 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP2004140315A (ja) * 2002-10-17 2004-05-13 Samsung Electronics Co Ltd サリサイド工程を用いる半導体素子の製造方法
US7144806B1 (en) 2002-10-23 2006-12-05 Novellus Systems, Inc. ALD of tantalum using a hydride reducing agent
JP3574651B2 (ja) 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
KR100538806B1 (ko) 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
US7029966B2 (en) * 2003-09-18 2006-04-18 International Business Machines Corporation Process options of forming silicided metal gates for advanced CMOS devices
JP4651955B2 (ja) 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法
JP5207615B2 (ja) 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置
FR2928029B1 (fr) 2008-02-27 2011-04-08 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203171A (ja) * 1999-06-25 2001-07-27 Applied Materials Inc 半導体デバイスのシリサイド形成方法

Also Published As

Publication number Publication date
CN104066871B (zh) 2016-09-14
JP5903504B2 (ja) 2016-04-13
CN104066871A (zh) 2014-09-24
KR20140119776A (ko) 2014-10-10
US20130196505A1 (en) 2013-08-01
TW201349391A (zh) 2013-12-01
JP2015510547A (ja) 2015-04-09
US8785310B2 (en) 2014-07-22
WO2013112941A1 (en) 2013-08-01
TWI579975B (zh) 2017-04-21

Similar Documents

Publication Publication Date Title
KR101631783B1 (ko) 컨포멀한 금속 실리사이드 막들을 형성하는 방법
KR102746063B1 (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
CN108004523A (zh) 通过原子层沉积在基材上形成过渡金属铌氮化物膜的方法和相关半导体装置结构
US9981286B2 (en) Selective formation of metal silicides
KR20190024823A (ko) 기판의 유전체 표면 상에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
JP2022552203A (ja) コンフォーマルな窒化チタン系薄膜及びその形成方法
US20150132939A1 (en) Method for depositing metal layers on germanium-containing films using metal chloride precursors
KR20200035500A (ko) 3d 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법
JP7542939B2 (ja) 基材表面および関連する半導体デバイス構造上のギャップ特徴を充填するための方法
KR20220083730A (ko) 평활한 티타늄 나이트라이드 층 및 이를 형성시키는 방법
US7947597B2 (en) Methods of titanium deposition
TW594836B (en) Method for depositing a tungsten silicide layer
CN116053308B (zh) 半导体结构制备方法及半导体结构
TWI850444B (zh) 選擇性和自我限制性之鎢蝕刻製程
US20250167044A1 (en) Diffusion barrier including metal silicide and titanium silicon nitride
KR100591775B1 (ko) 금속-절연막-금속형 커패시터를 구비하는 반도체 소자 및그 형성 방법
TW202307249A (zh) 以氮化鈦矽為主之保形薄膜及其形成方法
EP4519908A1 (en) Molybdenum halides in memory applications
CN119731368A (zh) 保形钼沉积
CN117377792A (zh) 保形的氮化钛硅基薄膜及其形成方法
CN116471833A (zh) 半导体元件的制备方法
KR20190024841A (ko) 주기적 증착 공정에 의하여 유전체 표면 위에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20140827

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151002

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160414

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160613

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160613

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190530

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200603

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210601

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230324