CN116471833A - 半导体元件的制备方法 - Google Patents

半导体元件的制备方法 Download PDF

Info

Publication number
CN116471833A
CN116471833A CN202211710805.6A CN202211710805A CN116471833A CN 116471833 A CN116471833 A CN 116471833A CN 202211710805 A CN202211710805 A CN 202211710805A CN 116471833 A CN116471833 A CN 116471833A
Authority
CN
China
Prior art keywords
layer
word line
tungsten
nucleation
reducing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211710805.6A
Other languages
English (en)
Inventor
廖哲贤
张裕彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN116471833A publication Critical patent/CN116471833A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体元件的制备方法。该制备方法包括：提供一基底；在该基底中形成一字元线沟槽；共形地在该字元线沟槽中形成一第一绝缘层，并共形地在该第一绝缘层上形成一第一阻障层；共形地在该第一阻障层上形成一第一成核层；对该第一成核层执行一后处理，其中该后处理包括一含二硼烷还原剂和一含钨前趋物；在该第一成核层上形成一第一块状层，其中该第一成核层和该第一块状层配置成一第一导电层；以及执行一平坦化制程，将该第一绝缘层、该第一阻障层和该第一导电层分别和相应地变成一字元线绝缘层、一字元线阻障层和一字元线导电层，其中该字元线绝缘层、该字元线阻障层和该字元线导电层配置成一字元线结构。该第一成核层和该第一块状层包括钨。

Description

半导体元件的制备方法
技术领域
本申请案主张美国第17/578,679及17/578,875号专利申请案的优先权(即最早优先权日为“2022年1月19日”)，其内容以全文引用的方式并入本文中。
本公开关于一种半导体元件的制备方法，特别是关于一种包括后处理的半导体元件的制备方法。
背景技术
半导体元件用于各种电子应用，如个人电脑、移动电话、数码相机和其他电子装置。半导体元件的尺寸正在不断缩小，以满足日益增长的计算能力的需求。然而，在缩小尺寸的过程中出现各种问题，并且这种问题仍不断增加。因此，在实现提高品质、产量、性能和可靠性以及降低复杂性方面仍然存在挑战。
上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一个方面提供一种半导体元件的导电特征的制备方法，包括：提供一基底；在该基底中形成一凹槽；共形地在该凹槽中形成一第一成核层；对该第一成核层执行一后处理；以及在该第一成核层上形成一第一块状层以填充该凹槽。该第一成核层和该第一块状层配置成该导电特征。该第一成核层和该第一块状层包括钨。该后处理包括一含硼烷还原剂。
本公开的另一个方面提供一种半导体元件的制备方法，包括：提供一基底；在该基底中形成一字元线沟槽；共形地在该字元线沟槽中形成一第一绝缘层，并共形地在该第一绝缘层上形成一第一阻障层；共形地在该第一阻障层上形成一第一成核层；对该第一成核层执行一后处理，其中该后处理包括一含二硼烷还原剂。在该第一成核层上形成一第一块状层，其中该第一成核层和该第一块状层配置成一第一导电层；以及执行一平坦化制程，将该第一绝缘层、该第一阻障层和该第一导电层分别和相应地变成一字元线绝缘层、一字元线阻障层和一字元线导电层，其中该字元线绝缘层、该字元线阻障层和该字元线导电层配置成一字元线结构。该第一成核层和该第一块状层包括钨。
本公开的另一个方面提供一种半导体元件的制备方法，包括：提供一基底；在该基底中形成一字元线沟槽；共形地在该字元线沟槽中形成一第一绝缘层，并共形地在该第一绝缘层上形成一第一阻障层；共形地在该第一阻障层上形成一第一成核层；对该第一成核层执行一后处理，其中该后处理包括一含二硼烷还原剂和一含钨前趋物；在该第一成核层上形成一第一块状层，其中该第一成核层和该第一块状层配置成一第一导电层；以及执行一平坦化制程，将该第一绝缘层、该第一阻障层和该第一导电层分别和相应地变成一字元线绝缘层、一字元线阻障层和一字元线导电层，其中该字元线绝缘层、该字元线阻障层和该字元线导电层配置成一字元线结构。该第一成核层和该第一块状层包括钨。
由于本公开的半导体元件制备方法的设计，字元线导电层可以借由对字元线导电层的成核部分采用后处理，使钨具有更大的晶粒尺寸和更好的电阻率。此外，借由使用由无定形硅化钨形成的字元线间隔层，可以改善字元线导电层的电阻率，以避免字元线阻障层的不良柱状晶粒结构效应。
上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号是指相同的元件。
图1是流程图，例示本公开一个实施例的半导体元件的制备方法。
图2是俯视示意图，例示本公开一个实施例的半导体元件的部分制备流程。
图3是横截面示意图，例示本公开一个实施例的半导体元件1A沿图2中A-A'线拍摄的部分制备流程。
图4是俯视示意图，例示本公开一个实施例的半导体元件的部分制备流程
图5至图8是横截面示意图，例示本公开一个实施例的半导体元件沿图4中A-A'线拍摄的部分制备流程。
图9是图表，例示本公开一个实施例的还原剂脉冲和后处理的间隔时间。
图10是图表，例示本公开另一个实施例的还原剂脉冲和后处理的间隔时间。
图11和图12是横截面示意图，例示本公开一个实施例的半导体元件沿图4中A-A'线拍摄的部分制备流程。
图13是俯视示意图，例示本公开一个实施例的半导体元件的部分制备流程
图14是横截面示意图，例示本公开一个实施例的半导体元件沿图13中A-A'线拍摄的部分制备流程。
图15是俯视示意图，例示本公开一个实施例的半导体元件的部分制备流程
图16是横截面示意图，例示本公开一个实施例的半导体元件沿图15中A-A'线拍摄的部分制备流程。
图17至图19是横截面示意图，例示本公开另一个实施例的半导体元件的制备流程。
其中，附图标记说明如下：
1A：半导体元件
1B：半导体元件
10：制备方法
101：基底
103：隔离层
105：杂质区域
200：字元线结构
210：字元线绝缘层
220：字元线隔离层
230：字元线导电层
231：成核部分
233：块状部分
240：字元线封盖层
250：字元线间隔层
251：成核部分
253：块状部分
310：第一绝缘层
320：第一阻障层
330：第一导电层
331：第一成核层
333：第一块状层
350：第二导电层
351：第二成核层
353：第二块状层
501：字元线沟槽
AA：主动区
A-A'：线
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
T1：厚度
X：方向
Y：方向
Z：方向
具体实施方式
下面的公开内容提供许多不同的实施例，或实例，用于实现所提供主题的不同特征。为了简化本公开内容，下面描述元件和安排的具体例子。当然，这些只是例子，并不旨在具限制性。例如，在接下来的描述中，第一特征在第二特征上的形成可以包括第一和第二特征直接接触的实施例，也可以包括在第一和第二特征之间形成附加特征的实施例，这样第一和第二特征可以不直接接触。此外，本公开内容可能会在各实施例中重复参考数字和/或字母。这种重复是为了简单明了，其本身并不决定所讨论的各种实施例和/或配置之间的关系。
此外，空间相对用语，如"下"、"下面"、"下方"、"上"、"上方"等，为了便于描述，在此可用于描述一个元素或特征与图中所示的另一个(些)元素或特征的关系。空间上的相对用语旨在包括元件在使用或操作中的不同方向，以及图中描述的方向。该元件可以有其他方向(旋转90度或其他方向)，这里使用的空间相对描述词也同样可以相应地解释。
除非上下文另有说明，本文在提到方向、布局、位置、形状、大小、数量或其他措施时，使用的用语如”相同"、"相等"、"平面"或"共面"，不一定是指完全相同的方向、布局、位置、形状、大小、数量或其他措施，而是指在可能发生的、例如由于制造过程而发生的可接受的变化范围内，包括几乎相同的方向、布局、位置、形状、大小、数量或其他措施。用语"实质上"在这里可以用来反映这一含义。例如，被描述为"实质上相同"、"实质上相等"或"实质上平面"的项目可以是完全相同、相等或平面的，也可以是相同、相等或平面的，在可接受的变化范围内，例如由于制造过程而可能发生的变化。
在本公开内容中，半导体元件一般是指利用半导体特性而能发挥作用的元件，光电元件、发光显示元件、半导体电路和电子元件都包括在半导体元件的范畴内。
应该指出的是，在本公开的描述中，上方(或之上)对应于方向Z的箭头方向，下方(或之下)对应于方向Z的箭头的相反方向。
应该注意的是，用语"以形成"、"被形成"和"形成"可以是指并包括创建、构建、图案化、植入或沉积元素、掺杂剂或材料的任何方法。形成方法的例子可包括但不限于原子层沉积、化学气相沉积、物理气相沉积、溅镀、共溅镀、旋涂、扩散、沉积、生长、植入、微影、干蚀刻和湿蚀刻。
应该注意的是，在本公开内容的描述中，这里指出的功能或步骤可能以不同于图中指出的顺序发生。例如，连续显示的两个数位事实上可能实质上上是同时执行的，或者有时可能以相反的循序执行，这取决于所涉及的功能或步骤。
图1是流程图，例示本公开一个实施例的半导体元件1A的制备方法10。图2是俯视示意图，例示本公开一个实施例的半导体元件1A的部分制备流程。图3是横截面示意图，例示本公开一个实施例的半导体元件1A沿图2中A-A'线拍摄的部分制备流程。
参照图1至图3，在步骤S11，可以提供基底101，可以在基底101中形成隔离层103以定义主动区AA。
参照图2和图3，基底101可以包括一含硅材料。基底101的含硅材料的适用例示可以包括但不限于硅、硅锗、碳掺杂硅锗、碳化硅锗、碳掺杂硅、碳化硅及其多层。尽管硅是晶圆制备中主要使用的半导体材料，但在一些实施例中，可以采用替代的半导体材料作为附加层，例如，但不限于锗、砷化镓、氮化镓、硅锗、碲化镉、硒化锌、锗锡等。
可以执行一系列的沉积制程，以在基底101上沉积垫氧化物层(未示出)和垫氮化层(未示出)。可以执行微影制程，借由在垫氮化物层上形成遮罩层(未示出)来定义隔离层103的位置。在微影制程之后，可以执行蚀刻制程，例如非等向性的干蚀刻制程，以形成沿着垫氮化物层和垫氧化物层穿透并延伸到基底101的沟槽(未示出)。一种绝缘材料可以被沉积到沟槽中。随后可以执行平坦化制程，如化学机械研磨，以去除多余的填充材料，直到基底101的顶部表面曝露，因此形成隔离层103。隔离层103的顶面和基底101的顶面可以实质上共面。绝缘材料可以是，例如，氧化硅、氮化硅、氮氧化硅(silicon oxynitride)、氧氮化硅(silicon nitride oxide)或掺氟的硅酸盐。
应该指出的是，在本公开的描述中，氮氧化硅是指含有硅、氮和氧的物质，其中氧的比例大于氮的比例。氧氮化硅是指含有硅、氧和氮的物质，其中氮的比例大于氧的比例。
参照图2和图3，被隔离层103包围的基底101的部分可称为主动区AA。在一些实施例中，主动区AA可以在俯视视角下沿X方向延伸。在一些实施例中，主动区AA可以在俯视视角中沿Y方向延伸(未显示)。在一些实施例中，活动区域AA可以沿着与X方向和Y方向各自倾斜的方向延伸(未显示)。
应该注意的是，主动区AA可以包括基底101的一部分和基底101该部分之上的空间。将元件描述为配置在主动区AA上是指该元件配置在基底101该部分的顶面。将元件描述为配置在主动区AA中是指元件配置在基底101该部分中；但是，元件的顶面可以与基底101该部分的顶面齐平。将元件描述为配置在主动区AA之上是指该元件配置在基底101该部分的顶面之上。
图4是俯视示意图，例示本公开一个实施例的半导体元件1A的部分制备流程。图5至图8是横截面示意图，例示本公开一个实施例的半导体元件1A沿图4中A-A'线拍摄的部分制备流程
参照图1、图4和图5，在步骤S13，可以在基底101中形成多个字元线沟槽501。
参照图4和图5，多个字元线沟槽501可以在基底101和隔离层103中形成。多个字元线沟槽501可以借由使用在基底101和隔离层103上形成的遮罩图案(为清晰起见未示出)作为蚀刻遮罩的蚀刻制程形成。在一些实施例中，多个字元线沟槽501可以具有沿Y方向延伸并穿越主动区AA的线条形状。例如，活动区域AA可以与两个字元线沟槽501相交。活动区域AA可以被两个字元线沟槽501分成三个部分。在一些实施例中，字元线沟槽501的长宽比可以是至少10：1、至少15：1、至少20：1、至少25：1或至少30：1。
参照图1、图6和图7，在步骤S15，第一绝缘层310可以共形地形成在多个字元线沟槽501中，并且第一阻障层320可以共形地形成在第一绝缘层310上。
参照图6，在一些实施例中，第一绝缘层310可以借由热氧化制程形成。例如，第一绝缘层310可以借由氧化字元线沟槽501的表面而形成。在一些实施例中，第一绝缘层310可以借由沉积制程形成，例如化学气相沉积或原子层沉积。第一绝缘层310可以包括高K(介常数)材料、氧化物、氮化物、氮氧化物或其组合。在一些实施例中，在沉积一衬垫多晶硅层之后，第一绝缘层310可以借由自由基氧化衬垫多晶硅层而形成。在一些实施例中，在形成衬垫氮化硅层之后，第一绝缘层310可以借由自由基氧化衬垫氮化硅层而形成。
在一些实施例中，高K材料可以包括含铪材料。该含铪材料可以是，例如，氧化铪、氧化硅铪、氮氧化硅铪，或其组合。在一些实施例中，高k材料可以是，例如，氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化铝或其组合。其他高K材料可以选择性地用于高K材料。
参照图7，第一阻障层320可以共形地形成在第一绝缘层310上和字元线沟槽501中。在一些实施例中，第一阻障层320可以借由例如原子层沉积形成。第一阻障层320可以防止第一导电层330中的金属离子(将在后面说明)扩散到基底101中，并可以改善第一绝缘层310和第一导电层330之间的粘合力。在一些实施例中，第一阻障层320可以由例如氮化钛形成。第一阻障层320可以包括柱状晶粒结构。
图9是图表，例示本公开一个实施例的还原剂脉冲和后处理的间隔时间。图10是图表，例示本公开另一个实施例的还原剂脉冲和后处理的间隔时间。纵轴代表气体流速，横轴代表时间。图11和图12是横截面示意图，例示本公开一个实施例的半导体元件1A沿图4中A-A'线拍摄的部分制备流程。
参照图1和图8至图11，在步骤S17，可以共形地在第一阻障层320上形成第一成核层331，对第一成核层331执行后处理，并在第一成核层331上形成第一块状层333，其中第一成核层331和第一块状层333共同配置成第一导电层330。
参照图8，第一成核层331和第一块状层333可以包括钨。钨在动态随机存取存储器类型的集成电路元件的栅极和字元线及位元线中可能特别有用，因为它在随后的高温制程中具有热稳定性，制程温度可能达到900℃或以上。此外，钨是一种高折射率的材料，具有良好的抗氧化性，而且电阻率也较低。
在一些实施例中，第一成核层331可以是薄的共形层，用以促进随后在其上形成块状材料(即第一块状层333)。与底层的第一阻障层320的共形可能是支撑高品质沉积的关键。在一些实施例中，第一成核层331可以借由脉冲成核层方法形成。
在脉冲成核层方法中，反应物(例如，还原剂或前趋物)的脉冲可以按顺序注入并从反应腔室中吹驱(purge)，通常借由反应物之间吹驱气体脉冲。第一个反应物可以被吸附在基底上(例如，第一阻障层320)，可与下一个反应物进行反应。制程以循环方式重复，直到达到所需厚度。应该注意的是，脉冲成核层方法通常可以借由其较高的操作压力范围(大于1托)和较高的每个循环生长速度(大于每个循环1个单层膜的生长)来区别于原子层沉积。脉冲成核层方法期间的腔室压力可以从约1托到约400托。
在一些实施例中，形成第一成核层331的反应物可以是，例如，含硅还原剂和含钨前趋物。第一阻障层320最初可曝露于含硅的还原剂，然后曝露于含钨的前趋物，以形成第一成核层331。对含硅还原剂和含钨前趋物的曝露可定义为一个循环，并可重复进行，直到达到第一成核层331的所需厚度。
经发现硅烷和相关化合物能很好地吸附在金属氮化物表面，如在一些集成电路应用中作为阻障层材料的氮化钛和氮化钨。任何合适的硅烷或硅烷衍生物都可作为含硅还原剂，包括硅烷的有机衍生物。一般认知，硅烷以自我限制的方式吸附在基底表面，在名义上形成硅烷物种的单层。因此，吸附物种的数量在很大程度上与硅烷的用量无关。
在一些实施例中，曝露于含硅还原剂期间的基底温度可在约200℃和约475℃之间、约300℃和约400℃之间、或约300℃。在一些实施例中，曝露于含硅还原剂期间的腔室压力可在约1托和约350托之间，或固定在40托左右。曝露时间(或脉冲时间)可部分取决于剂量和腔室条件而变化。在一些实施例中，第一阻障层320被曝露，直到表面被至少一个饱和的硅烷物种充分而均匀地覆盖。在一些实施例中，可以单独提供含硅的还原剂。在一些实施例中，可将含硅还原剂与载气，如氩气或氩氢混合物一起提供。
在一些实施例中，一旦第一阻障层320被硅烷物种充分覆盖，含硅还原剂的流动就可以停止。可以执行吹驱制程以清除第一阻障层320表面附近的残留气体反应物。吹驱制程可以用载气执行，如氩气、氢气、氮气或氦气。
在一些实施例中，含钨前趋物可包括六氟化钨、六氯化钨或六羰基钨。在一些实施例中，含钨前趋物可以包括不含氟的有机金属化合物，如MDNOW(甲基环戊二烯-二羰基亚硝酰钨)和EDNOW(乙基环戊二烯-二羰基亚硝酰钨)。在一些实施例中，含钨前趋物可以在稀释气体中提供，伴随着例如氩气、氮气、氢气或其组合的气体。
在一些实施例中，曝露于含钨前趋物期间的基底温度可在约200℃和约475℃之间、约300℃和约400℃之间、或约300℃。在一些实施例中，曝露于含钨前趋物期间的腔室压力可在约1托和约350托之间。含钨前趋物的剂量和基底曝露时间(或脉冲时间)将根据许多因素而变化。通常，可以执行曝露直到吸附的硅烷物种借由与含钨前趋物的反应而被充分消耗，以产生第一成核层331。此后，含钨前趋物的流动可以停止，用载气如氩气、氢气、氮气或氦气执行吹驱制程。
另外，在一些实施例中，形成第一成核层331的反应物可以是，例如，含硼烷还原剂和含钨前趋物。第一阻障层320可以首先曝露于含硼烷还原剂，然后曝露于含钨前趋物，以形成第一成核层331。对含硼烷还原剂和含钨前趋物的曝露可定义为一个循环，并可重复进行，直到达到第一成核层331的所需厚度。
在一些实施例中，含硼烷还原剂可以是，例如，硼烷、二硼烷、三硼烷或含氢的卤化硼(例如，BF3,BCl3)。含钨前趋物可以是与上述含钨前趋物相似的材料，其描述在此不再重复。在一些实施例中，含硼烷还原剂可以在稀释气体中提供，伴随氩气、氮气、氢气、硅烷或其组合等气体。例如，二硼烷可由一稀释源提供(例如，5％的二硼烷和95％的氮气)。在一些实施例中，曝露于含硼烷还原剂期间的基底温度可在约200℃和约475℃之间、约300℃和约400℃之间、或约300℃。在一些实施例中，曝露于含硼烷还原剂期间的腔室压力可在约1托和约350托之间。在一些实施例中，一旦含硼烷还原剂沉积到足够的厚度，含硼烷还原剂的流动就可以停止。可以用载气如氩气、氢气、氮气或氦气进行吹驱。
在接触到含硼烷还原剂后，中间的半导体元件可以再接触到含钨的前驱体。该制程与曝露于含硅还原剂后曝露于含钨前趋物的制程类似，在此不再重复描述。
在一些实施例中，在形成第一成核层331之前，可利用接触含硼烷还原剂和含钨前趋物对第一阻障层320执行预处理。预处理可以包括二硼烷。
在一些实施例中，例示性资料表明，基于二硼烷的第一成核层331可以在形成第一成核层331的初始阶段产生具有更大晶粒尺寸的钨。相反，基于硅烷的第一成核层331在形成第一成核层331的初始阶段可能会产生晶粒尺寸较小的钨。也就是说，沉积在基于硅烷的第一成核层331上的第一块状层333可能有较少或没有缺陷，如缝隙和空隙。
或者，第一成核层331可以依次曝露在含硅还原剂、含钨前趋物、含硼烷还原剂和含钨前趋物中形成。曝露的四个步骤可定义为一个循环。整个四步的循环可以重复进行，以形成具有所需厚度的第一成核层331。在该制程的一个变化中，循环的前两个步骤(依次曝露于含硅还原剂和含钨前趋物)可以在与含硼烷还原剂接触之前重复一个或多个时间。在另一种变化中，循环的最后两个步骤(依次曝露于含硼烷还原剂和含钨前趋物)可以在前两个步骤完成后重复一次或多次。
另外，在一些实施例中，形成第一成核层331的反应物可以是，例如，含锗还原剂和含钨前趋物。第一阻障层320可以首先曝露于含锗还原剂，然后曝露于含钨前趋物，以形成第一成核层331。在一些实施例中，含锗还原剂可以是锗，如GenHn+4、GenHn+6、GenHn+8和GenHm，其中n是1至10的整数，且n是与m不同的整数。也可以使用其他含锗化合物，例如，烷基锗、烷基锗、氨基锗、碳锗和卤代锗。含钨前趋物可以是与上述含钨前趋物相似的材料，其描述在此不再重复。
形成第一成核层331的例示性制程可以说明如下。
首先，图7所示的中间半导体元件可以曝露在氢气环境中的含锗还原剂的脉冲下，以在第一阻障层320上形成锗层。在一些实施例中，氢气与含锗还原剂的比例可以是约10：1、约50：1、约70：1、或约100：1。氢气的存在可以减少每个循环沉积的厚度，以及减少沉积的第一块状层333的电阻率。
在一些实施例中，可以使用一种或多种额外的还原剂的脉冲，如含硼或含硅的还原剂的脉冲。额外的还原剂可以按顺序或与含锗还原剂同时进行脉冲。在一些实施例中，脉冲之间的间隔时间停顿可在0.5秒和5秒之间。在一些实施例中，含锗还原剂的脉冲可以是可选的，可以只使用含硼或含硅还原剂的脉冲。
在一些实施例中，脉冲的持续时间(或脉冲时间)可在约0.25秒和约30秒之间、约0.25秒和约5秒之间、或约0.5秒和约3秒之间。该脉冲可足以使第一阻障层320的表面饱和或过饱和。在一些实施例中，可以使用载气，如氩气、氦气或氮气。在一些实施例中，可以执行可选的吹驱制程，以吹驱仍处于气相中的、没有吸附在第一阻障层320表面的过量的含锗还原剂。吹驱制程可以借由在固定压力下流动一惰性气体来进行，因此降低腔室的压力，并在开始另一次气体曝露之前对腔室重新加压。
接下来，中间的半导体元件可以曝露在含钨前趋物的脉冲中。含钨前趋物与沉积的锗层反应，形成元素钨。在一些实施例中，脉冲的持续时间(或脉冲时间)可在约0.25秒和约30秒之间、约0.25秒和约5秒之间、或约0.5秒和约3秒之间。该脉冲可足以与第一阻障层320表面上锗吸附在该表面上的反应性位点发生反应。在一些实施例中，脉冲之间的间隔时间停顿可在约0.5秒约5秒之间。
在一些实施例中，可以使用载气，如氩气、氦气或氮气。在一些实施例中，对含钨前趋物的曝露可以在氢气环境中执行。在一些实施例中，可以执行一个可选的吹驱制程，以吹驱仍处于气相中的、未与吸附在第一阻障层320表面的锗反应的多余的含钨前趋物。吹驱制程可以借由在固定压力下流动一惰性气体来进行，因此降低腔室的压力，并在开始另一次气体曝露之前重新加压腔室。
最后，可以重复曝露于含锗还原剂和含钨前趋物的脉冲，直到在第一阻障层320的表面沉积出所需厚度的第一成核层331。对含锗还原剂和含钨前趋物的脉冲的每次重复曝露可称为一个循环。
在一些实施例中，接触含锗还原剂和含钨前趋物的脉冲的顺序可以颠倒，如含钨前趋物首先被脉冲。
参照图9，在一些实施例中，在形成第一成核层331之后，可以对第一成核层331执行后处理。在后处理期间，在第一成核层331上形成第一块状层333之前，第一成核层331可以接触到一个或多个还原剂脉冲。曝露在还原剂脉冲下可以提高包括第一成核层331和第一块状层333的整体结构的电阻率。
参照图9，第一成核层331可以曝露在多个还原剂脉冲中，脉冲之间有间隔时间。在间隔时间内，没有还原剂流向第一成核层331。在一些实施例中，还原剂可以是二硼烷，尽管可以使用其他还原剂。在一些实施例中，脉冲期间还原剂的流速在约100标准立方厘米/分钟(sccm)和500sccm之间。在一些实施例中，每个还原剂脉冲的脉冲时间(或脉冲持续时间)可在约0.5秒和约5秒之间，或约1秒和2秒之间。在一些实施例中，还原剂脉冲的数量可在2和8之间。在一些实施例中，后处理的制程压力可在约2托和约100托之间，或约20托和约40托之间。
在一些实施例中，还原剂可以在稀释气体中提供，伴随氩气、氮气、氢气、硅烷或其组合等气体。例如，二硼烷可以从一稀释源中提供(例如，5％的二硼烷和95％的氮气)。在一些实施例中，在还原剂脉冲和后处理的间隔时间内，惰性气体/氢气混合物可以连续流向第一成核层331。在一些实施例中，惰性气体可以是氩气。相反，在后处理的间隔时间内，除了连续流动的惰性气体/氢气混合物或其他背景气体外，没有其他气体流向后处理，即在还原剂脉冲的间隔时间内没有间隔的脉冲操作。
在一些实施例中，图8所示的中间半导体元件可被预热到约375℃和约415℃之间，或约395℃，以便在后处理之前稳定下来。在一些实施例中，后处理后的中间半导体元件可被加热到约375℃和约415℃之间，或约395℃。曝露后处理前的预热制程和后处理后的热处理可增强薄膜的附着力，并改善薄层电阻的不均匀性百分比。
在一些实施例中，第一成核层331可在后处理后曝露于另外的含钨前趋物，以在第一成核层331上沉积第一块状层333之前形成第一成核层331的另外一部分。可以使用任何合适的含钨前趋物。例如，含钨前趋物可包括六氟化钨、六氯化钨或六羰基钨。含钨前趋物可以在伴随氩气、氮气、氢气或其组合等气体的稀释气体中提供。
参照图10，另外，在一些实施例中，第一成核层331可以交替曝露在多个还原剂脉冲中，脉冲之间有间隔时间。在间隔时间内，没有还原剂流向第一成核层331。在一些实施例中，还原剂如二硼烷和含钨前趋物可以交替地流向(或引入)第一成核层331。
在一些实施例中，二硼烷的流速可在约100sccm和约500sccm之间，或约300sccm。在一些实施例中，含钨前趋物可以包括，例如，六氟化钨、六氯化钨或六羰基钨。含钨前趋物的流速可以在约100sccm和约500sccm之间，或者约100sccm。在一些实施例中，脉冲时间(或脉冲持续时间)可在约0.5秒和5秒之间，或约1秒和2秒之间。在一些实施例中，每个脉冲之间的间隔时间可在约2秒和约5秒之间。在一些实施例中，脉冲的数量可以在2和8之间。在一些实施例中，腔室压力可在约2托和约100托之间，或约20托和约40托之间。
在一些实施例中，脉冲时间应足够短，以确保没有或实质上没有钨沉积。在一些实施例中，在后处理期间施加到第一成核层331的含钨前趋物的量可以少于在形成第一成核层331期间施加到第一阻障层320的含钨前趋物的量。在一些实施例中，在后处理期间施加到第一成核层331的含钨前趋物的脉冲时间可以小于在形成第一成核层331期间施加到第一阻障层320的含钨前趋物的脉冲时间。
在特定实施例中，还原剂和含钨前趋物的脉冲可以短至少于1秒。在一个例子中，二硼烷(B2H6)可被脉冲1秒，之后1秒的吹驱，接着1秒的六氟化钨(WF6)脉冲，然后2.5秒的吹驱。然后将这个循环重复四次。
不受特定理论的限制，相信在二硼烷脉冲之间引入六氟化钨脉冲可能有助于从第一成核层331的表面清除未反应的二硼烷，否则它将促进微剥落的发生。
在一些实施例中，可执行后处理约10秒和约50秒之间，或约10秒和约30秒之间。较长的后处理时间(或持续时间)可能会诱发二硼烷的分解，这对沉积的第一块状层333的电阻率有不利影响。
参照图11，第一块状层333可以形成在第一成核层331上，并完全填充字元线沟槽501。第一块状层333和第一成核层331共同配置成第一导电层330。第一块状层333可以借由例如物理气相沉积、原子层沉积、分子层沉积、化学气相沉积、原位(in-situ)自由基辅助沉积、金属有机化学气相沉积、分子束外延、溅镀、电镀、蒸镀、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积，或其任何组合形成。
例如，使用化学气相沉积法沉积第一块状层333可包括将含钨前趋物和共反应剂(例如还原剂)流向(或引入)包括第一成核层331的中间半导体元件。例示的制程压力可在约10托和约500托之间。例示的基底温度可在约250℃和约495℃之间。含钨的前趋物可以是，例如，六氟化钨，氯化钨，或六羰基钨。还原剂可以是，例如，氢气、硅烷、二硅烷、肼、二硼烷或锗烷。
在一些实施例中，第一块状层333的钨的晶粒尺寸可以大于30纳米、大于50纳米、大于70纳米、大于80纳米、大于85纳米、或大于87纳米。在一些实施例中，第一块状层333可以包括α相钨。
借由对第一成核层331采用后处理，沉积的第一导电层330可以具有更大的晶粒尺寸和更好的电阻率的钨。
应当指出，上述在字元线沟槽501中形成第一导电层330和对第一成核层331执行后处理的程序仅用于说明目的。要形成和处理的物件(例如，具有字元线沟槽501的基底101)不受限制。例如，待形成和处理的物件可以是一块状半导块状、一块状介电质层、一阻障层或一薄绝缘膜。待形成和处理的物件可以包括也可以不包括一凹槽。凹槽可以是指具有凹入轮廓的结构。凹入轮廓可以有一个狭窄的底部(也称为封闭端或内部)，朝向一个宽大的开口。凹槽可与沟、槽、开口、通孔或任何表示在要形成的物体中向内形成的空间的适用用语互换使用。第一导电层330更可经处理以形成例如闸电极、字元线、位元线、接触点、金属线、通孔或半导体元件中其他适用的导电元件。
在一些实施例中，在形成第一导电层330之前，可以共形地在凹槽中形成一底层。该底层可以是一阻障层或一粘附层。底层的非限制性例示包括介电质层和导电层，例如，硅氧化物、硅氮化物、硅碳化物、金属氧化物、金属氮化物、金属碳化物和金属层。在一些实施例中，底层可以是氮化钛、金属钛、氮化钨、铝化钛、氧化钛，或其组合。
图13是俯视示意图，例示本公开一个实施例的半导体元件1A的部分制备流程。图14是横截面示意图，例示本公开的一个实施例的半导体元件1A沿图13中A-A'线拍摄的部分制备流程。
参照图1和图12至图14，在步骤S19，可借由对第一绝缘层310、第一阻障层320和第一导电层执行平坦化，在多个字元线沟槽501中形成多个字元线结构200。
参照图12，可以执行平坦化制程，例如化学机械研磨，直到基底101的顶面和隔离层103的顶面曝露。在平坦化制程之后，第一绝缘层310可以在字元线沟槽501中变成字元线绝缘层210，第一阻障层320可以在字元线沟槽501中变成字元线隔离层220，第一导电层330可以在字元线沟槽501中变成字元线导电层230。每个字元线导电层230包括成核部分231和块状部分233。成核部分231来自于第一成核层331，而块状部分233则来自于第一块状层333。
为了简明、清晰和方便描述，只描述一个字元线绝缘层210，一个字元线阻障层220和一个字元线导电层230。
参照图13和图14，可以执行蚀刻制程，例如非等向性的干蚀刻制程，以凹陷字元线绝缘层210、字元线阻障层220和字元线导电层230。一种绝缘材料可以被填充到凹槽中。随后，可以执行平坦化制程，例如化学机械研磨，直到基底101的顶面和隔离层103的顶面曝露，以去除多余的材料，为后续制程步骤提供一个实质上平整的表面，并同时形成字元线封盖层240。绝缘材料可以包括，例如，氧化硅、氮化硅、氮氧化硅或氧氮化硅。字元线绝缘层210、字元线阻障层220、字元线导电层230和字元线封盖层240共同配置成字元线结构200。
图15是俯视示意图，例示本公开一个实施例的半导体元件1A的部分制备流程。图16是横截面示意图，例示本公开一个实施例的半导体元件沿图15中的A-A'线拍摄的部分制备流程。
参照图1、图15和图16，在步骤S21，可以在主动区AA中形成多个杂质区域105。
参照图15和图16，可以使用字元线结构200作为遮罩来执行n型杂质植入制程，以形成主动区AA中的多个杂质区105。n型杂质植入制程可以添加对本征半导体贡献自由电子的杂质。在含硅的基底中，n型掺杂物，即杂质的例子包括但不限于锑、砷或磷。在一些实施例中，多个杂质区105的掺杂物浓度可以是约1E19原子/cm^3至约1E21/cm^3。多个杂质区105可以分别和相应地在字元线结构200之间和字元线结构200与隔离层103之间形成。多个杂质区105可以与位元线和电容电性耦合。
图17至图19是横截面示意图，例示本公开另一个实施例的半导体元件1B的制备流程。
在特定实施例中，第一阻障层320可以是具有柱状晶粒结构的氮化钛。氮化钛的柱状晶粒结构可能对形成第一导电层330期间的晶粒形成产生不利影响。一般来说，受氮化钛柱状晶粒结构影响的第一导电层330的钨的晶粒尺寸可以小于30纳米。因此，受氮化钛柱状晶粒结构影响的第一导电层330的电阻率可能更差。
参照图17，可以用类似于图2至图7中说明的程序来制备一中间半导体元件。第二导电层350可以用脉冲成核层方法在第一阻障层320上形成。第二导电层350可以包括无定形的硅化钨。第二导电层350的厚度T1可以大于约4.1纳米。在一些实施例中，第二导电层350的厚度T1可以大于约4.3纳米、大于约4.6纳米、或大于约5.2纳米。在一些实施例中，第二导电层350的厚度T1可以在约4.3纳米和约4.6纳米之间。
参照图17，在一些实施例中，第二导电层350可包括第二成核层351和第二块状层353。第二成核层351可以共形地形成在第一阻障层320上。随后，第二块状层353可以共形地形成在第二成核层351上。
在一些实施例中，第二成核层351和第二块状层353可以由硅化钨形成。详细地说，反应气体(例如六氟化钨)、惰性载气(例如氩气、氮气和氦气)以及所需的硅源气体可在预混室中结合，然后流过包括第一阻障层320的中间半导体元件。硅源气体最初可以是硅烷。该气体混合物可用于形成第二成核层351。在形成第二成核层351之后，可以切换硅源气体，并且可以使用二氯硅烷作为硅源气体来沉积第二块状层353。硅源气体的切换可以突然或逐渐执行。
在一些实施例中，惰性载体气体的流速可以是硅源气体(硅烷或二氯硅烷)流速的5至10倍。在一些实施例中，硅源气体(硅烷或二氯硅烷)的流速又可以是反应物气体流速的约50至100倍。在一些实施例中，硅烷的流速可以是每分钟约400标准立方厘米(sccm)。反应气体的流速可以是约4sccm。惰性载气的流速可以是约2800sccm。
在一些实施例中，形成第二成核层351的制程温度可低于500℃。在一些实施例中，形成第二成核层351的制程温度可以是约450℃。在一些实施例中，形成第二成核层351的制程温度可以是约400℃或低于400℃。在一些实施例中，形成第二成核层351的制程温度可在约250℃和约400℃之间。在一些实施例中，第二块状层353可在与形成第二成核层351的制程温度相同的温度下形成。在一些实施例中，形成第二成核层351的制程持续时间可在约1秒和约25秒之间。在一些实施例中，形成第二成核层351的基底温度可在约200℃和约500℃之间。
由于第二成核层351的存在，第二块状层353可以使用在没有任何电浆增强技术帮助的制程来沉积。因此，形成第二导电层350的设备要求可能更容易，形成第二导电层350的成本可能更为降低。
参照图18，第一成核层331可以共形地形成在第二块状层353上，而第一块状层333可以在第一成核层331上形成，其程序类似于图8至图11中说明的程序，其描述在此不再重复。
由于包括无定形硅化钨的第二导电层350的存在，可以减少或避免源于氮化钛柱状晶粒结构的不利影响。因此，第一导电层330的电阻率可以得到改善。
参照图19，字元线封盖层240可以用类似于图13和图14中说明的程序形成，其描述在此不再重复。第二导电层350可以借由平坦化制程在字元线沟槽501中变成字元线中间层250。每个字元线中间层250可以包括成核部分251和块状部分253。成核部分251可以从第二成核层351中产生。块状部分253可以来自第二块状层353。
本公开的一个方面提供一种半导体元件的导电特征的制备方法，包括：提供一基底；在该基底中形成一凹槽；共形地在该凹槽中形成一第一成核层；对该第一成核层执行一后处理；以及在该第一成核层上形成一第一块状层以填充该凹槽。该第一成核层和该第一块状层配置成该导电特征。该第一成核层和该第一块状层包括钨。该后处理包括一含硼烷还原剂。
本公开的另一个方面提供一种半导体元件的制备方法，包括：提供一基底；在该基底中形成一字元线沟槽；共形地在该字元线沟槽中形成一第一绝缘层，并共形地在该第一绝缘层上形成一第一阻障层；共形地在该第一阻障层上形成一第一成核层；对该第一成核层执行一后处理，其中该后处理包括一含二硼烷还原剂。在该第一成核层上形成一第一块状层，其中该第一成核层和该第一块状层配置成一第一导电层；以及执行一平坦化制程，将该第一绝缘层、该第一阻障层和该第一导电层分别和相应地变成一字元线绝缘层、一字元线阻障层和一字元线导电层，其中该字元线绝缘层、该字元线阻障层和该字元线导电层配置成一字元线结构。该第一成核层和该第一块状层包括钨。
本公开的另一个方面提供一种半导体元件的制备方法，包括：提供一基底；在该基底中形成一字元线沟槽；共形地在该字元线沟槽中形成一第一绝缘层，并共形地在该第一绝缘层上形成一第一阻障层；共形地在该第一阻障层上形成一第一成核层；对该第一成核层执行一后处理，其中该后处理包括一含二硼烷还原剂和一含钨前趋物；在该第一成核层上形成一第一块状层，其中该第一成核层和该第一块状层配置成一第一导电层；以及执行一平坦化制程，将该第一绝缘层、该第一阻障层和该第一导电层分别和相应地变成一字元线绝缘层、一字元线阻障层和一字元线导电层，其中该字元线绝缘层、该字元线阻障层和该字元线导电层配置成一字元线结构。该第一成核层和该第一块状层包括钨。
由于本公开的半导体元件制备方法的设计，字元线导电层可以借由对字元线导电层的成核部分采用后处理，使钨具有更大的晶粒尺寸和更好的电阻率。此外，借由使用由无定形硅化钨形成的字元线间隔层，可以改善字元线导电层的电阻率，以避免字元线阻障层的不良柱状晶粒结构效应。。
虽然已详述本公开及其优点，然而应理解可以进行其他变化、取代与替代而不脱离权利要求所界定的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本公开案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解以根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包括于本公开案的权利要求内。

Claims (12)

1.一种半导体元件的制备方法，包括：
提供一基底；
在该基底中形成一字元线沟槽；
共形地在该字元线沟槽中形成一第一绝缘层，并共形地在该第一绝缘层上形成一第一阻障层；
共形地在该第一阻障层上形成一第一成核层；
对该第一成核层执行一后处理，其中该后处理包括一含二硼烷还原剂和一含钨前趋物；
在该第一成核层上形成一第一块状层，其中该第一成核层和该第一块状层配置成一第一导电层；以及
执行一平坦化制程，将该第一绝缘层、该第一阻障层和该第一导电层分别和相应地变成一字元线绝缘层、一字元线阻障层和一字元线导电层，其中该字元线绝缘层、该字元线阻障层和该字元线导电层配置成一字元线结构；
其中该第一成核层和该第一块状层包括钨。
2.如权利要求1所述的制备方法，其中对该第一成核层执行该后处理包括：
另外将该第一成核层曝露在一还原剂的脉冲和一含钨前趋物的脉冲中，该还原剂的脉冲和该含钨前趋物的脉冲之间有一间隔时间。
3.如权利要求2所述的制备方法，其中该含钨前趋物包括六氟化钨、六氯化钨或六羰基钨。
4.如权利要求3所述的制备方法，其中在该间隔时间内没有执行间隔脉冲。
5.如权利要求4所述的制备方法，其中该还原剂的流速在每分钟约100标准立方厘米和每分钟约500标准立方厘米之间。
6.如权利要求5所述的制备方法，其中该含钨前趋物的流速在每分钟约100标准立方厘米和每分钟约500标准立方厘米之间。
7.如权利要求6所述的制备方法，其中该后处理是在约2托和约100托之间的制程压力下执行。
8.如权利要求7所述的制备方法，其中该还原剂的其中一个脉冲的脉冲时间在约0.5秒和约5秒之间。
9.如权利要求7所述的制备方法，其中该还原剂的脉冲和该含钨前趋物的脉冲的总数在2和8之间。
10.如权利要求8所述的制备方法，其中该间隔时间中的一个的持续时间在约2秒和约5秒之间。
11.如权利要求1所述的制备方法，其中该后处理的持续时间在约10秒和约30秒之间。
12.如权利要求1所述的制备方法，更包括在该字元线导电层和该字元线阻障层之间形成一字元线间隔层；
其中该字元线间隔层包括无定形的硅化钨。
CN202211710805.6A 2022-01-19 2022-12-29 半导体元件的制备方法 Pending CN116471833A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/578,875 2022-01-19
US17/578,679 2022-01-19
US17/578,875 US11676861B1 (en) 2022-01-19 2022-01-19 Method for fabricating semiconductor device

Publications (1)

Publication Number Publication Date
CN116471833A true CN116471833A (zh) 2023-07-21

Family

ID=86701460

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211335070.3A Pending CN116504713A (zh) 2022-01-19 2022-10-28 导电特征及半导体元件的制备方法
CN202211710805.6A Pending CN116471833A (zh) 2022-01-19 2022-12-29 半导体元件的制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211335070.3A Pending CN116504713A (zh) 2022-01-19 2022-10-28 导电特征及半导体元件的制备方法

Country Status (2)

Country Link
US (1) US11676861B1 (zh)
CN (2) CN116504713A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953984B2 (en) * 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications

Also Published As

Publication number Publication date
CN116504713A (zh) 2023-07-28
US11676861B1 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
US10777453B2 (en) Low resistivity films containing molybdenum
KR20190024823A (ko) 기판의 유전체 표면 상에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20190024841A (ko) 주기적 증착 공정에 의하여 유전체 표면 위에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
CN108172509A (zh) 半导体器件及制造方法
CN116469757A (zh) 导电层堆叠以及半导体元件
US20220254685A1 (en) Nucleation-free tungsten deposition
TWI817445B (zh) 導電特徵及半導體元件的製備方法
US11676861B1 (en) Method for fabricating semiconductor device
US11842925B2 (en) Method for fabricating conductive feature and semiconductor device
TWI803278B (zh) 具有閘極接觸點的半導體元件
US11876051B2 (en) Conductive layer stack and semiconductor device with a gate contact
US20240178287A1 (en) Semiconductor device with energy-removable layer and method for fabricating the same
US20230399738A1 (en) Method for fabricating semiconductor device with composite contact structure
US20230402388A1 (en) Semiconductor device with composite contact structure
TWI817900B (zh) 具有複合接觸結構的半導體元件
US20240030133A1 (en) Semiconductor device with porous dielectric layers and method for fabricating the same
TWI841176B (zh) 具有輔助層的半導體元件及其製備方法
US20240105807A1 (en) Semiconductor device with contact structure and method for fabricating the same
TWI841312B (zh) 具有接觸結構的半導體元件及其製備方法
TW202414754A (zh) 具有接觸結構的半導體元件及其製備方法
TW202414755A (zh) 接觸結構及具有接觸結構的半導體元件
TW202419657A (zh) 共形鉬沉積
CN113675144A (zh) 形成具有氮化钛导电结构的设备的方法，以及相关的设备和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination