JP2022552204A - コンフォーマルかつ平滑な窒化チタン層及びその形成方法 - Google Patents

コンフォーマルかつ平滑な窒化チタン層及びその形成方法 Download PDF

Info

Publication number
JP2022552204A
JP2022552204A JP2022520985A JP2022520985A JP2022552204A JP 2022552204 A JP2022552204 A JP 2022552204A JP 2022520985 A JP2022520985 A JP 2022520985A JP 2022520985 A JP2022520985 A JP 2022520985A JP 2022552204 A JP2022552204 A JP 2022552204A
Authority
JP
Japan
Prior art keywords
precursor
thin film
exposure
vapor deposition
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022520985A
Other languages
English (en)
Other versions
JPWO2021071625A5 (ja
Inventor
ジュング、スング－ホーン
ムクヘルジー、ニロイ
オクヤマ、ヨシカズ
ナグヒボラシュラフィ、ナリマン
ニエ、ブンセン、ビー．
キム、ハエ、ヤング
ラシ、ソミルクマール、ジェイ．
Original Assignee
ユージェヌス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユージェヌス インコーポレイテッド filed Critical ユージェヌス インコーポレイテッド
Publication of JP2022552204A publication Critical patent/JP2022552204A/ja
Publication of JPWO2021071625A5 publication Critical patent/JPWO2021071625A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

開示された技術は広くは窒化チタン（ＴｉＮ）を含む薄膜の形成に関し、特に周期的気相蒸着プロセスによるＴｉＮを含む薄膜の形成に関する。一態様では、ＴｉＮを含む薄膜の形成方法が、半導体基板を、薄膜の第１部分を形成するために各回が第１のＴｉプリカーサへの曝露及び第１のＮプリカーサへの曝露を含む１回以上の第１の周期的気相蒸着サイクルに曝露することと、半導体基板を、薄膜の第２の部分を形成するために各回が第２のＴｉプリカーサへの曝露及び第２のＮプリカーサへの曝露を含む１回以上の第２の周期的気相蒸着サイクルに曝露することとを含む。１回以上の第１の周期的気相蒸着サイクル中の第１のＴｉプリカーサ及び第１のＮプリカーサの一方又は両方への曝露は、対応する１回以上の第２の周期的気相蒸着サイクル中の第２のＴｉプリカーサ及び第２のＮプリカーサの一方又は両方への曝露に比べて異なる圧力下で行われる。薄膜を組み込んだ半導体構造及びその形成方法もまた態様である。

Description

開示された技術は、一般的には窒化チタン層の形成に関し、そしてより詳細には、コンフォーマルかつ平滑な窒化チタン層に関する。
窒化チタン（ＴｉＮ）は、集積回路（ＩＣ）内の様々な構造の製造に広く使用されている。例えば、ＴｉＮは拡散バリア、多様な電極、及びメタライゼーション構造に用いられてきた。ＩＣ製造におけるこのようなＴｉＮの広範な利用は、その構造的、熱的、及び電気的特性に帰することができる。各種ＩＣ構造のサイズ縮小化につれて、ＴｉＮは、ますます縮小されるサイズと複雑なトポロジーを有する特徴的形状の上に形成される。例えば、テクノロジーノードが１０ｎｍノードを超えた大きさになると、例えば数ナノメートルという小サイズで高アスペクト比のトレンチ及びビアをコンフォーマルにライニングできる薄膜、例えば拡散バリアが必要となる。ＩＣ工業では数十年間ＴｉＮ拡散バリアを形成するために物理気相蒸着（ＰＶＤ）及び化学気相蒸着（ＣＶＤ）等の技術が用いられてきたが、より小さいトレンチやビアに成膜されるＴｉＮ膜のコンフォーマル（形状適合）性に対する必要性が増すにつれて、それらの使用が最終的に制限される場合がある。一方、ＴｉＮ膜のコンフォーマル成膜においては原子層堆積法（ＡＬＤ）が実証されているが、膜の幾つかの電気的特性（例えば導電性）及び物理的特性（例えば表面粗さ）が、物理気相蒸着（ＰＶＤ）等の他の方法を用いて形成されたＴｉＮ膜に比べて劣っている場合がある。したがって、ＩＣ製造での使用のために、ＰＶＤ及びＣＶＤにより形成されたＴｉＭ膜に対して、より優れた表面平滑性及びステップカバレッジを備える一方、相当する又はより優れた電気的特性及び物理的特性も備えたＴｉＮ系膜を形成するための原子層堆積法に対する必要性がある。
一態様においては、周期的気相蒸着プロセスによる窒化チタン（ＴｉＮ）の形成方法が、半導体基板を、各回が第１のＴｉプリカーサへの曝露及び第１のＮプリカーサへの曝露を含む１回以上の第１の周期的気相蒸着サイクルに曝露することにより、半導体基板上に薄膜の第１の部分を形成することを含む。その方法はさらに、半導体基板を、各回が第２のＴｉプリカーサへの曝露及び第２のＮプリカーサへの曝露を含む１回以上の第２の周期的気相蒸着サイクルに曝露することにより、薄膜の第１の部分上に薄膜の第２の部分を形成することを含む。１回以上の第２のＡＬＤサイクル中のＴｉプリカーサ及びＮプリカーサの一方又は両方への曝露は、１回以上の第１のＡＬＤサイクル中のＴｉプリカーサ及びＮプリカーサの一方又は両方への対応する曝露に比べて高い圧力下で行われる。
別の態様では、周期的気相蒸着プロセスによる窒化チタン（ＴｉＮ）を含む薄膜の形成方法が、アスペクト比が１より大きいトレンチ又はビアを有する半導体基板を設けることを含む。本方法はさらに、トレンチ又はビア内に薄膜の第１の部分を形成するために、半導体基板を、各回が第１のＴｉプリカーサへの曝露及び第１のＮプリカーサへの曝露を含む１回以上の第１の周期的気相蒸着サイクルに曝露することにより、トレンチ又はビア内に薄膜を形成することを含む。本方法はさらに、薄膜の第１の部分上に薄膜の第２の部分を形成するために、半導体基板を、各回が第２のＴｉプリカーサへの曝露及び第２のＮプリカーサへの曝露を含む１回以上の第２の周期的気相蒸着サイクルに曝露することを含む。１回以上の第１の周期的気相蒸着サイクル中の第１のＴｉプリカーサ及び第１のＮプリカーサの一方又は両方への曝露は、１回以上の第２の周期的気相蒸着サイクル中の一方又は両方への対応する曝露に比べて異なる圧力下で行われる、
別の態様では、半導体基板構造が、アスペクト比が５より大きい半導体基板を有する。半導体構造はさらに、非金属側壁表面をコンフォーマルに被覆するＴｉＮを含む薄膜を有する。その場合、トレンチ又はビアの高さの下部２５％上に形成された薄膜の厚さと、トレンチ又はビアの高さの上部２５％上に形成された薄膜の厚さとの比が０．９より大きい。
図１Ａ～１Ｄは、異なる成長モード下での薄膜の核及び成長機構を概略的に示している。 図２は、サーマル原子層堆積法により酸化物被覆シリコン基板上に成長したＴｉＮ層の断面透過型電子顕微鏡写真である。 図３Ａは、実施形態において、異なる対応するプリカーサ曝露圧力下で基板を複数のサイクルに曝露することによりＴｉＮ層を形成する原子層堆積法を概略的に示した流れ図である。 図３Ｂは、実施形態において、異なる対応するプリカーサ曝露圧力下で基板を複数のサイクルに曝露して原子層堆積法により形成されたＴｉＮ層を含む半導体構造を概略的に示した断面図である。 図４は、実施形態において、異なる対応するプリカーサ曝露圧力下で基板を複数のサイクルに曝露した、原子層堆積法の異なるサイクルの圧力トレースを概略的に示している。 図５は、ビアの異なる部分において厚さの異なるＴｉＮ層でライニングされたビアの断面図を概略的に示している。 図６は、実施形態において、異なる対応するプリカーサ曝露圧力下で基板を複数のサイクルに曝露した、原子層堆積法により形成されたＴｉＮ層の厚さの関数として実験的に測定された表面粗さ及びステップカバレッジ傾向を示すグラフである。 図７Ａは、同じプリカーサ曝露圧力下で行ったＡＬＤサイクルに基板が曝露された、原子層堆積法により形成されたＴｉＮ層でライニングされた高アスペクト比ビアの断面透過型電子顕微鏡写真である。 図７Ｂは、図７Ａに示した高アスペクト比ビアの上部領域の断面透過型電子顕微鏡写真である。 図７Ｃは、図７Ａに示した高アスペクト比ビアの下部領域の断面透過型電子顕微鏡写真である。 図８Ａは、実施形態において、異なる対応するプリカーサ曝露圧力下で基板を複数のサイクルに曝露した、原子層堆積法による図７Ａに示されたものと類似した高アスペクト比ビアの上部領域に形成されたＴｉＮ層の断面透過型電子顕微鏡写真である。 図８Ｂは、図８に示した高アスペクト比ビアトレンチの下部領域に形成されたＴｉＮ層の断面透過型電子顕微鏡写真である。 図９は、実施形態において、単一の曝露圧力下で原子層堆積法により形成されたＴｉＮ層と、複数の曝露圧力下で原子層堆積法により形成されたＴｉＮ層との間の測定されたステップカバレッジの統計的比較を示したグラフである。 図１０は、実施形態において、異なる対応するプリカーサ曝露圧力下で基板を複数のサイクルに曝露した、ＴｉＮ層でライニングされたビアの断面を概略的に示している。
上述した通り、集積回路（ＩＣ）工業において、優れた電気的及び物理的特性を備え滑らかでコンフォーマルなＴｉＮ膜及びそのような膜の形成方法に対する必要性がある。これらの及び他の必要性を解決するために、ここでは、周期的気相蒸着プロセスにより堆積された膜のコンフォーマル特性を呈する一方、既存の物理気相蒸着法（ＰＶＤ）及び化学気相蒸着法(ＣＶＤ)により形成されたＴｉＮ膜より優れた又は相当する電気的及び物理的特性も有するＴｉＮを含む滑らかでコンフォーマルな薄膜、及び薄膜を形成するための周期的気相蒸着方法が開示される。特に、窒化チタン（ＴｉＮ）を含む薄膜の形成方法は、半導体基板を、各回が第１のＴｉプリカーサへの曝露及び第１のＮプリカーサへの曝露を含む１回以上の第１の周期的気相蒸着サイクルに曝露することにより、半導体基板上に薄膜の第１の部分を形成することを含む。その方法はさらに、半導体基板を、各回が第２のＴｉプリカーサへの曝露及び第２のＮプリカーサへの曝露を含む１回以上の第２の周期的気相蒸着サイクルに曝露することにより、薄膜の第１の部分上に薄膜の第２の部分を形成することを含む。１回以上の第２の周期的気相蒸着サイクル中の第２のＴｉプリカーサ及び第２のＮプリカーサの一方又は両方への曝露は、１回以上の第１の周期的気相蒸着サイクル中の第１のＴｉプリカーサ及び第１のＮプリカーサの一方又は両方への対応する曝露に比べて異なっている。ここに開示された周期的気相蒸着プロセスは、ときには原子層堆積法（ＡＬＤ）と称される。しかしながら、周期的気相蒸着プロセスは、原子層堆積プロセスに限定されない。例えば、ここに記載された多様な実施形態において、プリカーサは、部分的に又はほぼ全体的に反応表面を飽和することができる。
薄膜の第１の部分の堆積中、比較的低圧力で、例えば３トル未満で基板をＴｉ及び／又はＮプリカーサに曝露することにより、初期の膜成長は、実質的にレイヤーバイレイヤー成長モードとなり得る。これにより、基板を例えば３トル又は５トルより高い圧力下でＴｉ及び／又はＮプリカーサに曝露することにより堆積された比較対象のＴｉＮ膜に比べて、より小さい平均粒径とより小さい表面粗さが得られる点で有利である。一方、薄膜の第２の部分の堆積中、基板を比較的高い圧力、例えば３トルより高い圧力下でＴｉ及び／又はＮプリカーサに曝露することによって、その膜成長の第２の部分は、基板を比較的低い圧力、例えば３トル未満又は１トル未満の圧力下でＴｉ及び／又はＮプリカーサに曝露することにより堆積された比較対象のＴｉＮ膜に比べてより高レベルのコンフォーマリティ又はステップカバレッジが得られる点で有利である。
さらに、ＴｉＮ膜の第１の部分がレイヤーバイレイヤーモードで成長するので、薄膜の第２の部分は、Ｔｉ及び／又はＮプリカーサへ比較的高圧力下で曝露して開始する比較対象の薄膜成長に比べて、レイヤーバイレイヤーモードで第１の部分をテンプレートとして用いて成長し続けることができる。
正味の結果として、所与の表面、例えば非金属表面を含む表面上に堆積したとき、ここに記載した方法によりＴｉプリカーサ及びＮプリカーサの一方又は両方について２つの異なる対応する曝露圧力下で蒸着することにより堆積された第１及び第２の部分を含む薄膜は、単一圧力を用いて同じ表面上に形成された薄膜層に比べて優れた表面粗さとコンフォーマリティの組合せを有する点で有利である。それに替えて又は付加して、一部には、平滑さ及びコンフォーマリティが改善されたために、薄膜は、所与の既存の方法により形成されたＴｉＮ層に比べて比較的低い電気抵抗率を有する。
ここに記載されるように、その特定の化学量論比を伴わずにその構成元素により称される化合物は、明示的に限定されない限り、各元素の全ての可能な零以外の濃度を包含するものと理解するべきである。例えば、窒化チタン（ＴｉＮ）は、一般式ＴｉｘＮ、ｘ＞０で表すことができる窒化チタンの全ての可能な化学量論的組成及び非化学量論的組成を包含するものと理解し、ＴｉＮ、Ｔｉ３Ｎ４、Ｔｉ４Ｎ３、Ｔｉ６Ｎ５、Ｔｉ２Ｎ、及びＴｉＮ２、並びにその他のＴｉとＮの非化学量論的組成を含む。
上述した通り、窒化チタン系薄膜は、集積回路（ＩＣ）製造において重要な役割を担う。ＩＣ工業ではＴｉＮを成膜するために物理気相蒸着(ＰＶＤ)及び化学気相蒸着（ＣＶＤ）等の技術が用いられてきたが、ＴｉＮ系膜を、電気的及び／又は物理的特性を大きく損なうことなく高いコンフォーマリティを有して形成するための蒸着方法の必要性が高まっている。
加えて、プラズマ強化原子層堆積（ＰＥ－ＡＬＤ）等のプラズマ強化プロセスは、比較的低アスペクト比である表面上にコンフォーマル膜を形成するのに有効であり得るが、それらのプロセスは、高アスペクト比を有するビアやキャビティの内側に成膜するには有効ではない場合がある。いかなる理論にも拘束されないが、これに対する１つの可能性ある理由として、所与の状況下ではプラズマが高アスペクト比のビアの深い部分に到達しない場合があることが考えられる。そのような状況下では、ビアにおける異なる部分が、異なる量のプラズマに曝されることで、不均質な成膜から生じる望ましくない構造的影響をもたらすことになる可能性がある。例えば、ビアの開口近傍では、より深い部分に比べてより厚い膜が堆積することになる（しばしばカッシング又はキーホール形成と称される）。これらの理由から、サーマルＡＬＤが、より有利となり得る。なぜなら、それらの熱プロセスは、堆積される表面の各部分へのプラズマの到達能力に依存しないからである。
しかしながら、サーマルＡＬＤ技術は、トポグラフィー上に、特に比較的高アスペクト比（例えば１：１を超える）をもつトポグラフィー上に、比較的コンフォーマルなＴｉＮ膜を形成するのに適切なものとなり得る一方、発明者らは、サーマルＡＬＤにより形成されたＴｉＮ膜が、幾つかの観点で、例えば膜の粗さや電気抵抗率の点でＰＶＤやＣＶＤにより形成されたＴｉＮ系薄膜に劣る可能性があることを認識した。この点において、発明者らは、ＡＬＤ成長したＴｉＮ系膜の幾つかの電気的特性及び／又は物理的特性が、成長のモードによって影響を受け得ることを見出した。特に、発明者らは、ＡＬＤにおいて２次元のレイヤーバイレイヤー成長モードでＴｉＮ系膜を成長させることが望ましい場合がある一方、そのようなレイヤーバイレイヤー成長モードは、状況によっては容易に達成できないことがあることを見出した。発明者らはさらに、レイヤーバイレイヤー成長モードでＡＬＤによりＴｉＮ系薄膜を成長させることが、ＴｉＮ系薄膜を非金属表面上に、特に酸化物及び窒化物の表面又はドーピングされた及びドーピングされていないシリコン表面等の絶縁性表面上に形成する場合に、ＩＣ製造における特定の課題を提起していることを見出した。いかなる理論にも拘束されないが、本発明者らは、ＴｉＮ系薄膜がレイヤーバイレイヤー成長モードで成長し得る度合いが、図１Ａ～１Ｄを参照してここに開示されるように、表面のタイプ及び結晶化度に依存する初期成長モードに依存し得ることを認識した。
図１Ａは、ＴｉＮ層の核生成を概略的に示し、図１Ｂ～１Ｄは、異なる表面上でのＴｉＮ層の異なる成長モードを示している。図１Ａを参照すると、プリカーサ分子１０４が基板１００に到達したならば、それらは物理的に基板上に吸着される。吸着した分子１０４の幾つかは、それらが化学吸着されるエネルギー的に好ましい位置に到達するまで基板１００の表面に沿って拡散することができる。表面拡散は、とりわけ基板温度、基板材料、及び吸着される分子の運動エネルギーによって支配される。化学吸着分子により形成される核のサイズが、体積自由エネルギーと表面エネルギーとのトレードオフで決まる所定のサイズ（「臨界サイズ」と称されることがある）を超えると、核がエネルギー的に安定となり、サイズが大きくなり始めることができる。このようにして形成された安定な核の層１０８は、さらなるプリカーサ分子１０４を取り込むことによって成長し続ける。それに続く膜成長は、図１Ｂ～１Ｄに概略的に示すような異なる成長モードによって分類することができる。
図１Ｂは、３次元島成長モードを概略的に示し、Volmer?Weber（ヴォルマー－ウェバー）成長モードと称されることがあり、３次元島からなる層１１２が形成される。いかなる理論にも拘束されないが、島成長モードは、３次元島に関係する正味の表面フリーエネルギーが正であるときに支配的となり得る。それは、堆積された原子が基板に対するよりも互いに対してより強く結合していることを示している。例えば金属ＴｉＮ層が所与の半導体及び／又は絶縁材料表面上に堆積される場合、ＴｉＮ層のＡＬＤ成長のエネルギー論は島成長モードを支持することが理解されよう。
図１Ｃは、レイヤーバイレイヤー成長モードを示し、Frank-van der Merwe（フランク－ファンデアメルヴェ）成長モードと称されることがあり、比較的平滑な２次元層１１６が形成される。いかなる理論にも拘束されないが、レイヤーバイレイヤー成長モードは、堆積された原子が互いに対するよりも基板に対してより強く結合する場合に支配的となり得る。それによって安定な２次元層１１６がエネルギー的に好ましくなる。レイヤーバイレイヤー成長モードは、ＴｉＮ層の最初の単層からバルク結晶までの層間の結合エネルギーの値が連続的に減少する場合に持続され得る。
図１Ｂ及び１Ｃは、ＴｉＮ系薄膜の２つの異なる可能な成長モードであるが、所与の状況下では、レイヤーバイレイヤー成長モードと３次元成長モードの中間の成長モードが可能である。図１Ｄは、Stranski-Krastanov (ＳＫ)（ストランスキ－クラスタノフ）成長モードとして知られる中間成長モードの一例を示している。いかなる理論にも拘束されないが、ＳＫ成長モードは、レイヤーバイレイヤー成長モードで始まる薄膜成長で起こり得る。１つ以上の単層の形成後、レイヤーバイレイヤー成長モードが好ましくなくなった場合、島成長モードが始まりレイヤーバイレイヤー成長モードよりも支配的となり、その結果、２次元の初期層の上に３次元島が形成される薄膜構造１２０が得られる。ＳＫ成長モードは、歪み緩和機構（歪み誘起粗面化）として起こり得る。
堆積物と基板との間の相互作用に加えて、基板温度、反応圧力、及び堆積速度等の他の要因が、核と初期成長プロセスに大きく影響し得る。そのことがひいては、得られる薄膜の最終的なナノ構造又はマイクロ構造に影響する。例えば、表面拡散を促進する堆積条件、例えば比較的高い基板温度、比較的低い圧力、及び／又は低い堆積速度は、レイヤーバイレイヤーモードでの成長を促進し得る。故に、ここに開示したように、低い圧力及び堆積速度等によりＴｉＮ膜の初期部分の堆積中の表面拡散を促進することによって、実施形態による初期の膜成長が実質的にレイヤーバイレイヤー成長モードで進行することができる。
ＩＣ製造において、ＴｉＮが、誘電体及び半導体表面等の意図される多様な表面上でＡＬＤにより成長するとき、ＡＬＤ成長は、３次元島成長モード又はＳＫ成長モードで開始することが見出されている。例えば、所与の状況下において、ドーピングされた又はドーピングされていないＳｉ、ＳｉＯ２、Ｓｉ３Ｎ４、及び他の高Ｋ又は低Ｋ材料を含む基板表面上のＴｉＮのＡＬＤ成長は、島成長モード又はＳＫ成長モードで進行し得る。発明者らは、一部には、島成長モード又はＳＫ成長モードのいずれかの初期成長モードのために、ＡＬＤによるＴｉＮのその後の成長が、しばしば、図２に示したような高アスペクト比構造における極薄のコンフォーマルＴｉＮの多くの用途において望ましくない膜モルフォロジーをもたらすことを見出した。
図２は、ネイティブ酸化物により被覆されたＳｉ基板上にサーマルＡＬＤにより成長したＴｉＮ層の断面透過型電子顕微鏡写真である。３次元島成長モード又はＳＫ成長モードのいずれかの初期の膜成長後、ＴｉＮのＡＬＤ成長は、しばしば、配向の異なる隣接結晶の競合成長により特徴付けられ、所与の状況下では、核生成層に近接したＶ形結晶粒となり、膜厚が厚くなると柱状モルフォロジーの形態となることがある。図２に示したように、得られる膜モルフォロジーは、大きな表面粗さを生じるファセット化した柱頭と、結晶粒に比べて低密度の柱状境界とを含む。柱状境界が、結晶粒自体に比べて著しく不良な拡散バリア特性を有し得ること、及びＴｉＮ層を介した望ましくない汚染物の輸送の最小抵抗の経路として機能し得ることは理解されよう。
発明者らは、比較的低い、例えば１トル未満の圧力下で基板をＴｉ及び／又はＮプリカーサに曝露することによりＴｉＮ層の初期部分が非金属表面上に形成されるとき、初期の３次元成長モード又はＳＫ成長モードを抑制することができかつレイヤーバイレイヤー成長モードを初期段階で、例えばＴｉＮ堆積の核生成段階で、促進できることを見出した。他の理由の中でも、これは、吸着したＴｉ及びＮプリカーサ分子の局所的拡散が、局所的に拡散して基板表面、特に非金属表面を比較的小さい接触角で濡らすのにより時間がかかるためと考えることができる。比較的低い曝露圧力下で成長したＴｉＮ層は、実質的に島を形成することなく非金属表面の大きな面積を均一にカバーする層をもたらし、それによって、上述したように通常３次元島又はＳＫ成長モードが優勢となるＡＬＤのＴｉＮの成長初期段階において、基板上でレイヤーバイレイヤー成長モードがより優勢となる。したがって、比較的低いプリカーサ曝露圧力下で、例えば３トル未満で基板をＴｉ及び／又はＮプリカーサに曝露することでＴｉＮのＡＬＤを開始することによって、例えば核生成段階において、得られる初期層がレイヤーバイレイヤーモードで成長することができる。その後の成長のバルク段階は、比較的高いプリカーサ曝露圧力下で、例えば３トル超えで基板をＴｉ及びＮプリカーサに曝露することにより進行させることができ、レイヤーバイレイヤーモードでで進行し続けることができる。実施形態による方法を採用することにより、ＴｉＮの汎用的なＡＬＤの幾つかの短所を回避できる。それは特にＴｉＮ層がＡＬＤにより直接、所与の半導体及び／又は絶縁体材料上に、特にＳｉ、ＳｉＯ２、及び／又はＳｉ３Ｎ４を含む無機層上に形成されるときであり、上述したように通常であればそれらは島又はＳＫ成長モードに特徴付けられる初期成長とその後の柱状成長につながり得る。
図３Ａは、実施形態における、異なる対応するプリカーサ曝露圧力を用いた複数のサイクルに基板を曝露することによりＴｉＮ層を形成する原子層堆積法３００を概略的に示す流れ図である。得られる膜は、異なる対応する曝露圧力下で形成された少なくとも2つの領域を有する。図３Ｂは、図３Ａに示した方法による、異なる対応するプリカーサ曝露圧力を用いた複数のサイクルに基板が曝露される原子層堆積法により形成されたＴｉＮ層を含む半導体構造３５０の概略断面図を示している。図３Ａを参照すると、方法３００は、例えばサーマルＡＬＤであるＡＬＤ用に構成された反応チャンバ内に非金属表面を含む基板を設けること３１０を含む。方法３００はさらに、例えば核生成段階である初期段階を含み、それは、半導体基板を、各回が第１の各曝露圧力下での第１のＴｉプリカーサへの曝露及び第１のＮプリカーサへの曝露を含む１回以上の第１のＡＬＤサイクルに曝露することにより、基板上に薄膜の第１の部分を形成すること３２０を含む。方法３００はさらに、例えばバルク蒸着段階である後続段階を含み、それは、半導体基板を、各回が第２の各曝露圧力下での第２のＴｉプリカーサへの曝露及び第２のＮプリカーサへの曝露を含む１回以上の第２のＡＬＤサイクルに曝露することにより、薄膜の第１の部分上に薄膜の第２の部分を形成すること３３０を含む。１回以上の第２のＡＬＤサイクル中のＴｉプリカーサ及びＮプリカーサの一方又は両方への曝露は、１回以上の第１のＡＬＤサイクル中のＴｉプリカーサ及びＮプリカーサの一方又は両方への対応する曝露に比べてより高い圧力下で行われる。
図３Ｂを参照すると、半導体薄膜構造３５０の断面図は、基板３６０を有し、その基板３６０は例えば誘電体表面及び／又は半導体表面である非金属表面を有する。ＴｉＮを含む薄膜の第１の部分３７０は、基板３６０上に形成され、そして薄膜の第２の部分３８０は、第１の部分３７０上に形成される。第１及び第２の部分３７０、３８０は、図３Ａに示した原子層堆積法により形成され、その場合、基板３６０は異なる対応するプリカーサ曝露圧力を用いて第１及び第２のサイクルに曝露される。第１の部分３７０は、上述したように例えば核生成段階である初期段階においてレイヤーバイレイヤー成長モードで成長することができるので、少なくとも第１の部分３７０又は第１及び第２の部分３７０、３８０の両方が、Ｖ形結晶粒の柱状成長で特徴的な異なる配向をもつ隣接結晶や比較的高い（例えば厚さの１０％）表面粗さが実質的に存在しないものとなり得る。得られるＴｉＮ層は、核生成及びバルク蒸着段階の間に単一圧力下で形成された比較対象の薄膜層に比べて、相対的に高いコンフォーマリティ又はステップカバレッジ、より小さい表面粗さ、より小さい平均粒サイズ、より高い導電率、及び／又はバリア特性のうち１つ以上の優れた特性を有する。
ここに、そして明細書全体に記載されるように、実施形態によるＴｉＮ薄膜が形成される半導体基板は、限定はしないが、ドーピングされた半導体基板を含む多様な基板で実施され得ることが理解されるであろう。それらは、ＩＶ族元素材料（例えばＳｉ、Ｇｅ、Ｃ、又はＳｎ等）、又はＩＶ族材料から形成された合金（例えばＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＳｉＳｎ、ＳｉＳｎＣ、ＧｅＳｎ等）；ＩＩＩ－Ｖ族化合物半導体材料（例えばＧａＡｓ、ＧａＮ、ＩｎＡｓ等）、又はＩＩＩ－Ｖ族材料から形成された合金；ＩＩ－ＶＩ族半導体材料(ＣｄＳｅ、ＣｄＳ、ＺｎＳｅ等)、又はＩＩ－ＶＩ材料から形成された合金から形成することができる。
所与の実施形態では、基板が、例えばシリコンオンインシュレータ（ＳＯＩ）等の絶縁体上半導体基板としても実施され得る。ＳＯＩ基板は、通常、シリコン－絶縁体－シリコン構造を含み、その場合、上述した多様な構造が、埋込ＳｉＯ２層等の絶縁体層を用いて支持基板から絶縁されている。さらに、ここに記載した多様な構造が、少なくとも部分的にエピタキシャル層で表面領域又はその近傍において形成され得ることが理解されるであろう。
さらに、基板は、その上に形成された多様な構造を含むことができ、例えば拡散領域、絶縁領域、電極、ビア及びライン等々である。その上に実施形態によるＴｉＮ層を含む任意の構造を形成でき、それらは例えば１つ以上の半導体又は誘電体の表面をもつビア、キャビティ、ホール、又はトレンチ等のトポロジー的特徴を含む。したがって、実施形態によるＴｉＮ層がその上に形成される非金属表面は、ドーピングされた又はドーピングされていないＳｉ表面等の半導体表面、及び／又は、層間絶縁膜（ＩＬＤ）表面等の誘電体表面、マスクもしくはハードマスク表面、又はゲート誘電体表面等々であり、それらは、無機絶縁体、酸化物、窒化物、高Ｋ誘電体、低Ｋ誘電体、又は炭素等々の誘電体材料を含むことができる。
ここに、そして明細書全体に記載されるように、反応チャンバは、サーマル原子層堆積（ＡＬＤ）用に適切に構成された単一ウェハ処理反応チャンバ又はバッチウェハ処理反応チャンバを含む任意の反応チャンバを意味する。サーマルＡＬＤリアクタ内で、基板は、サセプタ又はキャリアボート等の適切な基板ホルダ上に載置することができる。基板は、加熱されたサセプタを介した熱伝導により直接加熱することができ、又はランプ等の照射源からの輻射によりもしくは加熱されたチャンバ壁を介した対流により間接的に加熱することができる。
一般的にＡＬＤプロセスでは、酸化反応物及び還元反応物等の反応物又はプリカーサが、基板をその中に配置した反応チャンバ内に交互に導入される。１つ以上の反応物又はプリカーサの導入は、順次、過剰な反応物又はプリカーサを反応チャンバから除去するためのパージ及び／又はポンプ排出工程と交互に行うことができる。反応物が、適切な時間間隔に亘る条件下で反応チャンバ内に導入され得ることによって、基板の表面が少なくとも部分的にプリカーサ又は反応物及び／又は反応物の反応生成物で飽和されるようになる。過剰な又は残留したプリカーサ又は反応物は、その後、反応チャンバのパージ及び／又はポンプ排出等により基板から除去することができる。ポンプ排出工程は、適切な吸引ポンプ工程により行うことができ、パージ工程は、窒素や希ガス等の非反応性又は不活性ガスを反応チャンバに導入することにより行うことができる。以下に記載する実施形態におけるサーマルＡＬＤにより形成される層の概念においては、一般的に、プリカーサ又は反応物の２つのカテゴリが存在し、すなわち窒素（Ｎ）プリカーサと、チタン（Ｔｉ）プリカーサである。
以下では、図４を参照して、サーマルＡＬＤ等のＡＬＤにより、基板を、異なる対応するプリカーサ曝露圧力下で複数のサイクルに曝露することにより形成される少なくとも２つの領域を有するＴｉＮを含む薄膜を形成する方法３００（図３Ａ）の実施例を、実施形態にしたがって説明する。
［異なる対応するプリカーサ曝露圧力下で基板を複数のサイクルに曝露することによるＴｉＮの原子層堆積］
図３Ａに戻って参照すると、非金属表面を含む基板（図３Ｂの基板３６０）を反応チャンバ内に設けること３１０を行った後、方法３００は、サーマルＡＬＤ等の原子層堆積（ＡＬＤ）により半導体基板を１回以上の第１のＡＬＤサイクルに曝露することにより非金属表面上に薄膜の第１の部分を形成した後、半導体基板を１回以上の第２のＡＬＤサイクルに曝露することにより薄膜の第２の部分を形成すること３２０へと進む。以下では、第１及び第２のＡＬＤサイクル中に使用される曝露圧力が、図式化されている。
図４は、実施形態による、薄膜の第１の部分３７０（図３Ｂ）を形成するための第１のサイクル４００Ａすなわち例えば核生成段階、及び、薄膜の第２の部分３８０（図３Ｂ）を形成するための第２のサイクル４００Ｂすなわち例えばバルク形成段階における、基板のＴｉ及びＮプリカーサへの曝露に対応する圧力トレースを図式的に示している。図４を参照すると、薄膜の第１の部分は、半導体基板を、各回が第１のＴｉプリカーサの分圧への１回以上の曝露４０４もしくは曝露パルス、又は、第１のＮプリカーサの分圧への１回以上の曝露４０８もしくは曝露パルスを含む１回以上の第１のＡＬＤサイクル４００Ａに曝露することにより形成される。薄膜の第２の部分は、半導体基板を、各回が第２のＴｉプリカーサの分圧への１回以上の曝露４１２もしくは曝露パルス、又は、第２のＮプリカーサの分圧への１回以上の曝露４１６もしくは曝露パルスを含む１回以上の第２のＡＬＤサイクル４００Ｂに曝露することにより形成される。
模式的に示すように、第１のＴｉプリカーサへの曝露４０４、第１のＮプリカーサへの曝露４０８、第２のＴｉプリカーサへの曝露４１２、及び第２のＮプリカーサへの曝露４１６の各々は、異なる分圧領域を有することができ、対応する分圧上昇区間４０４Ａ、４０８Ａ、４１２Ａ、及び４１６Ａと、メイン曝露区間４０４Ｂ、４０８Ｂ、４１２Ｂ、及び４１６Ｂと、分圧降下区間４０４Ｃ、４０８Ｃ、４１２Ｃ、及び４１６Ｃを含む。分圧上昇区間４０４Ａ、４０８Ａ、４１２Ａ、及び４１６Ａの各々は、例えば、反応チャンバ内に導入されている個々のプリカーサに対応することができる。メイン曝露区間４０４Ｂ、４０８Ｂ、４１２Ｂ、及び４１６Ｂの各々は、反応チャンバ内の個々のプリカーサの量が比較的一定の期間に対応することができる。比較的一定の量の個々のプリカーサは、例えば圧力トランスジューサ又はスロットルバルブを用いて維持することができる。分圧降下区間４０４Ｃ、４０８Ｃ、４１２Ｃ、及び４１６Ｃの各々は、例えば、個々のプリカーサが反応チャンバからパージ又はポンプ排出されているときの区間に対応することができる。
図４をさらに参照すると、所与の実施例において、プリカーサが各曝露の後でポンプ排出及び／又はパージされ得ることが理解されるであろう。プリカーサがパージされずにポンプ排出される所与の実施例では、反応チャンバ圧力を実質的に個々のプリカーサの分圧により表すことができ、そして曝露４０４、４０８、４１２、４１６の圧力トレースが、個々の曝露中の反応チャンバ圧力又はプリカーサ分圧を実質的に表すことができる。プリカーサがポンプ排出されずに不活性ガスと共にパージされる所与の実施例では、反応チャンバ圧力を、曝露４０４、４０８、４１２、及び４１６に対応する反応チャンバ全圧４０４Ｐ、４０８Ｐ、４１２Ｐ、及び４１６Ｐにより表すことができ、その場合、反応チャンバ全圧は、個々のプリカーサ及び不活性ガスの混合物から得られる。
実際には、より高いスループットと良好な膜品質のために、ポンプ排出とパージの組合せを用いることができる。これらの実施例では、基板は、パージ及びポンプ排出中も含めて全圧４０４Ｐ、４０８Ｐ、４１２Ｐ、及び４１６Ｐを測定する一方で、第１のＴｉプリカーサ、第１のＮプリカーサ、第２のＴｉプリカーサ、及び第２のＮプリカーサの分圧に曝露されることができる。所与の実施形態では、チャンバの全圧は、所与のプリカーサ曝露又は曝露パルスを通して比較的一定に維持することができる一方、ポンプ出力は、圧力トランスジューサを用いたり、除去されたプリカーサを不活性ガスで置換したりして調整される。これらの実施例では、第１の部分（図３Ｂの３７０）を形成するための１回以上の第１のＡＬＤ４００Ａのサイクルの各回において、第１のＴｉプリカーサの分圧への１回以上の曝露４０４（測定されるパラメータは反応チャンバ全圧４０４Ｐでもよい）、及び第１のＮプリカーサの分圧への１回以上の曝露４０８（測定されるパラメータは反応チャンバ全圧４０８Ｐでもよい）を含むことができる。同様に、第２の部分（図３Ｂの３８０）を形成するための１回以上の第２のＡＬＤ４００Ｂのサイクルの各回において、第２のＴｉプリカーサの分圧への１回以上の曝露４１２（測定されるパラメータは反応チャンバ全圧４１２Ｐでもよい）、及び第２のＮプリカーサの分圧への１回以上の曝露４１６（測定されるパラメータは反応チャンバ全圧４１６Ｐでもよい）を含むことができる。
多様な実施形態によれば、プリカーサへの曝露中、測定される反応チャンバ全圧が、プリカーサ分圧に比例することができる。したがって、全圧４０４Ｐ及び４０８Ｐに比べて高い全圧４１２Ｐ及び４１６Ｐは、第１のＴｉプリカーサ及び第１のＮプリカーサの分圧に比べて高い第２のＴｉプリカーサ及び第２のＮプリカーサの分圧にそれぞれ対応する。しかしながら、実施形態はそのように限定されず、他の実施形態では、全圧４０４Ｐ及び４０８Ｐに比べて高い全圧４１２Ｐ及び４１６Ｐが、第１のＴｉプリカーサ及び第１のＮプリカーサの分圧に比べて同じか又は低い第２のＴｉプリカーサ及び第２のＮプリカーサの分圧にそれぞれ対応することができる。
図３Ａに示した方法３００に戻って参照すると、例えばバルク堆積フェーズである後段の１回以上の第２のＡＬＤサイクル中の第２のＴｉプリカーサ及び第２のＮプリカーサの曝露圧力の一方又は両方が、例えば核生成フェーズである前段の１回以上の第１のＡＬＤサイクル中の第１のＴｉプリカーサ及び第１のＮプリカーサの曝露圧力の一方又は両方に比べて高い。所与の実施形態では、曝露圧力は、プリカーサの分圧又は反応チャンバの全圧とすることができる。したがって、多様な実施形態では、図４を参照すると、第２のＴｉプリカーサへの曝露４１２及び第２のＮプリカーサへの曝露４１６の一方又は両方が、対応する第１のＴｉプリカーサへの曝露４０４及び第１のＮプリカーサへの曝露４０８の一方又は両方に比べて高い分圧及び／又は高い反応チャンバ全圧でそれぞれ行われることができる。
さらに図４を参照すると、多様な実施形態では、第１及び第２のサイクル４００Ａ及び４００Ｂ中のＴｉ及びＮプリカーサへの対応する曝露同士の間の対応する分圧又は全圧を、分圧上昇区間４０４Ａ、４０８Ａ、４１２Ａ、及び４１６Ａ、メイン曝露区間４０４Ｂ、４０８Ｂ、４１２Ｂ、及び４１６Ｂ、分圧降下区間４０４Ｃ、４０８Ｃ、４１２Ｃ、及び４１６Ｃのいずれか１つの区間中の対応する分圧又は全圧とすることができる。例えば、第２のＡＬＤサイクル４００Ｂ中のメイン曝露区間４１２Ｂ及び４１６Ｂのそれぞれの間の第２のＴｉプリカーサ及び第２のＮプリカーサの一方又は両方への曝露４１２、４１６を、第１のＡＬＤサイクル４００Ａ中のメイン曝露区間４０４Ｂ及び４０８Ｂのそれぞれの間の第１のＴｉプリカーサ及び第１のＮプリカーサの一方又は両方への曝露４０４、４０８に比べて高い全圧又は分圧で行うことができる。多様な実施形態では、第１及び第２のサイクル４００Ａ及び４００Ｂ中のＴｉ及びＮプリカーサへの対応する曝露同士の間の対応する分圧又は全圧を、曝露４０４、４０８、４１２、及び４１６中の対応する平均値、中間値、又はピーク値の分圧又は全圧とすることができる。
さらに図４を参照すると、図示の実施形態では、第１のＴｉプリカーサへの曝露４０４中と第１のＮプリカーサへの曝露４０８中の全圧及び／又は分圧が異なり、かつ、第２のＴｉプリカーサへの曝露４１２中と第２のＮプリカーサへの曝露４１６中の全圧及び／又は分圧が異なる。しかしながら、実施形態はそのように限定されず、そして所与の実施形態では、第１のＴｉプリカーサへの曝露４０４中と第１のＮプリカーサへの曝露４０８中の全圧及び／又は分圧を一定に維持することができ、かつ/又は、第２のＴｉプリカーサへの曝露４１２中と第２のＮプリカーサへの曝露４１６中の全圧及び／又は分圧を一定に維持することができる。
さらに図４を参照すると、第１のＴｉプリカーサへの曝露４０４中と第１のＮプリカーサへの曝露４０８中のそれぞれの全圧は、同じか又は異ならせることができるが、０．０１～０．２トル、０．２～０．４トル、０．４～０．６トル、０．６～０．８トル、０．８～１．０トル、１．０～１．５トル、１．５～２．０トル、２．０～２．５トル、２．５～３．０トル、又はこれらの値のいずれかにより規定される範囲内の圧力とすることができる。第２のＴｉプリカーサへの曝露４１２中と第２のＮプリカーサへの曝露４１６中のそれぞれの全圧は、同じか又は異ならせることができるが、３．０～４．０トル、４．０～５．０トル、５．０～６．０トル、６．０～７．０トル、７．０～８．０トル、８．０～９．０トル、９．０～１０．０トル、１０．０～１１．０トル、１１．０～１２．０トル、又はこれらの値のいずれかにより規定される範囲内の圧力とすることができる。第２のＴｉプリカーサへの曝露４１２中の反応チャンバの全圧（トルで測定）の、第１のＴｉプリカーサへの曝露４０４中のそれに対する比は、２～５、５～１０、１０～２０、２０～５０、５０～１００、又はこれらの値のいずれかにより規定される範囲内とすることができる。同様に、第２のＮプリカーサへの曝露４１６中の反応チャンバの全圧（トルで測定）の、第１のＮプリカーサへの曝露４０８中のそれに対する比は、２～５、５～１０、１０～２０、２０～５０、５０～１００、又はこれらの値のいずれかにより規定される範囲内とすることができる。曝露４０４、４０８、４１２、及び４１６の各々において、個々のＴｉ又はＮプリカーサは、反応チャンバ内のガス分子の全量の１～２％、２～５％、５～１０％、１０～２０％、２０～５０％、５０～１００％、又はこれらの値のいずれかにより規定される範囲内の割合とすることができる。
さらに図４を参照すると、多様な実施形態によれば、第１のＴｉプリカーサへの曝露４０４及び第１のＮプリカーサへの曝露４０８中の全圧又は分圧が、個々のプリカーサ及び不活性ガスの流量と反応チャンバのポンプ出力に関係して、第１のサイクル４００Ａすなわち段階中の堆積速度が、０．１０～０．２０Å／サイクル、０．２０～０．３０Å／サイクル、０．３０～０．４０Å／サイクル、０．４０～０．５０Å／サイクル、０．５０～０．６０Å／サイクルの間となるように、又は、第１のＴｉプリカーサへの曝露４０４及び第１のＮプリカーサへの曝露４０８を含むサイクル当たりこれらの値のいずれかに規定される範囲内の値となるようにように制御される。第２のＴｉプリカーサへの曝露４１２及び第２のＮプリカーサへの曝露４１６中の全圧又は分圧が、個々のプリカーサ及び不活性ガスの流量と反応チャンバのポンプ出力に関係して、第２のサイクル４００Ｂすなわち段階中の堆積速度が、０．２０～０．３０Å／サイクル、０．３０～０．４０Å／サイクル、０．４０～０．５０Å／サイクル、０．５０～０．６０Å／サイクル、０．６０～０．７０Å／サイクル、０．７０～０．８０Å／サイクルの間となるように、又は、第１のＴｉプリカーサへの曝露４０４及び第１のＮプリカーサへの曝露４０８を含むサイクル当たりこれらの値のいずれかに規定される範囲内の値となるようにように制御される。第２のサイクル４００Ｂ中の、第１のサイクル４００Ａ中に対するサイクル当たりの堆積速度の比は、１～１．５、１．５～２．０、２．５～３．０、又はこれらの値のいずれかにより規定される範囲内の比とすることができる。
発明者らは、ここに開示されたＴｉＮ薄膜の多様な技術的利点が、ＴｉＮを含む薄膜の第１の部分３７０（図３Ｂ）の形成３２０（図３Ａ）及び第２の部分３８０（図３Ｂ）の形成３３０が、半導体基板を、１～２５サイクル、２６～５０サイクル、５０～１００サイクル、１００～２００サイクル、２００～３００サイクル、３００～４００サイクル、４００～５００サイクル、５００～６００サイクル、又はこれらの値のいずれかにより規定される範囲内のサイクル数の第１のサイクル４００Ａ（図４）及び第２のサイクル４００Ｂ（図４）にそれぞれ曝露することを含むときに実現され得ることを見出した。多様な実施形態では、第２のサイクルの回数の、第１のサイクルの回数に対する比が、１、２、５、もしくは１０、又はこれらの値のいずれかにより規定される範囲内の比より大きくなり得るか、又は、１、０．５、０．１、もしくは０．１、又はこれらの値のいずれかにより規定される範囲内の比より小さくなり得る。第１の部分３７０（図３Ｂ）及び第２の部分３８０（図３Ｂ）を含むＴｉＮを含む薄膜の全厚は、結合した積層厚さを有することができ、それは約２５ｎｍ、２０ｎｍ、１５ｎｍ、１０ｎｍ、７ｎｍ、４ｎｍ、２ｎｍ、又はこれらの値のいずれかにより規定される範囲内の値を超えない。第１の部分３７０（図３Ｂ）と第２の部分３８０（図３Ｂ）との厚さの比は、約１：２０～１：１０、１：１０～１：５、１：５～１：２、１：２～１：１、１：１～２：１、２：１～５：１、５：１～１０：１、１０：１～２０：１、又はこれらの値のいずれかにより規定される範囲内の比とすることができる。所与の実施形態では、例えばコンフォーマリティが高いことが膜粗さが小さいことよりも重要である場合、第１の部分３７０（図３Ｂ）を相対的に薄くすることができ、一方、膜粗さが小さいことがコンフォーマリティが高いことよりも重要である場合、第２の部分３８０（図３Ｂ）を相対的に薄くすることができることが理解されるであろう。
さらに図４を参照すると、第１のＴｉプリカーサへの基板の曝露４０４と、第２のＴｉプリカーサへの基板の曝露４１２の各々は、基板の表面がほぼ全体的に又は部分的に第１のＴｉプリカーサ又は第２のＴｉプリカーサによりそれぞれ飽和されるように行われる。第１のＴｉプリカーサへの基板の曝露４０４と、第２のＴｉプリカーサへの基板の曝露４１２の各々の後、過剰な又は残留する第１及び／又は第２のＴｉプリカーサ又は基板表面に物理吸着又は化学吸着して留まらなかったそれらの反応生成物を、ポンプ排出及び／又はパージすることができる。
同様に、第１のＮプリカーサへの基板の曝露４０８と、第２のＮプリカーサへの基板の曝露４１６の各々は、基板の表面がほぼ全体的に又は部分的に第１のＮプリカーサ又は第２のＮプリカーサによりそれぞれ飽和されるように行われる。第１のＮプリカーサへの基板の曝露４０８と、第２のＮプリカーサへの基板の曝露４１６の各々の後、過剰な又は残留する第１及び／又は第２のＮプリカーサ又は基板表面に物理吸着又は化学吸着して留まらなかったそれらの反応生成物を、ポンプ排出及び／又はパージすることができる。基板を、第１のＴｉプリカーサへの１回以上の曝露及び第１のＮプリカーサへの１回以上の曝露へ供することによって、ＴｉＮの１サイクル当たりほぼ単層以下のもの形成することができる。同様に、基板を、第２のＴｉプリカーサへの１回以上の曝露及び第２のＮプリカーサへの１回以上の曝露へ供することによって、ＴｉＮの１サイクル当たりほぼ単層以下のものを形成することができる。
所与の実施形態では、第１のＴｉプリカーサへの曝露４０４、第１のＮプリカーサへの曝露４０８、第２のＴｉプリカーサへの曝露４１２、及び／又は第２のＮプリカーサへの曝露４１６を、他のプリカーサの導入前に連続して複数回行うことができる。例えば、所与の状況下では、基板をＴｉプリカーサ及び／又はＮプリカーサへ１回以上曝露することによって、例えば大きな立体障害の影響が存在する場合に、より高レベルの表面飽和を得ることができる点で有利である。
さらに図４を参照すると、第１のＴｉプリカーサ及び第１のＮプリカーサへの曝露の相対的順序は、競合する状況に応じて選択され得ることが理解されるであろう。所与の実施例では、第１のＴｉプリカーサを、基板表面が曝露される最初のプリカーサとすることが有利な場合がある。例えば、Ｓｉ表面の第１のＴｉプリカーサへの１回以上の直接曝露は、ＴｉＳｉの１つ以上の単層の形成をもたらすと共にＳｉＮの形成を妨げることができ、ひいては、下層のＳｉとその上に形成されるＴｉＮ層との間の接触抵抗を低減する点で有利となり得る。しかしながら、所与の他の実施例では、第１のＮプリカーサを、基板表面が曝露される最初のプリカーサとすることが有利な場合がある。例えばＳｉ表面を第１のＮプリカーサへ直接曝露することによって、１つ以上のＳｉＮの単層を意図的に形成することができ、それは積層のバリア特性を向上させるのに有利となり得る。
多様な実施形態において、第１のサイクル４０８Ａの各々における第１のＴｉ反応物及び／又は第１のＮプリカーサへの基板の曝露、並びに、第２のサイクル４０８Ｂの各々における第２のＴｉ反応物及び／又は第２のＮプリカーサへの曝露の頻度及び繰り返しは、プリカーサの立体障害の影響の感受性を含む様々な検討に基づいて、所望の厚さ及び化学量論を得るために変更し得ることが理解されるであろう。
多様な実施形態では、実施形態によるＴｉＮ層の第１及び第２の部分を形成するために同じか又は異ならせることができる第１及び第２のＴｉプリカーサの非限定的な例として、四塩化チタン（ＴｉＣｌ４）、テトラキス（ジメチルアミノ）チタン（ＴＤＭＡＴ）、又はテトラキス（ジエチルアミノ）チタン（ＴＤＥＡＴ）が含まれる。ＴｉＮの第１及び第２の部分において同じプリカーサを有することは、例えばコスト低減及び／又はプロセス設計の容易さの点で有利となり得る。しかしながら、ＴｉＮの第１及び第２の部分において異なるプリカーサを有することは、例えば異なる堆積特性又は膜品質の点で有利となり得る。
多様な実施形態では、実施形態によるＴｉＮ層の第１及び第２の部分を形成するために同じか又は異ならせることができる第１及び第２のＮプリカーサの非限定的な例として、アンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）、モノメチルヒドラジン（ＣＨ３（ＮＨ）ＮＨ２、"ＭＭＨ"）が含まれる。第１及び第２の部分において同じプリカーサを有することは、例えばコスト低減及び／又はプロセス設計の容易さの点で有利となり得る。しかしながら、ＴｉＮの第１及び第２の部分において異なるプリカーサを有することは、例えば異なる堆積特性又は膜品質の点で有利となり得る。
多様な実施形態では、パージ用の不活性ガスの非限定的な例として、窒素Ｎ２又はＡｒもしくはＨｅ等の希ガスが含まれる。
ここに記載した多様な技術的利点及び利益は、実施形態によれば、ＴｉＮを含む薄膜の第１及び第２の部分３７０、３８０（図３Ｂ）の一方又は両方が、３５０℃～８００℃、４５０℃～７５０℃、５００℃～７００℃、５５０℃～６５０℃、又はこれらの値のいずれかにより規定される範囲内の、例えば約６００℃の基板温度で形成される場合に実現することができる。プロセス中の温度調整には長時間かかる場合があるため、第１及び第２の部分３７０、３８０の成長中に同じ温度を維持することは、スループット及びプロセス制御の容易さのために有利となり得る。
多様な実施形態では、第１及び第２のＴｉプリカーサ並びに第１及び第２のＮプリカーサの各々の曝露時間又はパルス時間は、約０．１～１秒、１～１０秒、１０～３０秒、３０～６０秒、又はこれらの値のいずれかにより規定される範囲内の持続時間とすることができる。
有利な点として、多様な実施形態において、基板を異なる対応するプリカーサ曝露圧力下で複数回のサイクルに曝露する原子層堆積法を用いてＴｉＮ層が形成される場合、単一圧力設定による他のＡＬＤプロセスを用いて形成されたＴｉＮ膜を含む汎用的なＴｉＮ膜に対して表面粗さ及び電気抵抗率の一方又は両方を大きく低減することができる。ここに記載した方法により形成されかつ上記の厚さ及び第１と第２の部分３７０、３８０（図３Ｂ）厚さ比を有するＴｉＮを含む薄膜が堆積されると、薄膜の平均厚さに基づいて、３％、４％、５％、６％、７％、８％、及び９％、又はこれらの値のいずれかにより規定される範囲内の値の二乗平均平方根（ＲＭＳ）表面粗さを有することができる。それに替えて、上記の厚さ及び第１と第２の部分３７０、３８０（図３Ｂ）厚さ比を有するＴｉＮを含む薄膜が堆積されると、２．５ｎｍ、２ｎｍ、１．５ｎｍ、１．０ｎｍ、０．５ｎｍ、又はこれらの値のいずれかにより規定される範囲内の値のＲＭＳ表面粗さ値を有することができる。
ここに記載した方法により形成されかつ第１と第２の部分３７０、３８０（図３Ｂ）の上記の厚さ及び厚さ比を有するＴｉＮを含む薄膜が堆積されると、＜７０μΩ-ｃｍ、７０～１００μΩ-ｃｍ、１００～１３０μΩ-ｃｍ、１３０～１６０μΩ-ｃｍ、１６０～１９０μΩ-ｃｍ、１９０～２２０μΩ-ｃｍ、２２０～２５０μΩ-ｃｍ、２５０～２８０μΩ-ｃｍ、２８０～３１０μΩ-ｃｍ、又は３１０μΩ-ｃｍ以上、又はこれらの値のいずれかにより規定される範囲内の値、例えば約２００μΩ-ｃｍ未満の電気抵抗率を有することができる。
減小した表面粗さ及び電気抵抗率に加えて、ここに記載した方法により形成されたＴｉＮを含む薄膜は、高アスペクト比構造に堆積されるとき高いコンフォーマリティを有する。高アスペクト比構造の概念におけるコンフォーマリティの１つの尺度は、ここではステップカバレッジと称される。高アスペクト比構造は、例えばビア、ホール、トレンチ、キャビティ、又は類似の構造であり得る。図示の例として、図５は、高アスペクト比構造上に形成された薄膜のコンフォーマリティを定義しかつ／又は測定する幾つかの例示的な測定基準を説明するために、例示的な高アスペクト比構造５１６をその中に形成された半導体構造５００を概略的に示している。図示された高アスペクト比構造５１６は、その異なる部分において異なる厚さを有するＴｉＮ層５１２でライニングされる。ここに記載するように、高アスペクト比構造は、例えば高アスペクト比構造５１６の深さ又は高さ（Ｈ）を開口領域の幅（Ｗ）で割った比である、１より大きいアスペクト比を有する。図示の例では、高アスペクト比構造５１６は、半導体基板５０４上に形成された、例えば層間絶縁膜（ＩＬＤ）層である誘電体層５０８を貫通して形成されたビアであり、高アスペクト比構造５１６の底面は、下にある半導体５０４を露出させている。ＴｉＮ層５１２は、高アスペクト比構造５１６の異なる表面を異なる厚さで被覆することができる。ここに記載するように、高アスペクト比で形成された薄膜のコンフォーマリティを定義し又は測定する１つの尺度はステップカバレッジと称される。ステップカバレッジは、高アスペクト比構造の下部又は底部領域における薄膜の厚さと高アスペクト比構造の上部又は頂部領域における薄膜の厚さとの比として定義することができる。上部又は頂部領域は、開口の頂部から測定したＨの例えば０～１０％又は０～２５％における比較的小さい深さの高アスペクト比構造の領域とすることができる。下部又は底部領域は、開口の頂部から測定したＨの例えば９０～１００％又は７５～１００％における比較的大きい深さの高アスペクト比構造の領域とすることができる。所与の高アスペクト比構造においては、ステップカバレッジが、高アスペクト比構造の上部又は頂部の側壁面に形成された薄膜５１２Ｃの厚さに対する底面に形成された薄膜５１２Ａの厚さの比により定義され又は測定され得る。しかしながら、所与の高アスペクト比構造が、明確に規定される底面を有していないか又は曲率半径の小さい底面を有する場合があることは理解されるであろう。このような構造では、ステップカバレッジは、高アスペクト比構造の上部又は頂部の側壁面に形成された薄膜５１２Ｃの厚さに対する下部又は底部の側壁面に形成された薄膜５１２Ｂの厚さの比によってより一貫して定義または測定され得る。
上述したように、ここに開示された方法により形成されたＴｉＮを含む薄膜は、表面粗さ及び電気抵抗率が低減される一方、高アスペクト比構造における高いコンフォーマリティも提供する。多様な実施形態では、１、２、５、１０、２０、５０、１００、２００、又はこれらの値のいずれかにより規定される範囲内の値を超えるアスペクト比を有する高アスペクト比構造が、７０％、８０％、９０％、９５％、又はこれらの値のいずれかにより規定される範囲内の値を超えるここに定義されたステップカバレッジをもって実施形態によるＴｉＮ膜でコンフォーマルに被覆され得る。
［基板を、異なる対応するプリカーサ曝露圧力で複数回のサイクルに曝露することにより形成されたＴｉＮの物理的特性］
図６は、第１のサイクル（例えば核生成段階）と第２のサイクル（バルク堆積段階）を合計６００回で組み合わせた中から、０．５トルの比較的低いチャンバ圧力下でＴｉ及びＮプリカーサへ曝露する第１のサイクルの回数の関数として、実験的に測定された二乗平均平方根（ＲＭＳ）表面粗さの傾向６０４及びステップカバレッジの傾向６０８を示したグラフである。Ｔｉ及びＮプリカーサへの曝露の第２のサイクルは、５トルの比較的高いチャンバ圧力下で行った。図６の各実験データ点は、表面粗さ測定のためにネイティブＳｉＯ２被覆されたＳｉ上で成長したＴｉＮ膜、及び、ＳｉＯ２で形成され約４０：１のアスペクト比をもつビア内で成長したＴｉＮ膜から得られた。第１及び第２のサイクルの測定された堆積速度は、それぞれ０．２８Å／サイクル及び０．３８Å／サイクルであった。実験データは、第１のサイクル０回（０Å）／第２のサイクル６００回（２２８Å）、第１のサイクル５０回（１４Å）／第２のサイクル５５０回（２０９Å）、第１のサイクル２００回（５６Å）／第２のサイクル４００回（１５２Å）、第１のサイクル６００回（１６８Å）／第２のサイクル０回（０Å）の４つの異なるＴｉＮ膜で測定された。４つのＴｉＮ膜は、全体の厚さがそれぞれ約２２８Å、２２３Å、２０８Å、及び１６８Åであった。
上述したように、ＴｉＮ膜の測定された表面粗さの値は、比較的低圧力下での曝露を含む第１のサイクルの相対的な回数が増すと減小する。いかなる理論にも拘束されないが、これは、成長速度が遅いほど、表面粗さを低減しかつレイヤーバイレイヤー成長を促進する傾向がある表面拡散を増大させる傾向があるからと考えられる。第１のサイクル０回／第２のサイクル６００回、第１のサイクル５０回／第２のサイクル５５０回、及び第１のサイクル２００回／第２のサイクル４００回の薄膜について測定された表面粗さの値は、それぞれ２１Å、１７．５Å、及び１２．５Åであり、それぞれのＴｉＮ膜の全厚に対して約９％、８％、及び６％に対応する。
さらに上述したように、ＴｉＮ膜の測定されたステップカバレッジの値は、第１のサイクル６００回／第２のサイクル０回で成長させた膜に対して、第１のサイクル０回／第２のサイクル６００回で成長させた膜の方が高い値であった。いかなる理論にも拘束されないが、これは、より高い圧力がより多くのプリカーサを高アスペクト比の底面へ到達させる傾向があり、それがステップカバレッジを向上させる傾向があるからと考えられる。
しかしながら、驚くべきことに、発明者らは、第１のサイクルが約５０回（全サイクル回数の８％）までは、第１のサイクルの回数が増すとステップカバレッジが実際に向上することを見出した。したがって、所与の実施形態によれば、ＴｉＮ膜の第１の部分を形成することが、半導体基板を、各回が約３トル未満の比較的低い曝露圧力下での第１のＴｉプリカーサへの曝露と第１のＮプリカーサへの曝露を含む１～５０回のサイクルに交互に曝露することを含む。
図７Ａ～９は、基板を同じプリカーサ曝露圧力を用いたサイクルに曝露して成長させたＴｉＮ膜と、基板を異なる対応するプリカーサ圧力を用いた複数回のサイクルに曝露して成長させたＴｉＮ膜との間のさらなる実験による比較を示している。図７Ａは、基板が第２のサイクルに対応するのと同じプリカーサ曝露圧力下でＡＬＤサイクルに曝露される原子層堆積法により形成されたＴｉＮ層でライニングされた高アスペクト比ビアの透過型電子顕微鏡写真である。図７Ｂ及び７Ｃは、５トルの比較的大きいチャンバ圧力下でＴｉ及びＮプリカーサに曝露する第２のサイクルのみを用いて成長させたＴｉＮ膜の透過型電子顕微鏡写真（ＴＥＭ）である。これらのＴＥＭは、約４０：１のアスペクト比でＳｉＯ２中に形成されたビアの上部（図７Ｂ）及び下部（図７Ｃ）の領域で撮影した画像である。
比較として、図８Ａ及び８Ｂは、実施形態による、比較的低い（０．５トル）及び高い（５トル）チャンバ圧力でのＴｉ及びＮプリカーサへの曝露の第１及び第２のサイクルの組合せを用いて成長させたＴｉＮ膜の透過型電子顕微鏡写真（ＴＥＭ）である。これらのＴＥＭは、約４０：１のアスペクト比でＳｉＯ２中に形成されたビアの上部（図８Ａ）及び下部（図８Ｂ）の領域で撮影した画像である。
図９は、図７Ａ～７Ｃに示したＴＥＭ顕微鏡写真から測定された測定ステップカバレッジ９０４と図８Ａ～８Ｂに示したＴＥＭ顕微鏡写真から測定された測定ステップカバレッジ９０８との間の実験的統計比較を示すグラフである。図９のデータ点は、ビアの下部領域内の異なる位置と、ビアの上部領域内の異なる位置から取得した比を表している。ＴＥＭ画像からは容易に明らかではないが、図９の統計的比較は、単一曝露圧力を用いて堆積されたＴｉＮ膜における８７％に対し、実施形態にしたがって堆積されたＴｉＮ膜においては９３％という、より高い中央値ステップカバレッジを明確に示している。加えて、実施形態にしたがって堆積されたＴｉＮ真ｋうの測定する１つの尺度はステップカバレッジの統計的広がりは、単一曝露圧力を用いて堆積されたＴｉＮ膜のそれよりも大幅に小さく、後者は膜粗さが顕著に高いことを示している。
［用途］
ここに開示された多様な実施形態にしたがって異なる曝露圧力を用いて形成されたＴｉＮを含む薄膜は、多様な用途で用いることができ、特に基板が比較的高いアスペクト比構造及び／又は非金属表面を含む場合に、ここに開示されるＴｉＮ層の様々な有利な特性の恩恵を受けることができる。例示的な用途として、１、２、５、１０、２０、５０、１００、２００又はこれらの値のいずれかにより規定される範囲内の値を超えるアスペクト比（例えば深さを頂部の幅で割った値として定義される）を有するビア、ホール、トレンチ、キャビティ、又は類似の構造を蒸着することが含まれる。
例示として、図１０は、高濃度ドーピングされ得るアクティブ半導体基板領域上に形成された例えばソース又はドレインの接点である接点構造のための拡散バリアの概念における用途を概略的に示している。半導体デバイス１０００の部分が示され、その上に酸化物又は窒化物等の誘電材料を含む誘電体層１００８、例えば層間又は金属管誘電体（ＩＬＤ）層が形成されている。様々なドープ領域、例えばソース領域及びドレイン領域を含む基板１００４の様々な領域への接点を形成するために、誘電体層１００８を貫通するビア又はトレンチを形成することができる。ビア又はトレンチは、ビアの誘電体側壁と同様に、例えばシリコン基板表面である基板表面を含む露出した底面等の様々な非金属表面を露出させてもよい。ビアの底面及び側面は、ここに記載される多様な実施形態にしたがって形成されたＴｉＮ層の第１の部分（図３Ｂの第１の部分３７０に対応）でコンフォーマルに被覆され、次いで、第２の部分（図３Ｂの第２の部分３８０に対応）で被覆されることができる。ここに開示される多様な実施形態にしたがって、コンフォーマルな第１の部分を先ずビアの内面に直接形成し、次いでコンフォーマルな第２のＴｉＮ層を形成することができる。その後、ライニングされたビアに、例えばＷ、Ａｌ、又はＣｕ等の金属を充填して接点プラグ１０１６を形成することができる。例えば、ビアは、例えばＷＦ６を用いてＣＶＤによりタングステンで充填されてもよい。
実施形態にしたがって形成されたバリア層１０１２は、様々な理由で有利になり得る。特に、ＡＬＤによって形成されたバリア層１０１２のコンフォーマルな性質のために、その後の金属充填プロセス中のピンチオフの傾向が実質的に低減され得る。さらに、上述したように、バリア層１０１２は、例えば、基板１００４からのドーパント（Ｂ、Ｐ）のアウト拡散、並びに接点プラグ形成プロセスからの反応物、エッチング剤及び金属（例えば、Ｆ、Ｃｌ、Ｗ、又はＣｕ）のイン拡散等、それらに跨がる物質輸送の有効な阻止を提供することができる。 バリア効果は、表面粗さの低減とステップカバレッジの増加によって向上し得る。さらに、上述したように、レイヤーバイレイヤー成長モードは、バリア層１０１２の全体的な接触抵抗を低減することができる。さらに、膜粗さの低減によって、所望のバリア機能を達成しつつ、比較的薄いバリア層１０１２を形成することができ、接触抵抗のさらなる低減をもたらすことができる。
ここに開示された多様な実施形態により形成されたＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜の他の用途は、幾つか挙げると、凹んだ基板（埋込の電極又はライン等）、電極（ＤＲＡＭキャパシタ電極又はゲート電極等）、より高い金属レベルの金属化バリア（Ｃｕ接点／ライン用のビア／トレンチ内のバリア等）、３次元メモリ用の高アスペクト比鉛直ロッド電極又はビア、及びスルーシリコンビア（ＴＳＶ）等の多様な導電構造を含む。
本発明を、特定の実施形態を参照してここに記載したが、これらの実施形態は、本発明を限定する役割を果たすものではなく、説明のために記載されたものである。 本発明の主旨及び範囲から逸脱することなく、変更及び改良を行うことができることは、当業者にとって自明であろう。
ここに開示された様々な実施形態のこのような単純な変更及び改良は、開示された技術の範囲内にあり、開示された技術の特定の範囲は、添付の請求項によってさらに定義されるであろう。
以上において、実施形態のいずれか１つの特徴は、実施形態のいずれか他の１つの特徴と組み合わせ又は置換することができることが理解されよう。
文脈上明らかに他の場合を要求されない限り、本明細書及び特許請求の範囲を通じて、"有する（comprise）"、"からなっている（consisting）"、"含む（include）"、"含んでいる（including）"などの語は、排他的又は網羅的意味とは反対に、包括的意味で、すなわち、"含むが限定しない（including but not limited to）" の意味で解釈されるものとする。本明細書で一般的に使用される「結合（coupled）」という言葉は、直接接続されているか、又は１つ以上の中間要素を介して接続されている２つ以上の要素を指す。同様に、本明細書で一般的に使用される「接続された（connected）」という言葉は、直接接続されているか、又は１つ以上の中間要素を介して接続されている２つ以上の要素を指す。また、本明細書において、「本明細書（herein）」、「上（above）」、「下（below）」及びこれらに類する語は、本明細書の特定の部分を指すのではなく、全体としての本明細書を指すものとする。また、上記の、発明を実施するための形態の説明において、単数又は複数を用いた語は、文脈が許す限り、それぞれ複数又は単数を含む場合がある。２つ以上の項目のリストを指す「又は」という語は、その語の次の解釈の全てを包含する：リストの項目のいずれか、リストの全ての項目、及びリストの項目の任意の組合せ。
さらに、本明細書で使用される、特に「できる（can）」、「できた（could）」、「かもしれない（might）」、「場合がある（may）」、「等（e.g.）」、「例えば（for example）」、「など（such as）」などの条件付き語は、特に断りのない限り、又は使用される文脈内で理解されない限り、一般に、特定の実施形態が特定の特徴、要素及び／又は状態を含み、他の実施形態がそれらを含まないことを伝えることを意図している。したがって、このような条件付き語は、特徴、要素及び／又は状態が１つ以上の実施形態に何らかの形で必要であること、又は、これらの特徴、要素及び／又は状態が任意の特定の実施形態に含まれるか又は実行されるか否かを示唆することは一般に意図されていない。
特定の実施形態を説明したが、これらの実施形態は例示としてのみ提示されたものであり、開示の範囲を限定することを意図したものではない。実際、本明細書に記載された新規な装置、方法、及びシステムは、他の様々な形態で具現化されてもよく、さらに、本明細書に記載される方法及びシステムの形態における様々な省略、置換、及び変更を、本開示の主旨から逸脱せずに行うことができる。例えば、機能が所定の機構で示されているが、代替の実施形態では、異なる構成要素及び／又はセンサートポロジーで同様の機能を実行することができ、いくつかの機能は削除、移動、追加、細分化、結合、及び／又は修正されることができる。これらの各機能は、多様な異なる方法で実施することができる。上述した多様な実施形態の要素及び行為の任意の適切な組合せは、さらなる実施形態を提供するために組み合わされ得る。上述した様々な機能及びプロセスは、互いに独立して実施されてもよいし、様々な方法で組み合わされてもよい。本開示の特徴の全ての可能な組合せ及び下位の組合せは、本開示の範囲に入ることを意図されている。

Claims (29)

  1. 周期的気相蒸着プロセスによる窒化チタン（ＴｉＮ）を含む薄膜の形成方法であって、
    半導体基板を、各回が第１のＴｉプリカーサへの曝露及び第１のＮプリカーサへの曝露を含む１回以上の第１の周期的気相蒸着サイクルに曝露することにより前記半導体基板上に薄膜の第１の部分を形成することと、
    半導体基板を、各回が第２のＴｉプリカーサへの曝露及び第２のＮプリカーサへの曝露を含む１回以上の第２の周期的気相蒸着サイクルに曝露することにより前記薄膜の第１の部分上に薄膜の第２の部分を形成することと、を含み、
    前記１回以上の第２の周期的気相蒸着サイクル中の前記第２のＴｉプリカーサ及び前記第２のＮプリカーサの一方又は両方への曝露が、前記１回以上の第１の周期的気相蒸着サイクル中の前記第１のＴｉプリカーサ及び前記第１のＮプリカーサの一方又は両方への対応する曝露に比べてより高い圧力下で行われる、方法。
  2. 前記１回以上の第１の周期的気相蒸着サイクル中の第１のＴｉプリカーサ及び第１のＮプリカーサの一方又は両方への曝露が、約１トル未満のリアクタ圧力下で行われ、かつ、前記１回以上の第２の周期的気相蒸着サイクル中の前記第２のＴｉプリカーサ及び前記第２のＮプリカーサの一方又は両方への曝露が、約５トルを超えるリアクタ圧力下で行われる、請求項１に記載の方法。
  3. 前記１回以上の第２の周期的気相蒸着サイクル中の前記第２のＴｉプリカーサ及び前記第２のＮプリカーサの各々への曝露が、前記１回以上の第１の周期的気相蒸着サイクル中の前記第１のＴｉプリカーサ及び前記第１のＮプリカーサの各々への対応する曝露に比べて高い圧力下で行われる、請求項１に記載の方法。
  4. 前記薄膜の第１の部分を形成することが、半導体基板の前記第１のＴｉプリカーサへの曝露と前記第１のＮプリカーサへの曝露とを含む前記第１の周期的気相蒸着サイクルの１回当たり０．３Å未満の第１の堆積速度で堆積することを含み、かつ、
    前記薄膜の第２の部分を形成することが、半導体基板の前記第２のＴｉプリカーサへの曝露と前記第２のＮプリカーサへの曝露とを含む前記第２の周期的気相蒸着サイクルの１回当たり０．３Åを超える第２の堆積速度で堆積することを含む、請求項１に記載の方法。
  5. 前記薄膜の二乗平均平方根表面粗さが、前記薄膜の厚さの約８％未満である、請求項１に記載の方法。
  6. 前記薄膜の第１の部分及び第２の部分を形成することが、周期的サーマル気相蒸着による堆積を含む、請求項１に記載の方法。
  7. 前記薄膜の第１の部分を形成することが、半導体表面及び絶縁体表面の一方又は両方を前記１回以上の第１の周期的気相蒸着サイクルへ直接曝露することを含む、請求項１に記載の方法。
  8. 前記薄膜の第１の部分及び第２の部分の一方又は両方を形成することが、レイヤーバイレイヤー成長モードで成長させることを含む、請求項１に記載の方法。
  9. 前記薄膜の第１の部分を形成することが、半導体基板を、１～５０回の第１の周期的気相蒸着サイクルに交互に曝露することを含む、請求項１に記載の方法。
  10. 前記薄膜の第１の部分及び第２の部分を形成することが、４００℃～６００℃の間の温度で形成することを含む、請求項１に記載の方法。
  11. 前記半導体基板が、１を超えるアスペクト比をもつトレンチ又はビア内の非金属側壁表面を含む内面を備えたトレンチ又はビアを含み、かつ、
    前記薄膜を形成することが、前記内面をコンフォーマルにライニングすることを含み、前記トレンチ又はビアの高さの下部２５％上に形成された前記薄膜の厚さと、前記トレンチ又はビアの高さの上部２５％上に形成された前記薄膜の厚さとの比が０．９より大きい、請求項１に記載の方法。
  12. 前記薄膜の電気抵抗率が約２００μΩ-ｃｍ未満である、請求項１に記載の方法。
  13. 前記第１のＴｉプリカーサが前記第２のＴｉプリカーサと同じであり、かつ、前記第１のＮプリカーサが前記第２のＮプリカーサと同じである、請求項１に記載の方法。
  14. 周期的気相蒸着プロセスによる窒化チタン（ＴｉＮ）を含む薄膜の形成方法であって、
    アスペクト比が１より大きいトレンチ又はビアを含む半導体基板を設けることと、
    前記トレンチ又はビア内に薄膜の第１の部分を形成するために、前記半導体基板を、各回が第１のＴｉプリカーサへの曝露及び第１のＮプリカーサへの曝露を含む１回以上の第１の周期的気相蒸着サイクルに曝露し、かつ、前記薄膜の第１の部分上に薄膜の第２の部分を形成するために、前記半導体基板を、各回が第２のＴｉプリカーサへの曝露及び第２のＮプリカーサへの曝露を含む１回以上の第２の周期的気相蒸着サイクルに曝露することにより、前記トレンチ又はビア内に薄膜を形成することと、を含み、
    前記１回以上の第１の周期的気相蒸着サイクル中の前記第１のＴｉプリカーサ及び前記第１のＮプリカーサへの曝露が、前記１回以上の第２の周期的気相蒸着サイクル中の前記第２のＴｉプリカーサへの曝露及び前記第２のＮプリカーサへの対応する曝露に比べて異なる圧力下で行われる、方法。
  15. 前記１回以上の第２の周期的気相蒸着サイクル中の前記第２のＴｉプリカーサ及び前記第２のＮプリカーサの一方又は両方への曝露が、前記１回以上の第１の周期的気相蒸着サイクル中の前記第１のＴｉプリカーサ及び前記第１のＮプリカーサの一方又は両方への対応する曝露に比べて高い圧力下で行われる、請求項１４に記載の方法。
  16. 前記１回以上の第２の周期的気相蒸着サイクル中の前記第２のＴｉプリカーサ及び前記第２のＮプリカーサの一方又は両方への曝露が、前記１回以上の第１の周期的気相蒸着サイクル中の前記第１のＴｉプリカーサ及び前記第１のＮプリカーサの一方又は両方への対応する曝露に比べて５倍以上の高い圧力下で行われる、請求項１５に記載の方法。
  17. 前記第１の部分を形成することが、前記半導体基板を、１～５０回の第１の周期的気相蒸着サイクルに交互に曝露することを含む、請求項１４に記載の方法。
  18. 前記第１の部分を形成することが、前記半導体基板を、第１の回数の第１の周期的気相蒸着サイクルに曝露すること含み、かつ、前記第２の部分を形成することが、前記半導体を、前記第１の回数の第１の周期的気相蒸着サイクルの２倍より多い第２の回数の第２の周期的気相蒸着サイクルに曝露することを含む、請求項１４に記載の方法。
  19. 前記薄膜の二乗平均平方根表面粗さが、前記薄膜の厚さの約８％未満である、請求項１４に記載の方法。
  20. 前記ＴｉＮ層を形成することが、４００℃～６００℃の間の温度で周期的サーマル気相蒸着により形成することを含む、請求項１４に記載の方法。
  21. 前記トレンチ又はビアが５を超えるアスペクト比と、非金属側壁表面を含む内面とを有し、かつ、前記薄膜を形成することが、前記内面をコンフォーマルにライニングすることを含み、前記トレンチ又はビアの高さの下部２５％上に形成された薄膜の厚さと、前記トレンチ又はビアの高さの上部２５％上に形成された薄膜の厚さとの比が０．９より大きい、請求項１４に記載の方法。
  22. 前記第１のＴｉプリカーサが前記第２のＴｉプリカーサと同じであり、かつ、前記第１のＮプリカーサが前記第２のＮプリカーサと同じである、請求項１４に記載の方法。
  23. アスペクト比が５より大きいトレンチ又はビア内の非金属側壁表面を含む半導体基板と、
    前記非金属側壁表面をコンフォーマルにライニングするＴｉＮを含む薄膜と、を有し、
    前記トレンチ又はビアの高さの下部２５％上に形成された薄膜の厚さと、前記トレンチ又はビアの高さの上部２５％上に形成された薄膜の厚さとの比が０．９より大きい、半導体構造。
  24. 前記トレンチ又はビアのアスペクト比が１０より大きい、請求項２３に記載の半導体構造。
  25. 前記非金属側壁表面上に形成された前記薄膜の二乗平均平方根表面粗さが、前記薄膜の平均厚さに対して約８％未満である、請求項２３に記載の半導体構造。
  26. 前記トレンチ又はビアが誘電体側壁を有する、請求項２３に記載の半導体構造。
  27. 前記トレンチ又はビアが、前記半導体基板の半導体材料を露出させる底面を有する、請求項２３に記載の半導体構造。
  28. 前記ＴｉＮ層が、約２００μΩ-ｃｍ未満の電気抵抗率を有する、請求項２３に記載の半導体構造。
  29. 前記薄膜でライニングされた前記トレンチ又はビアが、タングステンを含む金属で充填されている、請求項２３に記載の半導体構造。
JP2022520985A 2019-10-08 2020-09-14 コンフォーマルかつ平滑な窒化チタン層及びその形成方法 Pending JP2022552204A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/595,945 US11482413B2 (en) 2019-10-08 2019-10-08 Conformal and smooth titanium nitride layers and methods of forming the same
US16/595,945 2019-10-08
PCT/US2020/050627 WO2021071625A1 (en) 2019-10-08 2020-09-14 Conformal and smooth titanium nitride layers and methods of forming the same

Publications (2)

Publication Number Publication Date
JP2022552204A true JP2022552204A (ja) 2022-12-15
JPWO2021071625A5 JPWO2021071625A5 (ja) 2023-09-20

Family

ID=75274960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022520985A Pending JP2022552204A (ja) 2019-10-08 2020-09-14 コンフォーマルかつ平滑な窒化チタン層及びその形成方法

Country Status (6)

Country Link
US (2) US11482413B2 (ja)
JP (1) JP2022552204A (ja)
KR (1) KR20220082859A (ja)
CN (1) CN114729451A (ja)
TW (1) TW202122621A (ja)
WO (1) WO2021071625A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040013803A1 (en) 2002-07-16 2004-01-22 Applied Materials, Inc. Formation of titanium nitride films using a cyclical deposition process
US6943097B2 (en) 2003-08-19 2005-09-13 International Business Machines Corporation Atomic layer deposition of metallic contacts, gates and diffusion barriers
US7966969B2 (en) 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US7776733B2 (en) 2007-05-02 2010-08-17 Tokyo Electron Limited Method for depositing titanium nitride films for semiconductor manufacturing
US20080305561A1 (en) 2007-06-07 2008-12-11 Shrinivas Govindarajan Methods of controlling film deposition using atomic layer deposition
JP5087657B2 (ja) * 2009-08-04 2012-12-05 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
TWI595112B (zh) * 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
KR102646467B1 (ko) * 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition

Also Published As

Publication number Publication date
TW202122621A (zh) 2021-06-16
US11482413B2 (en) 2022-10-25
WO2021071625A1 (en) 2021-04-15
US20210104396A1 (en) 2021-04-08
KR20220082859A (ko) 2022-06-17
US20230215725A1 (en) 2023-07-06
CN114729451A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202325889A (zh) 沈積方法
US11361992B2 (en) Conformal titanium nitride-based thin films and methods of forming same
JP2020029618A (ja) 周期的堆積プロセスによって基材の誘電体表面上にモリブデン金属膜を堆積させる方法および関連する半導体デバイス構造
US20230395369A1 (en) Smooth titanium nitride layers and methods of forming the same
JP2022552204A (ja) コンフォーマルかつ平滑な窒化チタン層及びその形成方法
US20220172988A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
US20220216060A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
JP2023552983A (ja) コンフォーマルかつ平滑な窒化チタン層及びその形成方法
JP2024511050A (ja) コンフォーマルかつ平滑な窒化チタン層及びその形成方法
JP2020029616A (ja) 基材および関連する半導体デバイス構造の誘電体表面上にモリブデン金属膜を堆積する方法
US20220301929A1 (en) Conformal titanium silicon nitride-based thin films and methods of forming same
US20220301928A1 (en) Conformal titanium silicon nitride-based thin films and methods of forming same
TW202307249A (zh) 以氮化鈦矽為主之保形薄膜及其形成方法
CN117355631A (zh) 保形且平滑的氮化钛层及其形成方法
CN117378032A (zh) 保形的氮化钛硅基薄膜及其形成方法
JP2020029617A (ja) 基材表面および関連する半導体デバイス構造上のギャップ特徴を充填するための方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230911