KR20210024418A - 기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법 및 이와 관련된 다결정 몰리브덴 막을 포함한 구조 - Google Patents

기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법 및 이와 관련된 다결정 몰리브덴 막을 포함한 구조 Download PDF

Info

Publication number
KR20210024418A
KR20210024418A KR1020200099642A KR20200099642A KR20210024418A KR 20210024418 A KR20210024418 A KR 20210024418A KR 1020200099642 A KR1020200099642 A KR 1020200099642A KR 20200099642 A KR20200099642 A KR 20200099642A KR 20210024418 A KR20210024418 A KR 20210024418A
Authority
KR
South Korea
Prior art keywords
film
molybdenum
nucleation
less
substrate
Prior art date
Application number
KR1020200099642A
Other languages
English (en)
Inventor
뷰샨 조프
에릭 크리스토퍼 스티븐스
샨카르 스와미나탄
로그하이에 로피
무스타파 무함마드
에릭 쉬로
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20210024418A publication Critical patent/KR20210024418A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L27/10891—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Abstract

기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법이 개시된다. 본 방법은, 기판을 반응 챔버 내에 제공하는 단계; 금속 산화물 핵생성 막 또는 금속 질화물 핵생성 막 중 하나를 포함한 핵생성 막을 기판의 노출 표면 상에 바로 증착하는 단계; 및 80

Description

기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법 및 이와 관련된 다결정 몰리브덴 막을 포함한 구조{METHODS FOR FORMING A POLYCRYSTALLINE MOLYBDENUM FILM OVER A SURFACE OF A SUBSTRATE AND RELATED STRUCTURES INCLUDING A POLYCRYSTALLINE MOLYBDENUM FILM}
관련 출원의 상호 참조
본 출원은, 본 출원과 동일한 날짜에 출원되고 "주기적 증착 공정에 의해 기판의 표면 상에 몰리브덴 질화물 막을 증착하기 위한 방법 및 이와 관련된 몰리브덴 질화물 막을 포함한 반도체 소자 구조"(출원 일련 번호 62/891,254)라는 명칭의 공동 출원에 관한 것이고, 그 내용이 본원에 참조로 포함된다.
기술분야
본 개시는, 일반적으로 기판의 표면 위에 다결정질 몰리브덴 금속 막을 형성하는 방법과, 구체적으로 기판의 표면 상에 핵생성 막을 바로 증착하고, 이어서 상기 핵생성 막 상에 다결정질 몰리브덴 막을 바로 증착하기 위한 방법에 관한 것이다. 본 개시는 또한 일반적으로 핵생성 막 상에 바로 배치된 다결정질 몰리브덴 막을 포함하는 구조에 관한 것이다.
일반적으로 첨단 기술 분기점에서의 반도체 소자 제조 공정은, 예를 들어 다결정질 몰리브덴 막과 같은 금속 막을 형성하기 위한 최첨단 증착 공정을 요구한다.
금속 막의 증착을 위한 공통적인 요건은 증착 공정이 매우 등각성이라는 것이다. 예를 들어, 높은 종횡비의 비평면 특징부를 포함한 3차원 구조 위에 금속 막을 균일하게 증착하기 위해 등각성 증착이 자주 요구된다. 금속 막의 증착을 위한 또 다른 공통 요건은 증착 공정이 대형 기판 영역 위에 걸쳐 연속적인 초박막을 증착할 수 있다는 것이다. 금속 막이 전기 전도성인 구체적인 경우에, 증착 공정은 낮은 전기 비저항성 막을 생성하도록 최적화될 필요가 있을 수 있다. 예를 들어, 최첨단 반도체 소자 응용에 일반적으로 이용되는 낮은 전기 비저항성 금속 막은 텅스텐 및/또는 구리를 포함할 수 있다. 그러나, 텅스텐 막 및 구리 막은 일반적으로 금속 막과 유전체 재료 사이에 배치된 두꺼운 장벽 층을 요구한다. 두꺼운 장벽 층은, 금속 종이 하부의 유전체 재료로 확산하는 것을 방지함으로써 소자의 신뢰성 및 소자 수율을 향상시키기 위해 이용될 수 있다. 그러나, 두꺼운 장벽 층은 일반적으로 높은 전기 비저항을 나타내고, 따라서 반도체 소자 구조의 전반적인 전기 비저항을 증가시킨다.
차세대 소자에서 텅스텐과 구리 막에 대한 잠재적 대체물은 몰리브덴 막을 포함할 수 있다. 예를 들어, 메모리, 로직, 및 폴리실리콘-금속 게이트 전극 구조를 사용한 기타 소자로서, 몰리브덴(Mo)은 텅스텐을 잠재적으로 대체할 수 있는 낮은 전기 비저항성 내화 금속이다. 몰리브덴 막은 또한 일부 유기 발광 다이오드, 액정 디스플레이, 및 박막 태양 전지 및 광전지에서 사용될 수 있다.
또한, 특정 반도체 제조 공정에서, 기판 내에/상에 배치된 비평면 특징부(예, 수직형 및/또는 수평형 트렌치) 내에, 예를 들어 다결정질 몰리브덴 막과 같은 금속 막을 형성하는 것이 바람직할 수 있다. 비평면 특징부 내의 금속 막의 형성은 금속 막으로 비평면 특징부를 적어도 부분적으로 또는 완전히 충진할 수 있고, 이 공정은 일반적으로 "갭 충진"이라 지칭된다. DRAM, 3D-NAND, 플래시 메모리 및 로직과 같은 소자 구조에서, 반도체 소자 구조 기하 형상이 감소하고 고 종횡비 특징부가 보다 보편적으로 자리하면서, 원하는 특성을 갖는 금속으로 비평면 특징부를 충진하는 것이 점차 어려워지고 있다.
따라서, 비평면 특징부를 포함한 기판 상에 다결정질 몰리브덴 갭 충진 공정을 가능하게 하는 물리적 특성 및 낮은 전기 비저항성을 갖는 다결정질 몰리브덴 막을 형성하기 위한 방법 및 관련 구조가 요구된다.
본 발명의 내용은 선정된 개념을 단순화된 형태로 소개하기 위해 제공된다. 이들 개념은 하기의 본 발명의 예시적 구현예의 상세한 설명에 더 상세하게 기재되어 있다. 본 발명의 내용은 청구된 요지의 주된 특징 또는 필수적인 특징을 구분하려는 의도가 아니며 청구된 요지의 범주를 제한하기 위해 사용하려는 의도 또한 아니다.
일부 구현예에서, 기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법이 제공된다. 상기 방법은, 기판을 반응 챔버 내에 제공하는 단계; 금속 산화물 핵생성 막 또는 금속 질화물 핵생성 막 중 하나를 포함한 핵생성 막을 상기 기판의 노출 표면 상에 바로 증착하는 단계; 80 Å 미만의 평균 결정립 크기를 갖는 복수의 몰리브덴 결정립을 포함한 다결정질 몰리브덴 막을 상기 핵생성 막 상에 바로 증착하는 단계를 포함할 수 있다.
일부 구현예에서, 다결정질 몰리브덴 막을 포함한 구조가 제공된다. 상기 구조는, 기판 표면; 금속 산화물 핵생성 막 또는 금속 질화물 핵생성 막 중 하나를 포함하고 상기 기판 표면 상에 바로 배치되는 핵생성 막; 80 Å 미만의 평균 결정립 크기를 갖는 복수의 몰리브덴 결정립을 포함하고 상기 핵생성 막 상에 바로 배치되는 다결정질 몰리브덴 막을 포함할 수 있다.
선행 기술에 비해 달성되는 장점 및 본 발명을 요약하기 위해, 본 발명의 특정 목적 및 장점이 앞서 본원에 기술되었다. 물론, 모든 목적 및 장점들이 본 발명의 임의의 특별한 구현예에 따라 반드시 달성되는 것이 아니라는 것을 이해하여야 한다. 따라서, 예들 들어 당업자는, 본 발명이, 본원에 교시 또는 제안될 수 있는 다른 목적들 또는 장점들을 반드시 달성하지 않고서, 본원에 교시되거나 제시된 바와 같은 하나의 장점 또는 여러 장점들을 달성하거나 최적화하는 방식으로 구현되거나 수행될 수 있다는 것을 인식할 것이다.
이들 구현예 모두는 본원에 개시된 본 발명의 범주 내에 있는 것으로 의도된다. 본 발명은 개시된 임의의 특정 구현예(들)에 한정되지 않으며, 이들 및 다른 구현예들은 첨부된 도면들을 참조하는 특정 구현예들의 다음의 상세한 설명으로부터 당업자에게 용이하게 분명할 것이다.
본 명세서는 본 발명의 구현예로 간주되는 것을 특별히 지적하고 명백하게 주장하는 청구범위로 결론을 내지만, 본 개시의 구현예의 장점은 첨부한 도면과 관련하여 읽을 때 본 개시의 구현예의 특정 예의 설명으로부터 더욱 쉽게 확인될 수 있고, 도면 중:
도 1a는 선행 기술의 구조에 대한 단면 개략도를 단순히 나타내고, 다수의 수직형 트렌치를 포함한다.
도 1b는 수직형 트렌치 내에 갭 충진 막을 형성한 다음의 도 1a의 선행 기술의 구조에 대한 단면 개략도를 단순히 나타낸다.
도 2는 본 개시의 구현예에 따라 기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법을 설명하는 예시적인 공정 흐름을 나타낸다.
도 3은 예시적 공정 흐름을 나타내고, 본 개시의 구현예에 따라 기판의 노출 표면 상에 핵생성 막을 바로 증착하기 위한 제1 주기적 증착 공정을 설명한다.
도 4는 예시적 공정 흐름을 나타내고, 본 개시의 구현예에 따라 핵생성 막 상에 다결정질 몰리브덴 막을 증착하기 위한 제2 주기적 증착 공정을 설명한다.
도 5a는 다수의 비평면 특징부를 갖는 기판을 포함한 구조의 단면 개략도를 단순하게 나타낸다.
도 5b는 본 개시의 구현예에 따라 기판의 노출 표면 상에 핵생성 막이 바로 증착된 다음의 도 5a의 구조의 단면 개략도를 단순하게 나타낸다.
도 5c는 본 개시의 구현예에 따라 핵생성 막 상에 다결정질 몰리브덴 막이 바로 증착된 다음의 도 5b의 구조의 단면 개략도를 단순하게 나타낸다.
특정 구현예 및 실시예가 아래에 개시되었지만, 당업자는 본 발명이 구체적으로 개시된 구현예 및/또는 본 발명의 용도 및 이들의 명백한 변형물 및 균등물을 넘어 확장된다는 것을 이해할 것이다. 따라서, 개시된 발명의 범주는 후술되는 구체적인 개시된 구현예에 의해 제한되지 않도록 의도된다.
본원에 제시된 예시는 임의의 특정한 재료, 구조, 또는 소자의 실제 뷰를 의도하려 하는 것은 아니며, 단지 본 발명의 구현예를 설명하기 위해 사용되는 이상화된 표현이다.
본원에서 사용되는 바와 같이, 용어 "기판"은, 사용될 수 있는, 또는 그 위에 구조, 소자, 회로, 또는 막이 형성될 수 있는, 임의의 하부 재료 또는 재료들을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "주기적 증착"은 반응 챔버 내로 둘 이상의 전구체(반응물)를 순차적으로 도입시켜 기판 위에 막을 증착하는 것을 지칭할 수 있으며 원자층 증착 및 주기적 화학 기상 증착과 같은 증착 기술을 포함한다.
본원에서 사용되는 바와 같이, 용어 "주기적 화학 기상 증착"은 원하는 막을 증착시키기 위해 기판 상에서 반응 및/또는 분해되는 둘 이상의 휘발성 전구체에 기판이 순차적으로 노출되는 임의의 공정을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "원자층 증착"(ALD)은 증착 사이클, 바람직하게는, 복수의 연속 증착 사이클이 반응 챔버에서 수행되는 기상 증착 공정을 지칭할 수 있다. 일반적으로, 각각의 증착 사이클 중에 전구체는 증착 표면(예, 기판 표면, 또는 이전 증착 ALD 사이클로부터의 재료와 같이 이전에 증착된 하부 표면)에 화학 흡착되고, 추가적인 전구체와 쉽게 반응하지 않는(즉, 자기 제한적 반응) 단층 또는 서브 단층을 형성한다. 그 후, 필요하면 증착 표면 상에서 화학 흡착된 전구체를 원하는 재료로 전환시키는 용도로, 반응물(예, 다른 전구체 또는 반응 가스)을 후속해서 반응 챔버에 도입시킬 수 있다. 일반적으로, 이러한 반응물은 전구체와 더 반응할 수 있다. 또한, 각각의 증착 사이클 중에 퍼지 단계도 사용할 수 있어, 반응 챔버로부터 과잉의 전구체를 제거하고/제거하거나, 화학 흡착된 전구체의 전환 이후 반응 챔버로부터 과잉의 반응물 및/또는 반응 부산물을 제거할 수 있다. 추가로, 본원에서 사용된 용어 "원자층 증착"은 전구체 조성물(들), 반응 가스, 및 퍼지(예, 불활성 캐리어) 가스의 교번 펄스로 수행되는 경우, "화학 기상 원자층 증착", "원자층 에피택시" (ALE), 분자 빔 에피택시(MBE), 가스 공급원 MBE, 또는 유기금속 MBE, 및 화학적 빔 에피택시와 같은 관련 용어들에 의해 지정된 공정을 포함하는 것을 또한 의미한다.
본원에 사용된 바와 같이, 용어 "막"은 본원에 개시된 방법에 의해 형성되거나 증착된 임의의 물리 연속적인 또는 물리 비연속적인 구조 및 재료를 지칭할 수 있다. 예를 들어, "막"은 2D 재료, 나노라미네이트, 나노막대, 나노튜브, 나노입자, 부분 또는 전체 분자 층 또는 부분 또는 전체 원자 층 또는 원자 및/또는 분자 클러스터를 포함할 수 있다. "막"은 핀홀을 갖는 재료 또는 층을 또한 포함할 수 있지만, 여전히 적어도 부분적으로 연속적일 수 있다.
본원에 사용된 바와 같이, 용어 "몰리브덴 할라이드 전구체"는 적어도 몰리브덴 성분 및 할라이드 성분을 포함하는 반응물을 지칭할 수 있으며, 할라이드 성분은 염소 성분, 요오드 성분 또는 브롬 성분 중 하나 이상을 포함할 수 있다.
본원에 사용된 바와 같이, 용어 "몰리브덴 옥시할라이드"는 적어도 몰리브덴 성분, 산소 성분 및 할라이드 성분을 포함하는 반응물을 지칭할 수 있다.
본원에 사용된 바와 같이, 용어 "환원제"는 산화 환원 화학 반응에서 다른 종에 전자를 제공하는 반응물을 지칭할 수 있다.
본원에 사용된 바와 같이, 용어 "다결정질 막"은 막의 결정질 구조의 적어도 단거리 정렬을 나타내는 막을 지칭할 수 있으며, 또한 용어 "다중 결정질 막", 또는 "다결정 막"을 포함한다. "다결정질 막"은 또한 복수의 결정립을 포함한 막을 지칭할 수도 있다.
본원에서 사용된 바와 같이, 용어 "비정질" 및 "비정질 막"은 막 구조의 정렬이 실질적으로 전혀 나타나지 않는 막을 지칭할 수 있다.
본원에서 사용된 바와 같이, 용어 "결정립 크기"는 다결정질 막의 x-선 회절(XRD) 측정에 의해 결정되는 대로 다결정질 막 내의 복수의 결정립의 평균 크기를 지칭할 수 있다.
본원에서 사용된 바와 같이, 용어 "비평면 특징부"는 비평면 기판의 두 개의 대향하는 표면 사이에 배치된 개구 또는 공동을 지칭할 수 있으며, "수직형 비평면 특징부" 및 "수평형 비평면 특징부"를 포함할 수 있다.
본원에서 사용된 바와 같이, 용어 "수직형 비평면 특징부"는, 기판의 표면으로부터 상향 연장되는 두개의 돌출부의 대향하는 경사 측벽 사이, 또는 기판의 표면으로 하향 연장되는 압흔의 대향하는 경사 측벽 사이에 배치된 개구 또는 공동을 포함할 수 있다. "수직형 비평면 특징부"의 비제한적인 예시는, v 형상 수직형 트렌치, 테이퍼 형상 수직형 트렌치, 오목 형상 수직형 트렌치, 수직형 개구, 수직형 공극, 및 수직 관통 실리콘 비아형 트렌치를 포함할 수 있지만, 이에 제한되지 않는다. 예를 들어, 수직형 비평면 특징부는 특징부의 베이스에서 한 지점에 만나는 인접한 측벽을 포함할 수 있거나, 수직 비평면 특징부는 평평한 베이스 표면에 안정적인 특징부의 베이스를 포함할 수 있다. 본원에서 사용된 바와 같이, "수직형"은, 대향하는 측벽의 기울기를 특히 기판의 수평 평면과 수직인 기울기로 제한하지 않는다.
본원에서 사용된 바와 같이, 용어 "수평형 비평면 특징부"는 실질적으로 수평인 두 개의 대향 표면 사이에 배치된 개구 또는 공동을 포함할 수 있으며, 상기 실질적으로 수평인 대향 표면은 "수평형 비평면 특징부"를 한정한다.
본원에서 사용된 바와 같이, 용어 "라인 굽힘"은 인접하는 비평면 특징부 사이에 배치된 기판 부위의 휨 또는 왜곡을 지칭할 수 있으며, 상기 굽힘 또는 왜곡은 비평면 특징부 내의 갭 충진 막의 형성으로부터 야기된다. 예를 들어, 비평면 기판은, 기판으로 하향 연장되는 수직형 트렌치와 같이 복수의 "수직형 비평면 특징부"를 포함할 수 있다. 인접한 "수직형 비평면 특징부" 사이의 부위는 라인 특징부로서 지칭될 수 있다. 라인 특징부는, 복수의 비평면 특징부를 포함한 기판 내에 갭 충진 금속이 형성되는 경우에 라인 굽힘(즉, 왜곡)을 겪을 수 있다.
"라인 굽힘"의 개념은, 복수의 비평면 특징부 내에 갭 충진 막을 형성하기 위한 선행 기술의 방법을 나타낸 도 1a 및 도 1b를 참조하여 더욱 상세히 나타나 있다.
보다 상세하게, 도 1a는 갭 충진 공정 전에 구조(100)의 단면 개략도를 단순하게 나타낸다. 구조(100)는 비평면 특징부(104)의 어레이를 포함한 기판(102)을 포함하고, 이 실시예에서 기판(102) 내에 배치된 수직형 트렌치를 포함한다. 인접한 수직형 트렌치(104)의 각각 사이에 복수의 라인 특징부(106)가 배치된다. 복수의 라인 특징부(106)는 실질적으로 규칙적인 피치(x)를 갖고, 피치(x)는 하나의 라인 특징부의 중간 수직 축(예, 축(108A))과 인접하는 라인 특징부의 중간 수직 축(예, 축(108B)) 사이의 거리로서 정의될 수 있다. 도 1a에 나타낸 바와 같이 수직형 트렌치(104)의 어레이는 경사 측벽을 포함할 수 있으며, 여기서 각각의 수직형 트렌치의 폭은 수직형 트렌치의 상부/개구에서 수직형 트렌치의 베이스로 갈수록 감소한다. 수직형 트렌치의 어레이 각각의 폭(y)은, 수직형 트렌치의 대향하는 측벽 사이의 거리를 측정함으로써 결정될 수 있다. 예를 들어, 도 1a의 구조(100)에서, 수직형 트렌치는 v 형상의 수직형 트렌치를 포함하고, 여기서 도 1a에 나타낸 바와 같이, v 형상의 트렌치 각각의 폭(y)은, 대향하는 측벽의 최상부 사이의 거리를 측정함으로써 결정될 수 있다.
비제한적인 예로서, 도 1a의 구조(100)는 갭 충진 막의 증착 이전에 부분적으로 제조된 동적 랜덤 액세스 메모리(DRAM) 소자 구조의 일부를 포함할 수 있으며, 여기서 부분적으로 제조된 DRAM 소자 구조는 매립된 워드라인(bWL) 트렌치(예, 수직형 트렌치(104)) 및 DRAM 워드라인(예, 라인 특징부(106))의 규칙적인 어레이를 포함한다.
도 1b는, 수직형 트렌치의 어레이 내에 갭 충진 막의 증착에 따라 수직형 트렌치를 갭 충진 막으로 충진한 다음의 (도 1a의) 구조(100)를 포함한 종래 기술의 구조(110)의 단면 개략도를 단순하게 나타낸다. 도 1b에 나타낸 바와 같이, 갭 충진 막(112)의 증착에 기인해서 인접한 수직형 트렌치(104) 사이에 배치된 라인 특징부(106)는 굽혀지고(또는 왜곡됨), 갭 충진 막 증착으로 기인해서 라인 특징부(106)의 한 때 규칙적인 어레이는 더욱 무질서해진다. 라인 특징부(106)의 굽힘은, 도 1b의 v 형상의 수직형 트렌치의 최상부에서 측정된 바와 같이 폭(z)으로 표시된 대로 수직형 비평면 구조(104)의 폭의 변동을 증가시키는 결과를 야기한다.
본원에서 사용된 바와 같이, 용어 "백분율 라인 굽힘"은 비평면 특징부 및 라인 특징부의 규칙적인 어레이를 포함한 기판 상의 갭 충진 막의 증착에 의해 야기되는 라인 굽힘의 정도를 정량화할 수 있다. 백분율 라인 굽힘은 다음 식(I)에 의해 계산될 수 있다:
Figure pat00001
여기서 오프셋은 하기 식 (II)에 의해 계산된다:
Figure pat00002
즉, 오프셋의 값은, 갭 충진 막 증착 전 비평면 특징부(예, 수직형 트렌치)의 평균 폭((z)의 평균값)에서 갭 충진 막 증착 전 비평면 특징부(예, 수직형 트렌치)의 평균 폭(평균값(y))을 뺀 값의 절대값과 같다. 비제한적인 예로서, 오프셋은, 갭 충진 막 증착 전에 복수의 비평면 특징부의 폭(y)을 측정하고 이어서 비평면 특징부에 갭 충진 막을 증착한 후에 복수의 비평면 특징부에 대한 폭(z)을 측정함으로써 통계적으로 확립될 수 있다. (z)의 평균 및 (y)의 평균은, 예를 들어 주사 전자 현미경과 같은 고배율 현미경 기술을 이용하여 측정될 수 있다.
본원에서 사용된 바와 같이, 용어 "이음매"는 갭 충진 막의 선단 에지의 접경에 의해 형성된 라인 또는 하나 이상의 거대 공극을 지칭할 수 있다. 예를 들어, 이음매는 금속 갭 충진 막 내의 부위를 지칭할 수 있으며, 여기서, 비평면 특징부의 대향하는 측벽 상에서 성장하는 두 개의 금속 막의 선단 에지가 서로 접촉한다. 따라서, "이음매"는 일반적으로 금속 충진된 비평면 특징부의 중심에 배치된다. 금속 갭 충진 막에 이음매를 형성하는 것은 바람직하지 않을 수 있고, 반도체 소자 제조 공정에서의 열악한 소자 성능 및 후속 문제를 야기할 수 있다. 갭 충진 막 내에서 "이음매"의 존재는, 주사 투과 전자 현미경(STEM), 또는 투과 전자 현미경(TEM)을 사용하여 관찰될 수 있다.
다수의 예시적인 물질은 본 개시의 구현예를 통해 주어지고, 예시적인 물질 각각에 주어진 화학식을 제한적인 것으로 이해해서는 안되고, 주어진 예시 물질이 주어진 예시적 화학량론에 의해 제한되어서는 안 되는 점을 주목해야 한다.
본 개시는, 중간 핵생성을 이용하여 기판 표면 위에 다결정질 몰리브덴 막을 형성하기 위한 방법을 포함한다. 다결정질 몰리브덴 막은, 예를 들어 낮은 전기 비저항성 금속 갭 충진 막, 3D-NAND용 라이너 층, DRAM 워드 라인 특징부 또는 CMOS 로직 응용의 배선 물질과 같은 다수의 응용에 이용될 수 있다. 중간 핵생성 막을 사용하여, 즉 높은 전기 비저항성 라이너 층을 사용하지 않고 기판 표면 위에 다결정질 몰리브덴 막을 증착하는 능력은, 로직 응용에서, 즉 CMOS 구조에서의 배선 및 3D-NAND 및 DRAM 구조와 같은 메모리 응용에서의 워드 라인/비트 라인에 대해 보다 낮은 전기 비저항성을 허용할 수 있다.
또한, 본 개시의 구현예는 다결정질 몰리브덴 막의 증착을 위해 활용된 핵생성 막을 제공할 수 있으며, 핵생성 막은 다결정질 몰리브덴 막의 품질을 개선할 수 있다. 예를 들어, 다결정질 몰리브덴 막의 증착 전에 핵생성 막을 증착하면, 감소된 표면 거칠기 및/또는 감소된 결정립 크기를 갖는 다결정질 몰리브덴 막을 생성할 수 있다. 본 개시의 구현예에 따라 형성된 다결정질 몰리브덴 막의 개선된 특성은, 비평면 특징부 및 라인 특징부의 어레이를 포함한 구조에서 금속 갭 충진 막을 개선하고 백분율 라인 굽힘의 감소를 초래할 수 있다.
따라서, 본 개시의 구현예는, 중간 핵생성 막을 이용하여 기판의 표면 위에 다결정질 몰리브덴 막을 형성하기 위한 방법을 포함할 수 있다. 본 개시의 방법은, 기판을 반응 챔버 내에 제공하는 단계; 금속 산화물 핵생성 막 또는 금속 질화물 핵생성 막 중 하나를 포함한 핵생성 막을 상기 기판의 노출 표면 상에 바로 증착하는 단계; 80 Å 미만의 평균 결정립 크기를 갖는 복수의 몰리브덴 결정립을 포함한 다결정질 몰리브덴 막을 상기 핵생성 막 상에 바로 증착하는 단계를 포함할 수 있다.
중간 핵생성 막을 이용하여 기판 표면 위에 다결정질 몰리브덴 막을 형성하기 위한 예시적인 공정이 도 2를 참조하여 나타나 있다. 예시적인 공정(200)(도 2)은 두 개의 별개 증착 공정, 기판의 노출 표면 상에 바로 핵생성 막을 증착하는 제1 증착 공정, 및 상기 핵생성 막 상에 다결정질 몰리브덴 막을 바로 증착하는 제2 증착 공정을 포함할 수 있다.
도 2를 참조하여 보다 상세하게, 예시적인 공정(200)은, 기판을 반응 챔버에 제공하는 단계를 포함하는 공정 블록(210)에 의해 개시될 수 있다.
본 개시의 일부 구현예에서, 기판은, 본원에 전술한 바와 같이, 복수의 비평면 특징부를 포함한 비평면 기판을 포함할 수 있다. 본 개시의 구현예는 수직형 비평면 특징부 및/또는 수평형 비평면 특징부를 충진하는 것으로 제한되지 않으며, 기판 내에 및/또는 기판 상에 배치된 비평면 특징부의 다른 기하 구조도 본원에 개시된 공정에 의해 다결정질 몰리브덴 막으로 충진될 수 있음을 유의해야 한다.
일부 구현예에서, 비평면 기판은 반도체, 유전체 및 금속을 포함하지만 이에 제한되지 않는 하나 이상의 재료 및 재료 표면을 포함할 수 있다.
일부 구현예에서, 기판은 실리콘(Si), 게르마늄(Ge), 게르마늄 주석(GeSn), 실리콘 게르마늄(SiGe), 실리콘 게르마늄 주석(SiGeSn), 실리콘 카바이드(SiC), 또는 III-V족 반도체 재료와 같이 반도체 재료 또는 표면을 포함할 수 있으나 이에 제한되지 않는다.
일부 구현예에서, 기판은 순수 금속, 금속 질화물, 금속 탄화물, 금속 붕소화물 및 이들의 혼합물과 같은 금속성 재료 및 표면을 포함할 수 있지만, 이에 제한되는 것은 아니다.
일부 구현예에서, 기판은 실리콘 함유 유전체 재료 및 금속 산화물 유전체 재료와 같은 유전체 재료 및 표면을 포함할 수 있으나 이에 제한되지 않는다. 일부 구현예에서, 실리콘 함유 유전체 재료는, 실리콘 디옥사이드(SiO2), 실리콘 서브옥사이드, 실리콘 나이트라이드(Si3N4), 실리콘 옥시나이트라이드(SiON), 실리콘 옥시카바이드(SiOC), 실리콘 옥시카바이드나이트라이드(SiOCN), 실리콘 카본나이트라이드(SiCN) 중 하나 이상을 포함할 수 있다. 일부 구현예에서, 금속 산화물 유전체 재료는, 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2), 탄탈륨 산화물(Ta2O5), 지르코늄 산화물(ZrO2), 티타늄 산화물(TiO2), 하프늄 규산염(HfSiOx), 및 란타늄 산화물(La2O3) 중 하나 이상을 포함할 수 있다.
본 개시의 일부 구현예에서, 기판은 엔지니어링된 기판을 포함할 수 있고, 여기서 반도체 층이 그 사이에 배치된 중간 매립 옥사이드(BOX)를 갖는 벌크 지지체 위에 배치된다.
일부 구현예에서, 본원에 기술된 공정에서 사용되는 기판은 소자 구조를 포함할 수 있고, 부분적으로 제조된 소자 구조를 포함하고, 기판의 표면 내에 또는 그 위에 형성된다. 예를 들어, 기판은, 예컨대 트랜지스터 및/또는 메모리 요소와 같이 부분 제작되고/부분 제작되거나 제작된 소자 구조를 포함할 수 있다. 일부 구현예에서, 기판은 단결정질 표면 및/또는 하나 이상의 이차 표면을 포함할 수 있고, 상기 이차 표면은 비단결정질 표면, 예를 들어 다결정질 표면 및/또는 비정질 표면을 포함할 수 있다.
기판은 다결정질 몰리브덴 막을 형성하기 위해 구성된 반응 챔버 내에 로딩될 수 있다. 일부 구현예에서, 핵생성 막은, 화학 기상 증착(CVD) 공정, 침지 증착 공정, 플라즈마 강화 화학 기상 증착(PECVD) 공정 또는 물리 기상 증착(PVD) 공정을 포함하나 이에 제한되지 않는 하나 이상의 증착 공정에 의해 기판의 노출 표면 상에 바로 증착될 수 있다. 본 개시의 특정 구현예에서, 핵생성 막은 제1 주기적 증착 공정을 사용하여 증착될 수 있다.
일부 구현예에서, 다결정질 몰리브덴 막은, 화학 기상 증착(CVD) 공정, 침지 증착 공정, 플라즈마 강화 화학 기상 증착(PECVD) 공정 또는 물리 기상 증착(PVD) 공정을 포함하나 이에 제한되지 않는 하나 이상의 증착 공정에 의해 핵생성 막 상에 바로 증착될 수 있다. 본 개시의 특정 구현예에서, 다결정질 몰리브덴 막은 제2 주기적 증착 공정을 사용하여 증착될 수 있다.
일부 구현예에서, 핵생성 막 및 다결정질 몰리브덴 막 모두는, 특히 고 종횡비 특징부를 포함한 비평면 기판 위에 막을 증착하는 경우, 주기적 증착 공정을 채택할 수 있는 고유한 등각성 및 스텝 커버리지로 인해 주기적 증착 공정을 사용하여 증착될 수 있다.
본 개시의 다결정질 몰리브덴 막을 형성할 수 있는 반응기(들) 및 이와 관련된 반응 챔버(들)는, 예를 들어 원자층 증착 공정(ALD) 또는 주기적 화학 기상 증착 공정(CCVD)과 같은 주기적 증착 공정을 수행하도록 구성될 수 있다. 따라서, 일부 구현예에서, 본 개시의 구현예를 수행하기에 적합한 반응기(들)는 전구체를 제공하도록 구성된 CVD 반응기뿐만 아니라 ALD 반응기를 포함할 수 있다. 일부 구현예에 따라, 샤워헤드 반응기가 사용될 수 있다. 일부 구현예에 따라, 크로스 플로우, 배치, 미니배치 또는 공간 ALD 반응기가 사용될 수 있다.
본 개시의 일부 구현예에서, 배치식 반응기가 사용될 수 있다. 일부 구현예에서, 수직형 배치식 반응기가 사용될 수 있다. 예를 들어, 수직형 배치식 반응기는 반응 챔버, 및 반응 챔버 내부 또는 외부로 10 내지 200매의 기판의 배치를 지지하도록 구성된 보트를 이동시키도록 구성되고 배열된 엘리베이터를 포함할 수 있다. 다른 구현예에서, 배치식 반응기는 10매 이하의 웨이퍼, 8매 이하의 웨이퍼, 6매 이하의 웨이퍼, 4매 이하의 웨이퍼 또는 2매 이하의 웨이퍼를 수용하도록 구성된 미니 배치식 반응기를 포함한다. 배치식 반응기가 사용되는 일부 구현예에서, 웨이퍼 대 웨이퍼 비-균일도는 3%(1 시그마) 미만, 2% 미만, 1% 미만 또는 심지어 0.5% 미만이다.
본원에서 설명된 대로 다결정질 몰리브덴을 형성하기 위한 예시적 공정은, 클러스터 툴에 연결된 반응기(들) 또는 이와 연관된 반응 챔버(들)에서 선택적으로 수행될 수 있다. 클러스터 툴에서, 각각의 반응 챔버는 한 유형의 공정에 전용되기 때문에, 각각의 모듈 내 반응 챔버의 온도는 일정하게 유지될 수 있으며, 이로부터 각각의 공정이 실행되기 전에 기판이 공정 온도로 가열되는 반응 챔버에 비해 처리량이 향상된다. 추가적으로 클러스터 툴에서는, 기판 사이의 원하는 공정 압력까지 반응 챔버를 펌핑하는 시간이 줄어들 수 있다. 일부 구현예에서, 본원에서 개시된 예시적 공정은 다수의 반응 챔버를 포함한 클러스터 툴에서 수행될 수 있으며, 각각의 개별 반응 챔버는 기판을 개별적인 반응물에 노출시키는 데 사용될 수 있으며, 기판은 다수의 반응물에 노출시키기 위해 상이한 반응 챔버 사이에서 이송될 수 있으며, 기판의 이송은 기판 및 그 위에 증착된 막의 오염을 방지하기 위해 제어된 분위기 하에서 수행된다. 예를 들어, 핵생성 막의 증착은 클러스터 툴과 연관된 제1 반응 챔버 내에서 제1 주기적 증착 공정에 의해 수행될 수 있고, 다결정질 몰리브덴 막의 증착은 동일한 클러스터 툴과 관련된 제2 반응 챔버 내에서 제2 주기적 증착 공정에 의해 수행될 수 있으며, 제어된 환경 하에서 상기 제1 반응 챔버와 제2 반응 챔버 사이에서 기판의 이송이 수행되어 오염을 방지한다. 본 개시의 일부 구현예에서, 본 개시의 공정은 다수의 반응 챔버를 포함하는 클러스터 툴에서 수행될 수 있으며, 각각의 개별 반응 챔버는 기판을 다른 온도로 가열하도록 구성될 수 있다.
일부 구현예에서, 본 개시의 증착 공정은 로드락을 구비할 수 있는 단일 독립형 반응기에서 수행될 수 있다. 이러한 구현예에서, 각각의 공정 실행 사이에 반응 챔버를 냉각할 필요가 없다. 예를 들어, 단일 독립형 반응기는 핵생성 막 및 다결정질 막 둘 모두를 증착함으로써, 둘 이상의 반응 챔버 사이에 기판(들)을 전달할 필요성을 제거하도록 구성될 수 있다.
일단 기판이 적절한 반응 챔버, 예를 들어 주기적 증착 공정을 위해 구성된 반응 챔버에 로딩되면, 다결정질 몰리브덴 막을 형성하기 위한 예시적인 공정(200)(도 2)은, 기판의 노출 표면 상에 핵생성 막을 바로 증착하는 단계를 포함하는 공정 블록(220)에 의해 진행될 수 있으며, 핵생성 막은 금속 산화물 핵생성 막 또는 금속 질화물 핵생성 막 중 하나를 포함한다. 공정 블록(220) 및 그 구성 서브 공정은, 기판의 노출 표면 상에 핵생성 막을 바로 증착하기 위한 예시적인 제1 주기적 증착 공정을 나타내는 도 3을 참조하여 보다 상세하게 설명된다.
보다 상세하게, 기판의 노출 표면 상에 핵생성 막을 바로 증착하기 위한 제1 주기적 증착 공정(즉, 도 3의 공정(220))은, 기판을 원하는 증착 온도, 즉 기판 온도로 가열하는 단계를 포함하는 서브 공정 블록(310)에 의해 진행될 수 있다. 예를 들어, 기판은 약 800℃ 미만, 또는 약 700℃ 미만, 또는 약 600℃ 미만, 또는 약 500℃ 미만, 또는 약 400℃ 미만, 또는 약 300℃ 미만, 또는 심지어 약 200℃ 미만의 증착 온도로 가열될 수 있다. 본 개시의 일부 구현예에서, 제1 주기적 증착 공정 동안의 기판 온도는 250℃ 내지 800℃, 또는 300℃ 내지 600℃, 또는 550℃ 내지 600℃일 수 있다.
일부 구현예에서, 핵생성 막 증착을 위해 사용된 증착 온도는, 증착 중인 핵생성 막의 조성에 의존할 수 있다. 예를 들어, 본 개시의 일부 구현예에서, 핵생성 막은 알루미늄 산화물 핵생성 막, 몰리브덴 산화물 핵생성 막, 텅스텐 산화물 핵생성 막, 루테늄 산화물 핵생성 막, 레늄 산화물 핵생성 막, 또는 이리듐 산화물 핵생성 막을 포함하지만 이에 제한되지 않는 금속 산화물 핵생성 막을 포함할 수 있다. 이러한 예시적인 구현예에서, 금속 산화물 핵생성 막의 증착 동안 기판의 온도는 약 800℃ 미만, 또는 약 600℃ 미만, 또는 약 500℃ 미만, 또는 약 400℃ 미만, 또는 심지어 약 300℃ 미만이다. 일부 구현예에서, 금속 산화물 핵생성 막의 증착 동안 기판의 온도는 250℃ 내지 550℃일 수 있다.
일부 구현예에서, 핵생성 막은 금속 질화물 핵생성 막을 포함할 수 있다. 예를 들어, 금속 질화물 핵생성 막은 몰리브덴 질화물 핵생성 막을 포함할 수 있다. 이러한 예시적인 구현예에서, 몰리브덴 질화물 핵생성 막의 증착 동안 기판의 온도는 약 700℃ 미만, 또는 약 600℃ 미만, 또는 약 500℃ 미만, 또는 약 400℃ 미만, 또는 약 300℃ 미만 또는 심지어 약 200℃ 미만이다. 일부 구현예에서, 몰리브덴 질화물 핵생성 막의 증착 동안 기판의 온도는 200℃ 내지 700℃, 또는 350℃ 내지 600℃, 또는 심지어 450℃ 내지 550℃일 수 있다.
또한, 원하는 증착 온도, 즉 원하는 기판 온도를 달성하는 것 이외에, 공정 블록의 예시적인 제1 주기적 증착 공정(220)(도 3)은 주기적 증착 공정 동안 반응 챔버 내의 압력을 또한 조절하여 바람직한 특성을 갖는 핵생성 막을 얻을 수 있다. 예를 들어, 본 개시의 일부 구현예에서, 공정 블록의 예시적인 제1 주기적 증착 공정(220)(도 3)은 300 Torr 미만, 또는 200 Torr 미만, 또는 100 Torr 미만 또는 50 Torr 미만, 또는 25 Torr 미만, 또는 15 Torr 미만, 또는 심지어 2 Torr 미만의 압력으로 조절된 반응 챔버 내에서 수행될 수 있다. 일부 구현예에서, 핵생성 막의 증착 동안 반응 챔버 내의 압력은 2 Torr 내지 300 Torr, 또는 30 Torr 내지 80 Torr의 압력으로 조절될 수 있다.
일단 기판이 원하는 온도로 가열되고 반응 챔버 내의 압력이 원하는 수준으로 조절되면, 공정 블록의 예시적인 제1 주기적 증착 공정(220)은, 원자층 증착(ALD) 공정 또는 주기적 화학 기상 증착(CCVD) 공정을 포함할 수 있는 제1 주기적 증착 페이즈(305)에 의해 계속될 수 있다.
주기적 증착 공정의 비제한적이고 예시적인 구현예는 원자층 증착(ALD)을 포함할 수 있고, ALD는 일반적으로 자기 제한적 반응에 기반하며, 이에 의해 교대 순차적인 반응물 펄스가 단위 증착 사이클당 약 하나의 원자(또는 분자) 단층을 증착하기 위해 사용된다. 증착 조건 및 전구체는 통상적으로 자기 포화 반응을 제공하도록 선택되어, 하나의 반응물의 흡착된 층이 동일한 반응물의 기상 반응물과 비반응성인 표면 종결부를 남긴다. 후속적으로 기판은 이전의 종결부와 반응하는 상이한 반응물과 접촉되어, 연속된 증착을 가능하게 한다. 따라서, 교번 펄스의 각각의 사이클은 통상적으로 원하는 재료를 약 단일층 이하로 남긴다. 그러나 전술된 바와 같이, 당업자는 하나 이상의 ALD 증착 사이클에서, 예를 들어 공정의 교번 특성에도 불구하고 일부 기상 반응이 발생하는 경우, 단일층보다 많은 재료가 증착될 수 있음을 인식할 것이다.
일부 구현예에서, 제1 주기적 증착 공정(예, ALD 증착 공정)이 핵생성 막의 증착을 위해 이용될 수 있다. 예를 들어, 제1 주기적 증착 공정은. 제1 주기적 증착 페이즈(305)의 하나 이상의 제1 단위 증착 사이클을 수행하는 단계를 포함할 수 있다(도 3).
본 개시의 일부 구현예에서, 제1 주기적 증착 페이즈(305)의 제1 단위 증착 사이클은, 기판을 제1 기상 반응물에 노출시키는 단계, 임의의 미반응된 제1 기상 반응물 및 반응 부산물을 반응 챔버로부터 제거하는 단계, 및 기판을 제2 기상 반응물에 노출시키는 단계 후 제2 제거 단계를 포함할 수 있다. 본 개시의 일부 구현예에서, 제1 기상 반응물은 금속 전구체를 포함할 수 있고 제2 기상 반응물은 질소 전구체 또는 산소 전구체 중 하나를 포함할 수 있다.
일부 구현예에서, 반응물 사이의 기상 반응을 방지하고 자기 포화 표면 반응을 가능하게 하도록, 전구체는 아르곤(Ar) 또는 질소(N2)와 같은 불활성 가스에 의해 분리될 수 있다. 그러나, 일부 구현예에서 기판을 제1 기상 반응물 및 제2 기상 반응물과 별도로 접촉하도록 이동시킬 수 있다. 반응은 자기 포화되기 때문에, 기판의 엄격한 온도 제어 및 전구체의 정확한 주입양 제어는 요구되지 않을 수 있다. 그러나, 기판 온도는 입사 가스 종이 단층으로 응축되지 않거나 표면에서 분해되지 않도록 하는 것이 바람직하다. 잉여 전구체 및 반응 부산물이 존재하는 경우, 기판이 다음 반응물과 접촉하기 전에, 이들은, 예를 들어 반응 챔버를 퍼지하거나 기판을 이동시킴으로써 기판 표면으로부터 제거된다. 원하지 않는 가스 분자는 불활성 퍼지 가스의 도움으로 반응 챔버로부터 효과적으로 방출될 수 있다. 진공 펌프는 반응 챔버의 퍼지를 돕는 데 사용될 수 있다.
본 개시의 일부 비제한적인 구현예에 따라, ALD 공정은 기판의 노출 표면 상에 핵생성 막을 바로 증착시키는 데 사용될 수 있다. 본 개시의 일부 구현예에서, 핵생성 막을 증착하기 위해 사용되는 ALD 공정의 주기적 증착 페이즈(305)는 제1 단위 증착을 포함할 수 있고, 이는 별개인 두 증착 단계를 포함할 수 있다. 제1 단위 증착 사이클의 제1 단계에서, 기판은 금속 전구체와 접촉하여 기판의 표면 상에 단지 겨우 하나의 단층을 형성할 수 있다. 제1 단위 증착 사이클의 제2 단계에서, 기판은 질소 전구체 또는 산소 전구체 중 하나와 접촉할 수 있다.
따라서, 일부 구현예에서 제1 주기적 증착 공정(220)의 제1 주기적 증착 페이즈(305)(도 3)는 서브 공정 블록(320)으로 계속할 수 있으며, 이는 기판을 제1 기상 반응물과 접촉시키는 단계, 특정 구현예에서 금속 전구체를 포함한 제1 기상 반응물과 기판을 접촉시키는 단계를 포함한다.
일부 구현예에서, 핵생성 막은 금속 산화물 핵생성 막을 포함할 수 있다. 예를 들어, 금속 산화물 핵생성 막은 알루미늄 산화물 핵생성 막, 몰리브덴 산화물 핵생성 막, 텅스텐 산화물 핵생성 막, 루테늄 산화물 핵생성 막, 레늄 산화물 핵생성 막, 또는 이리듐 산화물 핵생성 막 중 적어도 하나를 포함할 수 있다.
일부 구현예에서, 핵생성 막은 알루미늄 산화물 핵생성 막을 포함할 수 있고, 이러한 구현예에서, 금속 전구체, 즉 알루미늄 전구체는 트리메틸알루미늄(TMA), 트리에틸알루미늄(TEA), 디메틸알루미늄하이드라이드(DMAH), 트리터트부틸알루미늄(TTBA), 알루미늄 트리클로라이드(AlCl3), 또는 디메틸알루미늄이소프로폭시드(DMAI) 중 적어도 하나를 포함할 수 있다.
일부 구현예에서, 핵생성 막은 텅스텐 산화물 핵생성 막을 포함할 수 있고, 이러한 구현예에서, 금속 전구체, 즉 텅스텐 전구체는 유기금속 텅스텐 전구체를 포함할 수 있다. 일부 구현예에서, 유기 금속 텅스텐 전구체는 텅스텐의 시클로펜타디에닐 화합물, 텅스텐 베타디케토네이트 화합물, 텅스텐 알킬아민 화합물, 텅스텐 아미디네이트 화합물, 또는 다른 유기 금속 텅스텐 화합물을 포함할 수 있다. 일부 구현예에서, 유기 금속 텅스텐 전구체는 비스(터트-부틸이미노)비스(터트-부틸아미노)텅스텐(VI), 비스(이소프로필시클로펜타디에닐)텅스텐(IV)디하이드라이드, 또는 테트라카보닐(1,5-시클로옥타디엔)텅스텐(0)을 포함할 수 있다.
일부 구현예에서, 핵생성 막은 루테늄 산화물 핵생성 막을 포함할 수 있고, 이러한 구현예에서 금속 전구체, 즉 루테늄 전구체는 루테늄 테트라옥사이드(RuO4), 비스(시클로펜타디에닐)루테늄(II), 비스(에틸시클로펜타디에닐)루테늄(II), 및 트리루테늄 도데카카르보닐 중 적어도 하나를 포함할 수 있다.
일부 구현예에서, 핵생성 막은 레늄 산화물 핵생성 막을 포함할 수 있고, 이러한 구현예에서 금속 전구체, 즉 레늄 전구체는 레늄 할라이드 전구체, 레늄 옥시할라이드 전구체, 알킬 레늄 산화물 전구체, 시클로펜타디에닐 계열 레늄 전구체, 또는 레늄 카르보닐 할라이드 전구체 중 적어도 하나를 포함할 수 있다. 레늄 전구체에 관한 추가적인 정보는, 발명의 명칭이 "Method for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structure"인 미국 특허 출원 제16/219,555호에 설명되어 있고, 이의 전체 내용이 본원에 참조로 포함된다.
일부 구현예에서, 핵생성 막은 이리듐 산화물 핵생성 막을 포함할 수 있고, 이러한 구현예에서 금속 전구체, 즉 이리듐 전구체는, 1,5-시클로옥타디엔(아세틸아세토나토)이리듐(I), 1,5-시클로옥타디엔(헥사플루오로아세틸아세토나토)이리듐(I), 1-에틸시클로펜타디에닐-1,3-시클로헥사디엔이리듐(I), 이리듐(II)아세틸아세토네이트, (메틸시클로펜타디에닐)(1,5-시클로옥타디엔)이리듐(I), 및 트리스(노르보르나디엔)이리듐(III) 중 적어도 하나를 포함할 수 있다.
일부 구현예에서, 핵생성 막은 몰리브덴 산화물 핵생성 막을 포함할 수 있고, 이러한 구현예에서, 금속 전구체, 즉 몰리브덴 전구체는 몰리브덴 할라이드 전구체를 포함할 수 있다. 일부 구현예에서, 상기 몰리브덴 할라이드 전구체는 몰리브덴 클로라이드 전구체, 몰리브덴 요오드 전구체 또는 몰리브덴 브로마이드 전구체를 포함할 수 있다. 비제한적인 예로서, 몰리브덴 할라이드 전구체는 몰리브덴 펜타클로라이드(MoCl5), 몰리브덴 헥사클로라이드(MoCl6), 몰리브덴 헥사플루오라이드(MoF6), 몰리브덴 트리요오드(MoI3), 또는 몰리브덴 디브로마이드(MoBr2) 중 적어도 하나를 포함할 수 있다. 일부 구현예에서, 몰리브덴 할라이드 전구체는 몰리브덴 칼코지나이드를 포함할 수 있고, 특정 구현예에서, 몰리브덴 할라이드 전구체는 몰리브덴 칼코지나이드 할라이드를 포함할 수 있다. 예를 들어, 몰리브덴 칼코지나이드 할라이드 전구체는 몰리브덴 옥시클로라이드, 몰리브덴 옥시요오드 또는 몰리브덴 옥시브로마이드를 포함하는 군으로부터 선택된 몰리브덴 옥시할라이드를 포함할 수 있다. 본 개시의 특정 구현예에서, 몰리브덴 할라이드 전구체는, 몰리브덴(V) 트리클로라이드 옥사이드(MoOCl3), 몰리브덴(VI) 테트라클로라이드 옥사이드(MoOCl4), 또는 몰리브덴(IV) 디클로라이드 디옥사이드(MoO2Cl2)를 포함하나 이에 제한되지 않는 몰리브덴 옥시클로라이드를 포함할 수 있다.
대안적인 구현예에서, 몰리브덴 전구체는, 예를 들어 Mo(CO)6, Mo(tBuN)2(NMe2)2, Mo(NBu)2(StBu)2, (Me2N)4Mo, 및 (iPrCp)2MoH2와 같은 금속유기 몰리브덴 전구체를 포함할 수 있다.
일부 구현예에서, 핵생성 막은 금속 질화물 핵생성 막을 포함할 수 있다. 예를 들어, 금속 질화물 핵생성 막은 몰리브덴 질화물 핵생성 막을 포함할 수 있다. 금속 질화물 핵생성 막이 몰리브덴 질화물 핵생성 막을 포함하는 이러한 구현예에서, 금속 전구체, 즉 몰리브덴 전구체는 몰리브덴 할라이드를 포함할 수 있으며, 그 예는 본원에서 이전에 기술된 것이다. 본 개시의 특정 구현예에서, 몰리브덴 전구체는, 몰리브덴(V) 트리클로라이드 옥사이드(MoOCl3), 몰리브덴(VI) 테트라클로라이드 옥사이드(MoOCl4), 또는 몰리브덴(IV) 디클로라이드 디옥사이드(MoO2Cl2)를 포함하나 이에 제한되지 않는 몰리브덴 옥시클로라이드를 포함할 수 있다. 대안적인 구현예에서, 몰리브덴 전구체는 본원에서 전술한 바와 같은 몰리브덴 금속유기를 포함할 수 있다.
일부 구현예에서, 핵생성 막은 금속 실리사이드 핵생성 막 또는 금속 보라이드 핵생성 막, 예컨대 몰리브덴 실리사이드 핵생성 막 또는 몰리브덴 보라이드 핵생성 막을 포함할 수 있다. 예를 들어, 금속 실리사이드 핵생성 막은 실리콘 함유 전구체를 사용하여 증착될 수 있고, 이는, 예컨대 실란(SiH4), 디실란 (Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10) 또는 일반 실험식 SixH(2x+2)을 갖는 고차 실란과 같다. 추가적인 예에서, 금속 보라이드 핵생성 막은 붕소 함유 전구체를 사용하여 증착될 수 있고, 이는, 예컨대 보란(BH3), 디보란(B2H6), 또는 데카보란(B10H14)과 같다.
일부 구현예에서, 금속 전구체와 기판을 접촉시키는 단계는 약 0.1 초 내지 약 60 초, 약 0.1 초 내지 약 10 초, 또는 약 0.5 초 내지 약 5.0 초의 접촉 시간을 포함할 수 있다. 추가적으로, 금속 전구체와 기판을 접촉시키는 단계 동안, 금속 전구체의 유량은 1000 sccm 미만, 또는 500 sccm 미만, 또는 100 sccm 미만, 또는 10 sccm 미만 또는 심지어 1 sccm 미만일 수 있다. 또한, 기판을 금속 전구체와 접촉시키는 단계 동안, 금속 전구체의 유량은 약 1 내지 2000 sccm, 약 5 내지 1000 sccm, 또는 약 10 내지 약 500 sccm 범위일 수 있다.
제1 주기적 증착 공정(220)의 제1 주기적 증착 페이즈(305)(도 3)는 반응 챔버를 퍼지함으로써 계속될 수 있다. 예를 들어, 과잉의 금속 전구체 및 반응 부산물(존재한다면)은 예를 들어, 불활성 가스로 펌핑함으로써 기판의 표면으로부터 제거될 수 있다. 본 개시의 일부 구현예에서, 퍼지 공정은, 기판 표면이 약 5.0초 미만, 또는 약 3.0초 미만, 또는 심지어 약 2.0초 미만의 시간 동안 퍼지되는 퍼지 사이클을 포함할 수 있다. 과잉의 금속 전구체 및 임의의 가능한 반응 부산물은 반응 챔버와 유체 연통하는 펌핑 시스템에 의해 생성된 진공의 도움으로 제거될 수 있다.
퍼지 사이클로 반응 챔버를 퍼지할 때, 제1 주기적 증착 공정(220)의 제1 주기적 증착 페이즈(305)(도 3)는 서브 공정 블록(330)에 의해 계속할 수 있고, 이는 기판을 제2 기상 반응물과 접촉시키는 단계, 특히 질소 전구체 또는 산소 전구체 중 하나와 기판을 접촉시키는 단계를 포함한다.
일부 구현예에서, 핵생성 막은 금속 산화물 핵생성 막을 포함할 수 있고, 이러한 구현예에서 제1 기상 반응물은 금속 전구체를 포함할 수 있고, 제2 기상 반응물은 산소 전구체를 포함할 수 있다. 일부 구현예에서, 핵생성 막은 금속 질화물 핵생성 막을 포함할 수 있고, 이러한 구현예에서 제1 기상 반응물은 금속 전구체를 포함할 수 있고, 제2 기상 반응물은 질소 전구체를 포함할 수 있다.
금속 산화물 핵생성 막을 사용하는 본 개시의 구현예에서, 제2 기상 반응물은. 물(H2O), 과산화수소(H2O2), 오존(O3) 또는 예를 들어 일산화질소(NO), 아산화질소(N2O) 또는 이산화질소(NO2)와 같은 질소의 산화물을 포함한 군으로부터 선택된 산소 전구체 중 하나 이상을 포함할 수 있다. 비제한적인 추가 예시로서, 산소 전구체는, 예를 들어 이소프로필 알코올과 같은 유기 알코올 또는 산소 플라즈마를 포함할 수 있고, 산소 플라즈마는 산소 원자, 산소 라디칼, 및 여기된 산소 종을 포함할 수 있다.
금속 질화물 핵생성 막을 사용하는 본 개시의 구현예에서, 제2 기상 반응물은 질소 전구체를 포함할 수 있다. 예를 들어, 질소 전구체는 암모니아(NH3), 히드라진(N2H4), 트리아진(N3H5), 터트부틸히드라진(C4H9N2H3), 메틸히드라진(CH3NHNH2), 디메틸히드라진((CH3)2N2H2), 또는 질소 플라즈마증 적어도 하나를 포함할 수 있고, 질소 플라즈마는 질소 원자, 질소 라디칼 및 여기된 질소 종을 포함한다.
본 개시의 일부 구현예에서, 기판을 제2 기상 반응물, 즉 산소 전구체 또는 질소 전구체와 접촉시키는 단계는 약 0.01 초 내지 약 120 초, 약 0.05 초 내지 약 60 초, 또는 약 0.1 초 내지 약 10 초 동안 기판을 상기 전구체와 접촉시키는 단계를 포함할 수 있다. 또한, 기판을 제2 기상 반응물과 접촉시키는 동안, 제2 기상 반응물의 유량은 10000 sccm 미만, 또는 5000 sccm 미만, 또는 심지어 100 sccm 미만일 수 있다.
질소 전구체 또는 산소 전구체 중 하나와 기판을 접촉시킬 시, 공정 블록(220)의 제1 주기적 증착 페이즈(305)(도 3)는 반응 챔버를 퍼지함으로써 진행될 수 있다. 예를 들어, 과잉의 제2 기상 반응물 및 반응 부산물(존재한다면)은, 본원에 전술한 바와 같이 기판의 표면으로부터 제거될 수 있다.
반응 챔버로부터의 임의의 반응 부산물 및 제2 기상 반응물의 퍼지가 완료되면, 제1 주기적 증착 공정(220)의 제1 주기적 증착 페이즈(305)(도 3)는 결정 게이트(340)로 계속할 수 있고, 결정 게이트(340)는 증착된 핵생성 막의 원하는 평균 두께에 의존한다. 예를 들어, 핵생성 막이 원하는 응용을 위해 불충분한 두께로 증착되는 경우, 주기적 증착 페이즈(305)는 서브 공정 블록(320)으로 돌아가고 추가적인 제1 단위 증착 사이클을 계속함으로써 반복될 수 있으며, 제1 단위 증착 사이클은 기판을 금속 전구체와 접촉시키는 단계(서브 공정 블록(320)), 반응 챔버를 퍼지하는 단계, 질소 전구체 또는 산소 전구체 중 하나와 기판을 접촉시키는 단계(공정 블록(330)), 및 반응 챔버를 다시 퍼지하는 단계를 포함할 수 있다. 주기적 증착 페이즈(305)의 제1 단위 증착 사이클은 핵생성 막의 원하는 평균 두께를 기판 위에 증착할 때까지 1회 이상 반복될 수 있다. 핵생성 막이 원하는 평균 두께로 증착되었다면, 공정 블록(220)의 제1 주기적 증착 공정은 서브 공정 블록(350)을 통해 빠져나갈 수 있고, 증착된 핵생성 막을 위에 갖는 기판은 도 2의 다결정질 몰리브덴 막 형성 공정(200)의 추가 공정을 거칠 수 있다.
본 개시의 일부 구현예에서, 기판을 제1 기상 반응물(예, 금속 전구체) 및 제2 기상 반응물(예, 질소 전구체 또는 산소 전구체)과 접촉시키는 순서는, 기판이 제2 기상 반응물과 먼저 접촉하고 이어서 제1 기상 반응물과 접촉하는 순서일 수 있음을 이해해야 한다. 또한, 일부 구현예에서, 제1 주기적 증착 공정(220)의 주기적 증착 페이즈(305)는, 기판을 제2 기상 반응물과 1 회 이상 접촉시키기 전에 기판을 제1 기상 반응물과 1 회 이상 접촉시키는 단계를 포함할 수 있다. 또한, 일부 구현예에서, 예시적 공정(220)의 주기적 증착 페이즈(305)는 기판을 제1 기상 반응물과 1 회 이상 접촉시키기 전에 기판을 제2 기상 반응물과 1 회 이상 접촉시키는 단계를 포함할 수 있다.
핵생성 막이 몰리브덴 질화물 막을 포함하는 구현예에서, 주기적 증착 페이즈(305)는, 환원제를 포함한 제3 기상 반응물과 기판을 접촉시키는 단계를 추가로 포함할 수 있다. 예를 들어, 질소 전구체 및 환원제는 동시에 반응 챔버 내로 도입될 수 있거나, 또는 대안적으로, 질소 전구체 및 환원제는 개재된 퍼지 사이클을 이용하거나 이용하지 않고 반응 챔버에 별도로 도입될 수 있다. 몰리브덴 질화물 막을 증착하기 위한 방법에 관한 추가 정보는, 스티븐 등이 미국 특허 제 62/891,254호에 출원하고 발명의 명칭이 "Method for depositing a molybdenum nitride a cyclical deposition process and related semiconductor device structure."인 특허에 설명되고, 이의 전체 내용이 본원에 참조로 포함된다.
일부 구현예에서, 본원에 설명된 바와 같이 제1 주기적 증착 공정은 하이브리드 ALD/CVD 공정 또는 주기적 CVD 공정을 포함할 수 있다. 예를 들어, 일부 구현예에서, 제1 주기적 증착 공정(예, ALD 공정)의 증착 속도는 CVD 공정의 증착 속도와 비교하면 낮을 수 있다. 제1 주기적 증착 공정의 증착 속도를 증가시키는 하나의 예시적 접근법은, ALD 공정에서 통상적으로 사용되는 것보다 높은 기판 온도에서 작동시켜, 일부는 CVD 공정을 유발할 수 있으나, 전구체의 순차적 도입의 장점을 여전히 가질 수 있어서, 이러한 공정을 주기적 CVD라고 지칭할 수 있다. 일부 구현예에서, 주기적 CVD 공정은 두 개 이상의 전구체를 반응 챔버에 도입하는 단계를 포함할 수 있으며, 반응 챔버에서 두 개 이상의 전구체 사이의 중첩 시간이 있을 수 있어서 ALD 증착 성분 및 CVD 증착 성분 양쪽을 생성한다. 예를 들어, 주기적 CVD 공정은 하나의 전구체의 연속적인 유동 및 제2 전구체의 반응 챔버 내로의 주기적 펄스화를 포함할 수 있다.
본 개시의 일부 구현예에서, 핵생성 막은 약 0.05 Å/사이클 내지 약 5 Å/사이클, 약 0.1 Å/사이클 내지 약 2 Å/사이클의 성장 속도로 기판의 노출 표면 상에 바로 증착될 수 있다.
본 개시의 일부 구현예에서, 핵생성 막은 물리적으로 연속적인 막으로 증착될 수 있다. 예를 들어, 막이 물리적으로 연속되는 두께는 저 에너지 이온 산란법(LEIS)을 이용하여 측정될 수 있다. 일부 구현예에서, 물리적으로 연속적인 핵생성 막은 100 Å 미만, 또는 50 Å 미만, 또는 40 Å 미만, 또는 30 Å 미만, 또는 20 Å 미만, 또는 10 Å 미만, 또는 심지어 5 Å 미만의 평균 막 두께로 증착될 수 있다. 일부 구현예에서, 물리적으로 연속적인 핵생성 막은 대략 5 Å 내지 50 Å의 평균 막 두께로 증착될 수 있다.
본 개시의 일부 구현예에서, 핵생성 막은 50 Å 미만, 또는 40 Å 미만, 또는 30 Å 미만, 또는 20 Å 미만, 또는 10 Å 미만, 또는 5 Å 미만, 또는 2 Å 미만, 또는 심지어 1 Å 미만의 평균 막 두께를 갖는, 물리적으로 비연속적인 막으로 증착될 수 있다. 일부 구현예에서, 물리적으로 비연속적인 핵생성 막은 대략 1 Å 내지 50 Å의 평균 막 두께로 증착될 수 있다.
본 개시의 일부 구현예에서, 핵생성 막은 비정질 막으로 증착될 수 있다. 예를 들어 핵생성 막은 비정질 금속 산화물 막 또는 비정질 금속 질화물 막 중 하나를 포함할 수 있다.
일부 구현예에서, 기판의 노출 표면은 복수의 비평면 특징부, 예를 들어 수직형 비평면 특징부 및/또는 수평형 비평면 특징부를 포함할 수 있다. 비제한적인 예로서, 기판의 표면은 복수의 수직형 트렌치(예, v 형상 수직형 트렌치, 또는 테이퍼 형상 수직형 트렌치)를 포함할 수 있고, 기판의 비평면 표면 위에 증착된 핵생성 막의 스텝 커버리지는 약 50% 초과, 또는 약 80% 초과, 또는 약 90% 초과, 또는 약 95% 초과, 또는 약 98% 초과, 또는 심지어 약 99%를 초과할 수 있다. 일부 구현예에서, 비평면 특징부는 수직형 비평면 특징부를 포함할 수 있고, 이는 종횡비가, 예를 들어 수직형 트렌치의 폭에 대해 수직형 트렌치의 높이 비율이 2:1 초과, 또는 5:1 초과, 또는 10:1 초과, 또는 25:1 초과, 또는 50:1 초과, 또는 심지어 100:1 초과할 수 있고, 이 예에서 사용된 "초과"는 수직형 비평면 특징부의 더 큰 높이를 지칭한다. 일부 구현예에서, 기판은 하나 이상의 수평형 비평면 특징부를 포함할 수 있으며, 수평형 비평면 특징부는 1:2 초과, 1:5 초과, 1:10 초과, 1:25 초과, 1:50 초과, 심지어 1:100 초과의 종횡비(높이:폭)를 가질 수 있으며, 이 예에서 사용된 "초과"는 수평형 비평면 특징부의 폭에서 더 큰 거리를 지칭한다.
또한, 본 개시의 핵생성 막은, 금속 종의 하부 유전체 재료로의 확산을 방지하기 위해 반도체 소자 응용에 일반적으로 사용되는 장벽층 또는 장벽 물질을 구성하지 않음을 유의해야 한다. 본 개시의 핵생성 막은 후속 증착된 다결정질 몰리브덴 막의 재료 품질을 향상시키는 데 이용되며, 통상의 반도체 소자 제조 공정에서 이용되는 고 비저항성 장벽층 또는 장벽 물질을 구성하지 않는다.
일부 구현예에서, 본 개시의 핵생성 막을 채용함으로써 핵생성 막 상에 다결정질 몰리브덴 막을 바로 증착하기 위한 후속 공정을 개선할 수 있다. 예를 들어, 다결정질 몰리브덴 막의 증착에 앞서 핵생성 막을 사용하면, 고품질의 막 증착을 위한 실행 가능한 공정 윈도우를 증가시킬 수 있고, 즉 증착 공정이 공정 파라미터(예, 증착 온도, 압력, 펄스 기간, 사이클 시간 등)의 변동성에 덜 민감할 수 있다.
기판의 노출 표면 상에 핵생성 막을 바로 증착한 후, 예시적인 다결정질 몰리브덴 막 형성 공정(200)(도 2)은 핵생성 막 상에 다결정질 몰리브덴 막을 바로 증착하는 단계를 포함한 공정 블록(230)에 의해 계속될 수 있다.
보다 상세하게, 다결정질 몰리브덴 막을 증착하기 위해 사용되는 공정 블록(230)은 제2 주기적 증착 공정을 포함할 수 있다. 일부 구현예에서, 공정 블록(230)은 본원에서 전술한 바와 같이 대안적인 증착 방법을 사용할 수 있다. 공정 블록(230) 및 이와 관련된 구성 서브 공정 블록은, 다결정질 몰리브덴 막을 증착하기 위한 제2 주기적 증착 공정을 나타낸 도 4를 참조하여 보다 상세하게 설명된다.
일부 구현예에서, 도 4의 제2 주기적 증착 공정(230)은 본원에 전술한 바와 같이 원자층 증착 공정 또는 주기적 화학 기상 증착 공정을 포함할 수 있다. 비제한적인 예로서, 제2 주기적 증착 공정(230)은 ALD 공정을 포함할 수 있고, 이는 기판을 원하는 증착 온도로 가열하는 단계를 포함한 서브 공정 블록(410)에 의해 개시될 수 있다. 예를 들어, 기판은 약 800℃ 미만, 또는 약 700℃ 미만, 또는 약 600℃ 미만, 또는 약 500℃ 미만, 또는 약 400℃ 미만, 또는 약 300℃ 미만, 또는 심지어 약 200℃ 미만의 기판 온도로 가열될 수 있다. 본 개시의 일부 구현예에서, 제2 주기적 증착 공정(230) 동안의 기판 온도는 200℃ 내지 800℃, 또는 300℃ 내지 700℃, 또는 400℃ 내지 600℃, 또는 500℃ 내지 550℃일 수 있다.
또한, 원하는 증착 온도, 즉 원하는 기판 온도를 달성하는 것 이외에, 제2 주기적 증착 공정(230)은 증착 공정 동안 반응 챔버 내의 압력을 또한 조절하여 증착된 다결정질 몰리브덴 막의 바람직한 특성을 얻을 수 있다. 예를 들어, 본 개시의 일부 구현예에서, 제2 주기적 증착 공정(230)은 300 Torr 미만, 또는 200 Torr 미만, 또는 100 Torr 미만 또는 50 Torr 미만, 또는 25 Torr 미만, 또는 심지어 10 Torr 미만의 압력으로 조절된 반응 챔버 내에서 수행될 수 있다. 일부 구현예에서, 증착 동안 반응 챔버 내의 압력은 10 Torr 내지 300 Torr 사이, 또는 30 Torr 내지 80 Torr 사이, 또는 심지어 30 Torr 이상의 압력으로 조절될 수 있다.
기판을 원하는 증착 온도로 가열하고 반응 챔버 내의 압력을 조절하면, 제2 주기적 증착 공정(230)(도 4)은 제2 주기적 증착 페이즈(405)로 계속될 수 있다. 제2 주기적 증착 페이즈(405)는, 몰리브덴 할라이드 전구체를 포함할 수 있는 제3 기상 반응물과 기판을 접촉시키는 단계를 포함한 서브 공정 블록(420)에 의해 진행될 수 있다.
일부 구현예에서, 상기 몰리브덴 할라이드 전구체는 몰리브덴 클로라이드 전구체, 몰리브덴 요오드 전구체 또는 몰리브덴 브로마이드 전구체를 포함할 수 있다. 예를 들어, 몰리브덴 할라이드 전구체는 몰리브덴 펜타클로라이드(MoCl5), 몰리브덴 헥사클로라이드(MoCl6), 몰리브덴 헥사플루오라이드(MoF6), 몰리브덴 트리요오드(MoI3), 또는 몰리브덴 디브로마이드(MoBr2) 중 하나 이상을 포함할 수 있다. 특정 구현예에서, 몰리브덴 할라이드 전구체는, 예를 들어 몰리브덴 펜타클로라이드(MoCl5), 또는 몰리브덴 헥사클로라이드(MoCl6)와 같은 몰리브덴 클로라이드 전구체를 포함할 수 있다.
대안적인 구현예에서, 몰리브덴 전구체는, 예를 들어 Mo(CO)6, Mo(tBuN)2(NMe2)2, Mo(NBu)2(StBu)2, (Me2N)4Mo, 및 (iPrCp)2MoH2와 같은 금속유기 몰리브덴 전구체를 포함할 수 있다.
일부 구현예에서, 몰리브덴 할라이드 전구체는 몰리브덴 칼코지나이드 할라이드 전구체를 포함할 수 있다. 예를 들어, 몰리브덴 칼코지나이드 할라이드 전구체는 몰리브덴 옥시클로라이드, 몰리브덴 옥시요오드 또는 몰리브덴 옥시브로마이드를 포함하는 군으로부터 선택된 몰리브덴 옥시할라이드를 포함할 수 있다. 본 개시의 특정 구현예에서, 몰리브덴 할라이드 전구체는, 몰리브덴(V) 트리클로라이드 옥사이드(MoOCl3), 몰리브덴(VI) 테트라클로라이드 옥사이드(MoOCl4), 또는 몰리브덴(IV) 디클로라이드 디옥사이드(MoO2Cl2)를 포함하나 이에 제한되지 않는 몰리브덴 옥시클로라이드를 포함할 수 있다.
본 개시의 일부 구현예에서, 기판은 약 0.1 초 내지 약 60 초, 약 0.1 초 내지 약 10 초, 또는 약 0.5 초 내지 약 5.0 초 동안 몰리브덴 할라이드 전구체와 접촉할 수 있다. 추가적으로, 몰리브덴 할라이드 전구체와 기판을 접촉시키는 단계 동안, 몰리브덴 할라이드 전구체의 유량은 1000 sccm 미만, 또는 500 sccm 미만, 또는 100 sccm 미만, 또는 10 sccm 미만 또는 심지어 1 sccm 미만일 수 있다. 또한, 기판을 몰리브덴 할라이드 전구체와 접촉시키는 동안, 몰리브덴 전구체의 유량은 약 1 내지 2000 sccm, 약 5 내지 1000 sccm, 또는 약 10 내지 약 500 sccm 범위일 수 있다.
제2 주기적 증착 공정(230)의 제2 주기적 페이즈(405)(도 4)는 반응 챔버를 퍼지함으로써 계속될 수 있다. 예를 들어, 과잉의 몰리브덴 할라이드 전구체 및 반응 부산물이 있다면, 예를 들어 불활성 가스로 펌핑함으로써 기판의 표면으로부터 제거될 수 있다. 본 개시의 일부 구현예에서, 퍼지 공정은 본원에서 전술한 바와 같이 하나 이상의 퍼지 사이클을 포함할 수 있다.
반응 챔버를 퍼지할 때, 제2 주기적 증착(405)은, 환원제를 포함할 수 있는 제4 기상 반응물과 기판을 접촉시키는 단계를 포함한 서브 공정 블록(430)에 의해 계속될 수 있다. 예를 들어, 환원제는 포밍 가스(H2 + N2), 암모니아(NH3), 히드라진(N2H4), 알킬히드라진(예, 3차 부틸 히드라진(C4H12N2)), 수소 분자(H2), 수소 원자(H), 수소 플라즈마, 수소 라디칼, 수소 여기 종, 알코올, 알데히드, 카르복시 산, 보란 또는 아민 중 적어도 하나를 포함할 수 있다. 또 다른 예에서, 환원제는 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 저메인(GeH4), 디저메인(Ge2H6), 보란(BH3), 또는 디보란(B2H6) 중 적어도 하나를 포함할 수 있다. 본 개시의 특정 구현예에서, 환원제는 수소 분자(H2)를 포함할 수 있다.
본 개시의 일부 구현예에서, 기판은 약 0.01 초 내지 약 180 초, 약 0.05 초 내지 약 60 초, 또는 약 0.1 초 내지 약 10.0 초 동안 환원제와 접촉할 수 있다. 또한, 기판을 환원제와 접촉시키는 동안, 환원제의 유량은 30 slm 미만, 또는 15 slm 미만, 또는 10 slm 미만, 또는 5 slm 미만, 1 slm 미만, 또는 심지어 0.1 slm 미만일 수 있다. 또한, 기판을 환원제와 접촉시키는 동안, 환원제의 유량은 약 0.1 내지 30 slm, 약 5 내지 15 slm, 또는 10 slm 이상일 수 있다.
기판을 환원제와 접촉시킬 때, 제2 주기적 증착 페이즈(405)는 본원에서 전술한 바와 같이 반응 챔버를 퍼지함으로써 진행될 수 있다.
반응 챔버로부터 환원제 전구체(및 임의의 반응 부산물)의 퍼지가 완료되면, 제2 주기적 증착 페이즈(405)는 결정 게이트(440)로 계속할 수 있고, 결정 게이트(440)는 증착된 다결정질 몰리브덴 막의 원하는 평균 두께에 의존한다. 예를 들어, 다결정질 몰리브덴 막이 원하는 응용을 위해 불충분한 두께로 증착되는 경우, 주기적 증착 페이즈(405)는 서브 공정 블록(420)으로 돌아가고 추가적인 제2 단위 증착 사이클을 계속함으로써 반복될 수 있으며, 제2 주기적 증착 공정(230)의 제2 단위 증착 사이클은, 기판을 몰리브덴 할라이드 전구체와 접촉시키는 단계(서브 공정 블록(420)), 반응 챔버를 퍼지하는 단계, 기판을 환원제와 접촉시키는 단계(공정 블록(430)), 및 반응 챔버를 다시 퍼지하는 단계를 포함할 수 있다. 주기적 증착 페이즈(405)의 제2 단위 증착 사이클은 다결정질 몰리브덴 금속의 원하는 평균 두께가 핵생성 막 상에 바로 증착될 때까지 1 회 이상 반복될 수 있다. 일단 다결정질 몰리브덴 막이 원하는 평균 두께로 증착되었다면, 제2 주기적 증착 공정(230)은 서브 공정 블록(450)을 통해 종료될 수 있다.
다결정질 몰리브덴 막(공정 블록(230))을 증착하기 위한 공정이 완료되면, 다결정질 몰리브덴 막의 형성을 위해 사용된 (도 2의) 예시적인 공정(200)은 공정 블록(240)을 통해 결론을 내릴 수 있으며, 공정 종료와 다결정질 몰리브덴 막을 위에 배치한 기판은, 예를 들어 반도체 소자 구조와 같이 원하는 구조를 제조하기 위한 추가 공정을 거칠 수 있다.
본 개시의 일부 구현예에서, 몰리브덴 전구체 및 환원제와 기판을 접촉시키는 순서는 기판이 먼저 환원제와 그다음 몰리브덴 전구체와 접촉하도록 구성될 수 있도록 하는 점을 이해해야 한다. 또한, 일부 구현예에서, 제2 주기적 증착 공정(230)의 주기적 증착 페이즈(405)는, 기판을 환원제와 1 회 이상 접촉시키기 전에 기판을 몰리브덴 전구체와 1 회 이상 접촉시키는 단계를 포함할 수 있다. 또한, 일부 구현예에서, 제2 주기적 증착 공정 블록(230)의 주기적 증착 페이즈(405)는, 기판을 몰리브덴 전구체와 1 회 이상 접촉시키기 전에 기판을 환원제와 1 회 이상 접촉시키는 단계를 포함할 수 있다.
일부 구현예에서, 다결정질 몰리브덴 막의 증착을 위해 이용된 제2 주기적 증착 공정(230)은 본원에서 전술한 바와 같이 하이브리드 ALD/CVD 공정 또는 주기적 CVD 공정을 포함할 수 있다.
본원에 개시된 방법에 의해 증착된 다결정질 몰리브덴 막은 물리적으로 연속적인 막일 수 있다. 일부 구현예에서, 다결정질 몰리브덴 막은 약 100 Å 미만, 또는 약 60 Å 미만, 또는 대략 50 Å 미만, 또는 대략 40 Å 미만, 또는 대략 30 Å 미만, 또는 대략 20 Å 미만, 또는 심지어 대략 10 Å 미만의 평균 막 두께에서 물리적으로 연속적일 수 있다.
본 개시의 일부 구현예에서, 다결정질 몰리브덴 막은 평균 막 두께를 약 20 Å 내지 250 Å, 또는 약 50 Å 내지 200 Å, 또는 심지어 약 100 Å 내지 150 Å를 가질 수 있다. 일부 구현예에서, 다결정질 몰리브덴 막은 약 20 Å 초과, 또는 약 30 Å 초과, 또는 약 40 Å 초과, 또는 약 50 Å 초과, 또는 약 60 Å 초과, 또는 약 100 Å 초과, 또는 약 250 Å 초과, 또는 심지어 약 500 Å 초과의 평균 막 두께를 가질 수 있다. 일부 구현예에서, 다결정질 몰리브덴 막은 약 250 Å 미만, 또는 약 100 Å 미만, 또는 약 50 Å 미만, 또는 약 25 Å 미만, 또는 약 10 Å 미만, 또는 심지어 약 5 Å 미만의 평균 막 두께를 가질 수 있다. 일부 구현예에서, 본 개시의 다결정질 몰리브덴 막은 약 100 Å 내지 250 Å의 평균 막 두께를 가질 수 있다.
일부 구현예에서, 다결정질 몰리브덴 막은 복수의 몰리브덴 결정립(몰리브덴 그레인으로도 지칭됨)을 포함할 수 있으며, 복수의 몰리브덴 결정립은 마이크로 스케일, 또는 심지어 다결정질 몰리브덴막을 형성하는 나노 스케일 부위를 포함할 수 있다. 일부 구현예에서, 본원에 개시된 방법에 의해 형성된 몰리브덴 결정립은 100 Å 미만, 또는 80 Å 미만, 또는 60 Å 미만, 또는 40 Å 미만, 또는 20 Å 미만, 또는 심지어 10 Å 미만의 평균 결정립 크기를 가질 수 있다. 일부 구현예에서. 몰리브덴 결정립은 약 10 Å 내지 100 Å, 또는 약 20 Å 내지 75 Å, 또는 심지어 약 25 Å 내지 50 Å의 평균 결정립 크기를 가질 수 있다. 비제한적인 예시로서, 다결정질 몰리브덴 막은 몰리브덴 질화물 핵생성 막 상에 바로 증착될 수 있고, 다결정질 몰리브덴 금속의 몰리브덴 결정립은 약 60 Å 미만, 또는 약 50 Å 미만, 또는 심지어 약 40 Å 미만의 평균 결정립 크기를 가질 수 있다. 복수의 몰리브덴 결정립의 평균 크기는 x-선 회절(XRD) 측정에 의해 결정될 수 있다.
일부 구현예에서, 다결정질 몰리브덴 막의 평균 결정립 크기는, 예를 들어 표면 거칠기, 조성, 및 평균 결정립 크기와 같이 하부 핵생성 막의 특성을 변경함으로써 조절될 수 있다.
일부 구현예에서, 중간 핵생성 막을 사용하면, 핵생성 막 상에 바로 후속 증착된 다결정질 몰리브덴 막의 표면 거칠기를 개선할 수 있다. 예를 들어, 본 개시의 구현예에 따라 형성된 다결정질 몰리브덴 막은, 5 Å 미만, 또는 3 Å 미만, 또는 2 Å 미만, 또는 심지어 1 Å 미만의 r.m.s 표면 거칠기(Ra)를 가질 수 있다. 일부 구현예에서, 다결정질 몰리브덴 막의 r.m.s 표면 거칠기(Ra)는 약 1 Å 내지 10 Å, 또는 약 2 Å 내지 5 Å, 또는 심지어 약 2 Å 내지 3 Å일 수 있다.
일부 구현예에서, 다결정질 몰리브덴 막의 표면 거칠기는 다결정질 몰리브덴 막의 평균 총 두께의 백분율 거칠기로서 표현될 수 있다. 예를 들어, 다결정질 몰리브덴 막의 백분율 표면 거칠기는 10 % 미만, 또는 5 % 미만, 또는 3 % 미만, 또는 심지어 1 % 미만일 수 있다. 비제한적인 예로서, 핵생성 막은 대략 20 Å의 평균 막 두께를 갖는 몰리브덴 질화물 핵생성 막을 포함할 수 있고, 몰리브덴 질화물 핵생성 막에 바로 증착된 다결정질 몰리브덴 막은 약 100 Å의 평균 막 두께를 가질 수 있고, 다결정질 몰리브덴 막은 4 Å 미만의 r.m.s 표면 거칠기(Ra)과 이에 상응하는 4% 미만의 백분율 표면 거칠기를 갖는다.
일부 구현예에서, 기판은 유전체 재료를 포함할 수 있고 핵생성 막은 유전체 재료의 노출 표면 상에 바로 증착될 수 있다. 일부 구현예에서, 기판은 금속성 재료를 포함할 수 있고 핵생성 막은 금속성 재료의 노출 표면 상에 바로 증착될 수 있다. 일부 구현예에서, 기판은 반도체 재료를 포함할 수 있고 핵생성 막은 반도체 재료의 노출 표면 상에 바로 증착될 수 있다.
기판 표면과 다결정질 몰리브덴 막 사이의 중간 핵생성 막을 사용하는 본 개시의 구현예는, 이것이 없었다면, 즉 중간 핵생성 막을 사용하지 않고 기판의 노출 표면 상에 다결정질 몰리브덴 막을 바로 증착하여 형성되는 것보다, 고품질의 다결정질 몰리브덴 막을 생성할 수 있다.
비제한적인 예로서, 기판의 노출 표면은 알루미늄 산화물(예, Al2O3) 표면을 포함할 수 있고, 몰리브덴 질화물 핵생성 막은 알루미늄 산화물의 노출 표면 상에 바로 25 Å 미만의 평균 핵생성 막 두께로 증착될 수 있다. 몰리브덴 질화물 핵생성 막의 증착에 이어서, 다결정질 몰리브덴 막은 몰리브덴 질화물 핵생성 막 상에 바로 증착될 수 있다. 이러한 예에서, 다결정질 몰리브덴 막은 5 Å 미만, 또는 4 Å 미만, 또는 3 Å 미만, 또는 심지어 2 Å 미만의 r.m.s 표면 거칠기(Ra)를 가질 수 있다. 또한 이러한 예의 다결정질 몰리브덴 막은 5% 미만, 또는 4% 미만, 또는 3% 미만, 또는 심지어 2% 미만의 백분율 표면 거칠기를 가질 수 있다.
일부 구현예에서, 기판은 유전체 재료를 포함할 수 있고 핵생성 막은 유전체 재료의 노출 표면 상에 바로 증착될 수 있다. 일부 구현예에서, 기판은 반도체 재료를 포함할 수 있고 핵생성 막은 반도체 재료의 노출 표면 상에 바로 증착될 수 있다. 일부 구현예에서, 기판은 금속성 재료를 포함할 수 있고 핵생성 막은 금속성 재료의 노출 표면 상에 바로 증착될 수 있다. 일부 구현예에서, 핵생성 막은 비평면 기판의 노출 표면 상에 바로 증착될 수 있으며, 노출 표면은 유전체 표면, 반도체 표면, 또는 금속성 표면 중 하나 이상을 포함할 수 있다. 비제한적인 예로서, 핵생성 막은 유전체 표면, 금속성 표면, 또는 반도체 표면 중 하나 이상 위에 바로 증착된 몰리브덴 질화물 핵생성 막을 포함할 수 있다.
일부 구현예에서, 핵생성 막 상에 바로 배치된 다결정질 몰리브덴 막은 낮은 전기 비저항성을 갖는 이중층을 구성한다. 예를 들어, 본 개시의 구현예에 따라 형성된 이중층은 50 μΩ-cm 미만, 또는 30 μΩ-cm 미만, 또는 20 μΩ-cm 미만, 또는 심지어 25 μΩ-cm 미만의 전기 비저항을 가질 수 있고, 여기서 이중층은 20 Å 미만의 평균 핵생성 막 두께 및 100 Å 미만의 평균 다결정질 몰리브덴 막 두께를 포함할 수 있다.
비제한적인 예로서, 이중층은 유전체 재료 상에 바로 증착될 수 있고, 즉 유전체 재료의 노출 표면 상에 바로 핵생성 막을 증착하고 핵생성 막 상에 바로 다결정질 몰리브덴 막을 증착하는 것에 의한다. 이러한 예에서, 이중층은 50 μΩ-cm 미만, 또는 30 μΩ-cm 미만, 또는 20 μΩ-cm 미만, 또는 심지어 25 μΩ-cm 미만의 전기 비저항을 가질 수 있고, 여기서 이중층은 20 Å 미만의 평균 핵생성 막 두께 및 100 Å 미만의 평균 다결정질 몰리브덴 막 두께를 포함할 수 있다.
일부 구현예에서, 다결정질 몰리브덴 막이 위에 증착된 핵생성 막의 노출 표면은, 복수의 비평면 특징부, 예를 들어 수직형 비평면 특징부 및/또는 수평형 비평면 특징부를 포함할 수 있다. 비제한적인 예로서, 핵생성 막의 표면은 복수의 수직형 트렌치(예, v 형상 수직형 트렌치, 또는 테이퍼 형상 수직형 트렌치)를 포함할 수 있고, 핵생성 막의 비평면 표면 위에 바로 증착된 다결정질 몰리브덴 막의 스텝 커버리지는, 약 50% 초과, 또는 약 80% 초과, 또는 약 90% 초과, 또는 약 95% 초과, 또는 약 98% 초과, 또는 심지어 약 99%를 초과할 수 있다. 일부 구현예에서, 핵생성 막의 비평면 특징부는 수직형 비평면 특징부를 포함할 수 있고, 이는 종횡비가, 예를 들어 수직형 트렌치의 폭에 대해 수직형 트렌치의 높이 비율이 2:1 초과, 또는 5:1 초과, 또는 10:1 초과, 또는 25:1 초과, 또는 50:1 초과, 또는 심지어 100:1 초과할 수 있고, 이 예에서 사용된 "초과"는 수직형 비평면 특징부의 더 큰 높이를 지칭한다.
본원에 개시된 증착 방법에 의해 형성된 다결정질 몰리브덴 막은 다수의 응용에서 이용될 수 있다. 예를 들어, 응용예는 로직 및 메모리 컨택 충진, DRAM용 매립된 워드라인(bWL) 충진, 수직형 집적식 메모리 게이트/워드라인 충진뿐만 아니라, 3D 집적 공정, 예컨대 실리콘 관통 비아 충진을 포함할 수 있지만, 이에 제한되지 않는다. 본 개시의 몰리브덴 갭 충진 공정은, 3D-NAND 워드라인과 같은 수평형 비평면 특징부를 충진하기 위해 또한 이용될 수 있다.
본원에 개시된 증착 방법 및 폴리실리콘 몰리브덴 막은, 폴리실리콘 몰리브덴 막의 낮은 전기 비저항으로 인해 전술한 예시적 응용예, 심지어 박막 응용예에서 유익할 수 있다. 텅스텐 막과 같은 현재의 금속 갭 충진 막의 단점은, 소자 특징부 크기가 감소함에 따라 더 얇은 핵생성 막과 장벽층으로서 전기 비저항성의 바람직하지 않은 증가, 높은 전기 비저항성 핵생성층, 및 높은 전기 비저항성 장벽층을 포함한다. 본 개시의 핵생성 막 및 다결정질 몰리브덴 막으로, 고 비저항성 박막을 교체하면, 집적 회로 응용에서 감소된 전력 손실 및 감소된 가열을 허용할 수 있다.
현재의 금속 갭 충진 공정 및 물질의 추가적인 단점은, 예를 들어 좁은 피치를 갖는 다수의 비평면 특징부를 갖는 기판에서, 또는 (도 1a 및 도 1b를 참조하여 본원에 전술한 바와 같이) 서로 인접한 다수의 고 종횡비 비평면 특징부를 갖는 기판에서 관찰될 수 있는 "라인 굽힘"의 발생이다. 텅스텐과 같은 종래의 금속막을 (bWL) 트렌치 구조용 갭 충진 재료로서 사용하는 경우, DRAM용 매립 워드라인 구조(bWL)에서 상당한 라인 굽힘이 관찰되었다. 소자 제조 동안에 라인 굽힘의 존재는, 바람직하지 않은 소자 불균일성 및 소자 수율의 감소를 야기할 수 있다. 종래의 갭 충진 증착 공정 및 재료를, 본 개시의 증착 공정 및 핵생성 막/다결정질 몰리브덴 막으로 교체하면, 소자 제조 동안 라인 굽힘의 감소 또는 심지어 이를 제거할 수 있다.
본 개시 적용의 비제한적 예시는 도 5a 내지 도 5c를 참조하여 나타나 있다. 도 5a는 갭 충진 금속 형성 전에 다수의 수직형 비평면 특징부를 포함한 기판을 나타내고, 도 5b는 기판의 노출 표면 상에 핵생성 막을 바로 증착한 후의 이전 도 5a의 구조를 나타내고, 도 5c는 핵생성 막 상에 다결정질 몰리브덴 막을 바로 증착한 후의 이전 도 5b의 구조를 나타낸다.
보다 상세하게, 도 5a에 나타낸 구조(500)는, 복수의 비평면 특징부 및 특히 복수의 수직형 비평면 특징부(504)를 포함하는 기판(502)을 포함할 수 있다. 예를 들어, 복수의 수직형 비평면 특징부(504)는, 기판(502) 내에 배치된 다수의 v 형상 수직형 트렌치를 포함할 수 있다. 일부 구현예에서, 수직형 비평면 특징부는 고 종횡비 특징부를 포함할 수 있고, 이는 2:1 초과, 5:1 초과, 10:1 초과, 25:1 초과, 또는 50:1 초과, 또는 심지어 100:1 초과일 수 있는 종횡비(높이:폭)를 가질 수 있다. 도 5a에 나타낸 예에서, v 형상 수직형 트렌치의 폭은, v 형상의 트렌치 각각의 대향 측벽의 최상부 사이의 거리를 측정함으로써 측정될 수 있다.
추가 응용예에서, 기판(500)은, 본원에서 전술한 바와 같이 복수의 대안적인 수직형 비평면 특징부, 또는 수직형 비평면 특징부 및/또는 수평형 비평면 특징부의 다양한 조합을 포함할 수 있다.
도 5a에 나타낸 바와 같이, 예를 들어 돌출한 반도체 또는 유전체 라인, 또는 돌출한 반도체 핀 구조와 같은 복수의 라인 특징부(506)는 인접한 수직형 비평면 특징부(504) 사이에 배치된다.
본 개시의 일부 구현예에서, 복수의 라인 특징부(506)는 규칙적인 어레이로 형성될 수 있다. 예를 들어, 라인 특징부(506)는, 인접한 라인 특징부(500) 사이의 피치(x)가 실질적으로 균일하도록 배열될 수 있고, 피치(x)는 하나의 라인 특징부의 중간 수직 축(예, 축(508A))과 인접하는 라인 특징부의 중간 수직 축(예, 축(508B)) 사이의 거리로서 정의될 수 있다.
또한, 복수의 수직형 비평면 특징부(504)는 실질적으로 균일한 프로파일 및 치수를 가질 수 있다. 예를 들어, 도 5a에 나타낸 바와 같이 수직형 비평면 특징부(504)는 경사진 측벽을 갖는 v 형상의 수직 트렌치를 포함하고, 여기서 v 형상의 수직 트렌치의 폭은 트렌치의 개구에서 트렌치의 베이스로 내려갈수록 감소한다. 비제한적인 예로서, 복수의 수직형 비평면 특징부는 실질적으로 균일한 폭(y)을 포함할 수 있고, 수직형 비평면 특징부 어레이의 각각의 폭은 수직형 비평면 특징부의 각 개구 사이의 거리를 측정함으로써, 즉 수직형 비평면 특징부의 대향 측벽의 최상부 사이의 거리를 측정함으로써 결정될 수 있다.
비제한적인 예로서, 도 5a의 구조(500)는 금속 갭 충진 증착 전에 부분적으로 제조된 DRAM 소자 구조의 일부에 대응할 수 있으며, 복수의 수직형 비평면 특징부(504)는 DRAM용 매립된 워드라인 트렌치를 포함할 수 있고, 복수의 라인 특징부(506)는 DRAM 워드라인을 포함할 수 있다.
도 5b는 기판(502)의 노출 표면 상에 핵생성 막(512)이 바로 증착된 후의 (도 5a의) 이전 구조(500)를 포함하는 구조(510)를 나타낸다. 핵생성 막(512)은 본원에 기술된 증착 공정(예, 도 3의 제1 주기적 증착 공정(220))을 채용함으로써 증착될 수 있고, 핵생성 막(512)은 본원에서 전술한 바와 같이 모든 특성(재료, 두께, 결정화도 등)을 가질 수 있다. 도 5b에 나타낸 바와 같이, 핵생성 막(512)은 물리적으로 연속적인 막을 포함할 수 있지만, 대안적인 구현예에서 핵생성 막(512)은 물리적으로 불연속적인 막(미도시)을 포함할 수 있다는 점에 유의해야 한다.
비제한적인 예로서, 도 5b의 예시적인 구조(510)는 DRAM용 매립된 워드라인 트렌치 및 DRAM 워드라인 상에 핵생성 막을 바로 증착한 이후의 부분적으로 제조된 DRAM 소자 구조의 일부에 대응할 수 있다.
도 5c는 핵생성 막(512) 상에 다결정질 몰리브덴 막(516)을 바로 증착한 후의 (도 5b의) 이전 구조(510)를 포함한 구조(514)를 나타낸다. 폴리실리콘 몰리브덴 막(516)은 본원에 기술된 증착 공정(예, 도 4의 제2 주기적 증착 공정(230))을 사용함으로써 증착될 수 있고, 폴리실리콘 몰리브덴 막(516)은 본원에서 전술한 바와 같이 모든 특성(전기 비저항, 두께, 결정화도 등)을 가질 수 있다. 도 5c에 나타낸 바와 같이, 다결정질 몰리브덴 막(516)은 비평면 특징부(504)의 전체를, 예를 들어 수직형 트렌치의 베이스로부터 수직형 트렌치의 적어도 최상부(또는 개구)까지 충진한다. 또한, 도 5c에 나타낸 바와 같이, 복수의 비평면 특징부(504) 내에 배치되고 복수의 비평면 특징부를 충진하는 다결정 몰리브덴 막(516)은, 이음매의 형성 없이 증착된다.
또한, 도 5c는, 인접하고 충진된 비평면 구조(504) 사이에 배치된 복수의 라인 특징부(506)는, 감소된 라인 굽힘(또는 왜곡)을 갖거나, 또는 심지어 다결정질 몰리브덴 막(516)의 증착 후에(즉, 도 1b의 종래 기술의 구조(110)와 비교함) 라인 굽힘이 없음을 나타낸다. 복수의 라인 특징부(506)에서 라인 굽힘의 감소 또는 제거는, 금속 갭 충진 공정 다음에 수직형 비평면 특징부(504) 각각의 폭의 균일성에 의해 분명할 수 있다. 비제한적인 예시로서, 금속 충진된 복수의 수직형 비평면 특징부(504)는 폭(z)을 포함할 수 있고, 여기서 수직형 비평면 특징부의 금속 충진 어레이 각각의 폭(z)은 금속 충진된 수직형 비평면 특징부의 최상부 범위에 걸친 거리를 측정함으로써 결정될 수 있다.
일부 구현예에서, 본 개시의 증착 공정 및 재료로부터 초래되는 라인 굽힘의 감소 또는 제거는, 백분율 라인 굽힘을 측정함으로써 정량화될 수 있다.
본원에서 사용된 바와 같이, 용어 "백분율 라인 굽힘"은 비평면 특징부의 규칙적인 어레이를 포함한 기판 상의 갭 충진 막의 증착에 의해 야기되는 라인 굽힘의 정도를 지칭할 수 있다. 백분율 라인 굽힘은 다음 식(I)에 의해 계산될 수 있다:
Figure pat00003
여기서 오프셋은 하기 식 (II)에 의해 계산된다:
Figure pat00004
즉, 오프셋의 값은, 갭 충진 막 증착 후 비평면 특징부의 평균 폭(도 5c의 (z)의 평균값)에서 갭 충진 막 증착 전 비평면 특징부의 평균 폭(도 5a의 평균값(y))을 뺀 값의 절대값과 같다. 비제한적인 예로서, 오프셋은, 갭 충진 막을 증착하기 전에 복수의 비평면 특징부의 폭(y)을 측정하고 이어서 비평면 특징부에 갭 충진 막을 증착한 후에 복수의 비평면 특징부에 대한 폭(z)을 측정함으로써 통계적으로 확립될 수 있다.
따라서, 일부 구현예에서, 인접한 라인 특징부 사이에 배치된 복수의 비평면 특징부(504) 상에 결정질 몰리브덴 막(516)을 바로 형성한 후의 복수의 라인 특징부(506)의 백분율 라인 굽힘은 20% 미만, 또는 10% 미만, 또는 5% 미만, 또는 2% 미만, 또는 1% 미만일 수 있다.
비제한적인 예로서, 기판은 복수의 수직형 비평면 특징부 및 복수의 라인 특징부를 포함할 수 있다. 이러한 예에서, 핵생성 막은, 복수의 수직형 비평면 특징부 및 복수의 라인 특징부 상에 바로 증착된 몰리브덴 질화물 핵생성 막을 포함할 수 있다. 몰리브덴 질화물 핵생성 막의 증착 후, 다결정질 몰리브덴 막은 몰리브덴 질화물 핵생성 막 상에 바로 증착될 수 있고, 이에 의해 복수의 수직형 비평면 특징부(예, v 형상 수직형 트렌치, 또는 테이퍼 형상 수직형 트렌치)를 다결정질 몰리브덴 막으로 충진할 수 있다. 이러한 예에서, 복수의 라인 특징부의 백분율 라인 굽힘은 20% 미만, 또는 10% 미만, 또는 5% 미만, 또는 2% 미만, 또는 심지어 1% 미만일 수 있다. 또한, 다결정질 몰리브덴 막은 90 Å 미만, 또는 80 Å 미만, 또는 70 Å 미만, 또는 60 Å 미만, 또는 심지어 50 Å 미만의 평균 결정립 크기를 갖는 복수의 몰리브덴 결정립을 포함할 수 있다. 이러한 비제한적인 예에서, 몰리브덴 질화물 핵생성 막은 약 20 Å의 평균 막 두께를 가질 수 있고, 다결정질 몰리브덴 막은 약 100 Å의 평균 막 두께와 5% 미만의 백분율 표면 거칠기를 가질 수 있다.
일부 구현예에서, 갭 충진 금속, 예를 들어 다결정질 몰리브덴 막의 증착으로부터 초래되는 라인 굽힘은, 핵생성 층의 증착 전에 기판의 노출 표면 상에 전처리 공정을 수행함으로써 감소되거나 심지어 제거될 수 있다. 일부 구현예에서, 전처리 공정은, 비평면 특징부를 포함한 기판의 노출 표면을 전처리 가스와 접촉시키는 단계를 포함할 수 있다. 일부 구현예에서, 전처리 가스는 알루미늄 성분, 예컨대 트리메틸알루미늄(TMA), 트리에틸알루미늄(TEA), 디메틸알루미늄하이드라이드(DMAH), 트리터트부틸알루미늄(TTBA), 알루미늄 트리클로라이드(AlCl3), 또는 디메틸알루미늄이소프로폭시드(DMAI) 중 하나 이상을 포함할 수 있다. 일부 구현예에서, 전처리 가스는 실란 가스와 같은 실리콘 성분을 포함할 수 있다. 일부 구현예에서, 실란 전처리 가스는 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10) 또는 일반 실험 조성식 SixH(2x+2)를 가진 고차 실란 또는 심지어 클로로실란 예컨대 디클로로실란(DCS) 중 하나 이상을 포함할 수 있다. 추가 구현예에서, 전처리 가스는 수증기(H2O), 또는 암모니아(NH3)를 포함할 수 있다
본 개시의 일부 구현예에서, 전처리 공정은 유전체 표면, 반도체 표면, 또는 금속성 표면 중 하나 이상에 대해 수행될 수 있다. 특정 구현예에서, 전처리 공정은 유전체 표면을 포함한 비평면 기판 상에서 수행될 수 있다.
일부 구현예에서, 비평면 기판을 전처리 가스와 접촉시키는 단계를 포함한 전처리 공정은, 다결정질 몰리브덴 막을 증착하기 전에 핵생성 막의 증착에 추가해서 사용될 수 있다. 예를 들어, 다결정질 몰리브덴 막의 형성 공정은, 비평면 기판의 노출 표면을 전처리 가스와 접촉시키는 단계, 후속하여 비평면 기판의 전처리된 표면 상에 핵생성 막을 바로 증착하는 단계, 및 그 다음 핵생성 막 상에 다결정질 몰리브덴 막을 바로 증착하는 단계를 포함할 수 있다. 대안적인 구현예에서, 전처리 공정은 비평면 기판의 노출 표면 상에 사용될 수 있고, 핵생성 막 증착 단계는 생략될 수 있다. 예를 들어, 다결정질 몰리브덴 막의 형성 공정은, 비평면 기판의 노출 표면을 전처리 가스와 접촉시키는 단계, 후속하여 비평면 기판의 전처리된 표면 상에 다결정질 몰리브덴 막을 바로 증착하는 단계를 포함할 수 있다.
따라서, 본 개시의 일부 구현예에서, 다결정질 몰리브덴 막의 증착 전에 중간 핵생성 막의 증착을 갖거나 갖지 않고 비평면 기판의 노출 표면을 전처리 가스와 접촉시킴으로써, 복수의 라인 특징부의 백분율 라인 굽힘이 감소되거나 심지어 제거될 수 있다. 예를 들어, 비평면 기판의 노출 표면의 전처리를 채용하는 이러한 구현예에서, 전처리된 복수의 라인 특징부의 백분율 라인 굽힘은 20% 미만, 또는 10% 미만, 또는 5% 미만, 또는 2% 미만, 또는 1% 미만일 수 있다.
비제한적인 예로서, 도 5c의 구조(514)는 금속 갭 충진의 증착 후에 부분적으로 제조된 DRAM 소자 구조의 일부에 대응할 수 있으며, 복수의 수직형 비평면 특징부(504)는 DRAM용 매립된 워드라인 트렌치를 포함하고, 상기 DRAM용 매립된 워드라인 트렌치는 다결정질 몰리브덴 막(516)으로 충진된다. 또한, 라인 특징부(506)는 DRAM 워드라인을 포함할 수 있고, 이 비제한적인 예에서 복수의 DRAM 워드라인의 백분율 라인 굽힘은 20% 미만, 또는 10% 미만, 또는 5% 미만, 또는 2% 미만, 또는 1% 미만일 수 있다.
본 개시의 구현예는 또한 본원에 기술된 방법에 따라 형성된 다결정질 몰리브덴 막을 포함한 구조를 제공할 수 있다. 예를 들어, 본 개시의 구현예는 예를 들어 반도체 소자 구조와 같은 구조를 제공할 수 있고, 이는 본 개시의 구현예에 따라 형성된 다결정질 몰리브덴 막을 포함한, 부분 제조된 반도체 소자 구조를 포함한다. 본원에 제공된 구조는 기판, 상기 기판의 표면 상에 바로 배치된 핵생성 막, 및 상기 핵생성 막 상에 바로 배치된 다결정질 몰리브덴 막을 포함할 수 있다. 본 개시의 구조는 도 5c의 구조(514)를 참조하여 나타날 수 있다.
보다 상세하게, 도 5c의 구조(514)는, 기판의 표면; 금속 산화물 핵생성 막 또는 금속 질화물 핵생성 막 중 적어도 하나를 포함하며 상기 기판의 표면 상에 바로 배치된 핵생성 막; 상기 핵생성 막 상에 바로 배치된 다결정질 몰리브덴 막을 포함할 수 있되, 상기 다결정질 몰리브덴 막은 80 Å 미만의 평균 결정립 크기를 갖는 복수의 몰리브덴 결정립을 포함한다.
보다 상세하게, 일부 구현예에서, 구조(514)(도 5c)의 기판(502)은 유전체 재료, 금속성 재료, 및 반도체 재료 중 적어도 하나를 포함할 수 있다. 기판(502)은 이전에 개시된 기판 재료 중 하나 이상을 포함할 수 있다. 또한, 기판(502)의 표면(518)은 유전체 표면, 금속성 표면, 또는 반도체 표면 중 적어도 하나를 포함할 수 있다. 기판(502)의 표면(518)은 전술한 기판 재료와 표면 중 하나 이상을 포함할 수 있다.
또한, 기판(502)의 표면(518)은 복수의 비평면 특징부, 예를 들어 수직형 비평면 특징부 및/또는 수평형 비평면 특징부를 포함할 수 있다. 예를 들어, 기판(502)(도 5c)은, 복수의 수직형 비평면 특징부(504)(도 5c에 v 형상의 수직형 트렌치로서 나타냄)을 포함한 표면(518)을 포함한다. 본원에 기술된 표면(518)은, 관련 치수, 프로파일, 종횡비 등을 갖는 이전에 개시된 비평면 특징부 중 하나 이상 또는 이들의 조합을 포함할 수 있음을 이해해야 한다. 추가 구현예에서, 기판(502) 및 이와 연관된 표면(518)은 복수의 라인 특징부(506)를 추가로 포함할 수 있으며, 복수의 라인 특징부(506) 각각은 인접한 비평면 특징부(504) 사이에 배치될 수 있다.
본 개시의 일부 구현예에서, 구조(514)(도 5c)는 기판(502)의 표면(518) 상에 바로 배치될 수 있는 핵생성 막(512)을 또한 포함할 수 있다. 일부 구현예에서, 핵생성 막(512)은 금속 산화물 핵생성 막 또는 금속 질화물 핵생성 막 중 적어도 하나를 포함할 수 있다.
핵생성 막(512)이 금속 산화물 핵생성 막을 포함하는 구현예에서, 금속 산화물 핵생성 막은 알루미늄 산화물 핵생성 막, 몰리브덴 산화물 핵생성 막, 텅스텐 산화물 핵생성 막, 루테늄 산화물 핵생성 막, 레늄 산화물 핵생성 막, 또는 이리듐 산화물 핵생성 막 중 적어도 하나를 포함할 수 있다. 본 개시의 금속 산화물 핵생성 막은 (도 5c의 핵생성 막(512)에 의해 나타낸 바와 같이) 물리적으로 연속적인 핵생성 막 또는 물리적으로 불연속적인 핵생성 막(미도시)을 포함할 수 있다. 금속 산화물 핵생성 막이 물리적으로 연속적인 구현예에서, 금속 산화물 핵생성 막은 40 Å 미만의 평균 막 두께에서 물리적으로 연속적일 수 있다. 또한, 금속 산화물 핵생성 막은 본원에 이미 개시된 바와 같은 평균 막 두께를 가질 수 있고, 특정 구현예에서, 금속 산화물 핵생성 막은 30 Å 미만의 평균 막 두께를 가질 수 있다. 일부 구현예에서, 금속 산화물 핵생성 막은 비정질 금속 산화물 핵생성 막을 포함할 수 있다.
핵생성 막(512)이 금속 질화물 핵생성 막을 포함하는 구현예에서, 금속 질화물 핵생성 막은 몰리브덴 질화물 핵생성 막을 포함할 수 있다. 본 개시의 금속 질화물 핵생성 막은 (도 5c의 핵생성 막(512)에 의해 나타낸 바와 같이) 물리적으로 연속적인 핵생성 막 또는 물리적으로 불연속적인 핵생성 막(미도시)을 포함할 수 있다. 예를 들어, 몰리브덴 질화물 핵생성 막은 40 Å 미만의 평균 막 두께에서 물리적으로 연속적일 수 있다. 또한, 금속 질화물 핵생성 막은 본원에 이미 개시된 바와 같은 평균 막 두께를 가질 수 있고, 특정 구현예에서, 금속 질화물 핵생성 막은 30 Å 미만의 평균 막 두께를 가질 수 있다. 일부 구현예에서, 금속 질화물 핵생성 막은 비정질 금속 질화물 핵생성 막을 포함할 수 있다.
본 개시의 일부 구현예에서, 구조(514)(도 5c)는 핵생성 막(512)의 표면 상에 바로 배치될 수 있는 다결정질 몰리브덴 막(516)을 또한 포함할 수 있다.
일부 구현예에서, 다결정질 몰리브덴 막(516)은 기판(502)의 복수의 비평면 특징부(504) 내에 배치될 수 있으며, 다결정질 몰리브덴 막(516)은 임의의 관찰 가능한 이음매 없이 복수의 비평면 특징부(504)를 충진한다. 예를 들어, 기판(502)은, 복수의 수직형 비평면 특징부(504)(도 5c에 v 형상의 수직형 트렌치로서 나타냄)를 포함한 표면(518)을 포함할 수 있다. 일부 구현예에서, 예를 들어 투과 전자 현미경(TEM), 주사 전자 현미경(SEM), 또는 주사 터널링 전자 현미경(STEM)과 같은 고배율 현미경 기술에 의해 관찰 가능한 이음매의 존재에 대해, 복수의 비평면 특징부(504) 내에 배치된 다결정질 몰리브덴 막(516)을 조사할 수 있다. 이러한 고배율 현미경 기술이 이음매의 존재를 드러내지 않는 경우, 복수의 비평면 특징부(504) 내에 배치된 다결정질 몰리브덴 막(516)은 이음매가 없는, 즉 이음매가 제거됨을 이해할 수 있다.
본 개시의 추가 구현예에서, 기판(502)의 표면(518)은 복수의 수직형 비평면 특징부(504)를 추가로 포함하고, 핵생성 막(512)은 복수의 수직형 비평면 특징부(504) 상에 바로 배치된다. 또한, 다결정질 몰리브덴 막(516)은 핵생성 막(512) 상에 바로 배치될 수 있고, 여기서 다결정질 몰리브덴 막(516)은, 본원에서 전술한 바와 같이 고배율 현미경 기술을 이용하여 측정된 대로, 임의의 관찰 가능한 이음매 없이 복수의 수직형 비평면 특징부(504)를 충진한다.
일부 구현예에서, 구조(514), 및 특히 기판(502)의 표면(518)은 복수의 라인 특징부(506)를 추가로 포함할 수 있다. 예를 들어, 각각의 라인 특징부(506)는 인접한 수직 비평면 특징부(504) 사이에, 예컨대 도 5c에 나타낸 바와 같이 인접한 v 형상의 수직형 트렌치 사이에 배치될 수 있다. 일부 구현예에서, 복수의 라인 특징부(506)는 복수의 라인 특징부(506) 상에 바로 배치된 핵생성 막(512)으로 둘러싸일 수 있다. 또한, 다결정질 몰리브덴 막(516)은 복수의 라인 특징부(506)를 둘러싸는 핵생성 막(512)에 바로 배치될 수 있다. 일부 구현예에서, 구조(514)의 복수의 라인 특징부(506)는 20% 미만, 또는 10% 미만, 또는 5% 미만, 또는 2% 미만, 또는 1% 미만의 백분율 라인 굽힘을 가질 수 있다. 특정 구현예에서, 구조(514)의 복수의 라인 특징부(506)는 20% 미만의 백분율 라인 굽힘을 가질 수 있다. 추가 구현예에서, 구조(514)의 복수의 라인 특징부(506)는 10% 미만의 백분율 라인 굽힘을 가질 수 있다. 일부 구현예에서, 구조(514)의 복수의 라인 특징부(506)는 약 1% 내지 20%의 백분율 라인 굽힘을 가질 수 있다. 일부 구현예에서, 구조(514)의 복수의 라인 특징부(506)는 실질적으로 라인 굽힘이 거의 없을 수 있고, 즉 약 0%의 백분율 라인 굽힘을 가질 수 있다.
일부 구현예에서, 구조(514)의 다결정질 몰리브덴 막(516)은, 다결정질 몰리브덴 막(516)의 평균 총 두께의 백분율 거칠기로서 표현될 수 있는 표면 거칠기를 가질 수 있다. 예를 들어, 일부 구현예에서 다결정질 몰리브덴 막(516)의 백분율 표면 거칠기는 10 % 미만, 또는 5 % 미만, 또는 3 % 미만, 또는 1.5 % 미만, 또는 심지어 1 % 미만일 수 있다. 일부 구현예에서, 다결정질 몰리브덴 막(516)의 백분율 표면 거칠기는 대략 1% 내지 10%일 수 있다.
일부 구현예에서, 구조(514)의 다결정질 몰리브덴 막(516)은 복수의 몰리브덴 결정립을 포함할 수 있으며, 평균 결정립의 크기는 100 Å 미만, 또는 80 Å 미만, 또는 60 Å 미만, 또는 40 Å 미만, 또는 심지어 약 20 Å 미만일 수 있다. 일부 구현예에서, 몰리브덴 결정립은 대략 20 Å 내지 100 Å, 또는 대략 20 Å 내지 75 Å, 또는 심지어 대략 20 Å 내지 50 Å의 평균 결정립 크기를 가질 수 있다.
비제한적인 예로서, 다결정질 몰리브덴 막(516)은 몰리브덴 질화물 핵생성 막 상에 바로 증착될 수 있고, 다결정질 몰리브덴 막(516)의 몰리브덴 결정립은 약 60 Å 미만, 또는 약 50 Å 미만, 또는 심지어 약 40 Å 미만, 또는 약 20 Å 내지 60 Å 미만의 평균 결정립 크기를 가질 수 있다. 특정 예시에서 핵생성 막(512)은 몰리브덴 질화물 핵생성 막을 포함할 수 있고, 다결정질 몰리브덴 막(516)은 약 60 Å 미만의 평균 결정립 크기를 갖고 10% 미만의 백분율 거칠기를 갖는다.
일부 구현예에서, 핵생성 막(512) 및 다결정질 몰리브덴 막(516)은 기판(502)의 표면(518) 바로 위에 배치된 이중층을 함께 구성한다. 일부 구현예에서, 이중층은 50 μΩ-cm 미만, 또는 30 μΩ-cm 미만, 또는 20 μΩ-cm 미만, 또는 심지어 25 μΩ-cm 미만, 또는 약 25 μΩ-cm 내지 50 μΩ-cm의 전기 비저항을 가질 수 있고, 여기서 이중층은, 20 Å 미만의 평균 막 두께를 갖는 핵생성 막과 100 Å의 평균 막 두께를 갖는 다결정질 몰리브덴 막을 포함할 수 있다.
본 개시의 일부 구현예에서, 구조(514)(도 5c)는 소자 구조를, 일부 구현예에서는 부분적으로 제조된 소자 구조를 포함할 수 있다. 예를 들어, 부분 제조된 소자 구조는, DRAM 소자 구조, 3D-NAND 소자 구조, 3D-집적 소자 구조, 또는 집적형 로직 소자 구조 중 적어도 하나를 포함할 수 있다.
구조(514)가 부분 제조된 DRAM 소자 구조를 포함하는 구현예에서, 비평면 기판(502)은, 복수의 DRAM용 매립된 워드라인 트렌치를 포함한 복수의 비평면 특징부(504)를 포함할 수 있고, 또한 복수의 라인 특징부(506)는 복수의 DRAM 워드라인을 포함할 수 있다. 이러한 구현예에서, 핵생성 막(512)은 복수의 DRAM용 매립된 워드라인 트렌치 상에 바로 그리고 복수의 DRAM 워드라인 상에 바로 배치될 수 있다.
구조(514)가 부분 제조된 DRAM 소자 구조를 포함하는 구현예에서, 다결정질 몰리브덴 막(516)은 복수의 DRAM용 매립된 워드라인 트렌치 내부에 배치되고 이를 충진할 수 있다. 이러한 구현예에서, 복수의 DRAM용 매립된 워드라인 트렌치 내부에 배치되고 이를 충진하는 다결정질 몰리브덴 막(516)은, 관찰 가능한 이음매를 전혀 포함할 수 없고, 즉 본원에서 전술한 바와 같이 고배율 현미경 기술에 의해 측정된 대로, 충진된 DRAM용 매립된 워드라인 트렌치는 이음매가 없다.
또한, 구조(514)가 부분 제조된 DRAM 소자 구조를 포함하는 구현예에서, 복수의 DRAM 워드라인의 백분율 라인 굽힘은 20% 미만, 또는 10% 미만, 또는 5% 미만, 또는 2% 미만, 또는 1% 미만, 또는 심지어 대략 1% 내지 20%일 수 있다. 일부 구현예에서, 복수의 DRAM 워드라인은 실질적으로 라인 굽힘이 거의 없을 수 있고, 즉 약 0%의 백분율 라인 굽힘을 가질 수 있다.
비제한적인 예로서, 구조(514)는, 몰리브덴 질화물 핵생성 막(512) 상에 바로 배치되는 다결정질 몰리브덴 막(516)을 포함한, 부분 제조된 DRAM 소자 구조를 포함할 수 있다. 이렇게 부분 제조된 DRAM 소자 구조에서, 다결정질 몰리브덴 막(516)의 복수의 몰리브덴 결정립은 약 60 Å 미만, 또는 약 50 Å 미만, 또는 심지어 약 40 Å 미만, 또는 약 40 Å 내지 60 Å의 평균 결정립 크기를 가질 수 있다. 부분 제조된 DRAM 소자 구조의 특정 예로서, 핵생성 막(512)은 몰리브덴 질화물 핵생성 막을 포함할 수 있고, 다결정질 몰리브덴 막(516)은 60 Å 미만의 평균 결정립 크기와 10% 미만의 다결정질 몰리브덴 막(516)의 백분율 거칠기를 가질 수 있다.
위에 설명된 본 개시의 예시적 구현예는 본 발명의 범주를 제한하지 않는데, 그 이유는 이들 구현예는 본 발명의 구현예의 예시일 뿐이기 때문이며, 이는 첨부된 청구범위 및 그의 법적 균등물에 의해 정의된다. 임의의 균등한 구현예는 본 발명의 범주 내에 있도록 의도된다. 확실하게, 본원에 도시되고 기재된 것 외에도, 기재된 요소들의 선택적인 유용한 조합과 같은 본 발명의 다양한 변경은 설명으로부터 당업자에게 분명할 수 있다. 이러한 변경 및 구현예도 첨부된 청구범위의 범주 내에 있는 것으로 의도된다.

Claims (40)

  1. 기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법으로서, 상기 방법은,
    반응 챔버 내에 기판을 제공하는 단계;
    금속 산화물 핵생성 막 또는 금속 질화물 핵생성 막 중 하나를 포함한 핵생성 막을 상기 기판의 노출 표면 상에 바로 증착하는 단계; 및
    상기 핵생성 막 상에 다결정질 몰리브덴 막을 바로 증착하는 단계를 포함하되,
    상기 다결정질 몰리브덴 막은 80 옹스트롬 미만의 평균 결정립 크기를 갖는 복수의 몰리브덴 결정립을 포함하는, 방법.
  2. 제1항에 있어서, 상기 핵생성 막을 증착하는 단계는, 제1 주기적 증착 공정의 제1 단위 증착 사이클을 하나 이상 수행하는 단계를 포함하되, 상기 제1 단위 증착 사이클은 상기 기판을 금속 전구체와 그리고 산소 전구체 또는 질소 전구체 중 하나와 순차적으로 접촉시키는 단계를 포함하는, 방법.
  3. 제1항에 있어서, 상기 다결정질 몰리브덴 금속 막을 증착하는 단계는, 제2 주기적 증착 공정의 제2 단위 증착 사이클을 하나 이상 수행하는 단계를 포함하되, 상기 제2 단위 증착 사이클은 상기 기판을 몰리브덴 할라이드 전구체와 그리고 환원제와 순차적으로 접촉시키는 단계를 포함하는, 방법.
  4. 제3항에 있어서, 상기 몰리브덴 할라이드 전구체는 몰리브덴(V) 트리클로라이드 옥사이드(MoOCl3), 몰리브덴(VI) 테트라클로라이드 옥사이드(MoOCl4), 또는 몰리브덴 (IV)디클로라이드 디옥사이드 (MoO2Cl2) 중 적어도 하나를 포함하는, 방법.
  5. 제1항에 있어서, 상기 금속 산화물 핵생성 막은, 알루미늄 산화물 핵생성 막, 몰리브덴 산화물 핵생성 막, 텅스텐 산화물 핵생성 막, 루테늄 산화물 핵생성 막, 레늄 산화물 핵생성 막, 또는 이리듐 산화물 핵생성 막 중 적어도 하나를 포함하고 상기 금속 산화물 핵생성 막은 50 Å 미만의 평균 막 두께를 갖는, 방법.
  6. 제1항에 있어서, 상기 금속 질화물 핵생성 막은 몰리브덴 질화물 핵생성 막을 포함하고, 상기 몰리브덴 질화물 핵생성 막은 30 Å 미만의 평균 막 두께를 갖는, 방법.
  7. 제1항에 있어서, 상기 다결정질 몰리브덴 막은 복수의 비평면 특징부 내부에 배치되고, 상기 다결정질 몰리브덴 막은 이음매 형성 없이 상기 복수의 비평면 특징부를 충진하는, 방법.
  8. 제1항에 있어서, 상기 다결정질 몰리브덴 막과 상기 핵생성 막을 포함한 이중층은, 20 Å 미만의 평균 핵생성 막 두께와 100 Å 미만의 평균 다결정질 몰리브덴 막 두께에 대해 25 μΩ-cm 미만의 전기 비저항을 갖는, 방법.
  9. 제1항에 있어서, 상기 핵생성 막은 50 Å 미만의 평균 막 두께에서 물리적으로 연속적인 막인, 방법.
  10. 제1항에 있어서, 상기 기판의 노출 표면은 복수의 수직형 비평면 특징부를 포함하고 상기 핵생성 막은 상기 노출 표면 상에 바로 증착되고, 상기 다결정질 몰리브덴 막은 상기 핵생성 막 상에 바로 증착되고, 상기 다결정질 몰리브덴 막은 이음매의 형성 없이 상기 복수의 수직형 비평면 특징부를 충진하는, 방법.
  11. 제10항에 있어서, 상기 노출 표면은 유전체 표면을 포함하는, 방법.
  12. 제10항에 있어서, 상기 기판은 복수의 라인 특징부를 추가로 포함하고, 상기 복수의 라인 특징부의 백분율 라인 굽힘은, 상기 핵생성 막 및 상기 다결정질 몰리브덴 막을 증착한 후에 20% 미만인, 방법.
  13. 제10항에 있어서, 상기 기판은 복수의 라인 특징부를 추가로 포함하고, 상기 복수의 라인 특징부의 백분율 라인 굽힘은, 상기 핵생성 막 및 상기 다결정질 몰리브덴 막을 증착한 후에 10% 미만인, 방법.
  14. 제10항에 있어서, 상기 핵생성 막은 몰리브덴 질화물 핵생성 막을 포함하는, 방법.
  15. 제14항에 있어서, 상기 다결정질 몰리브덴 막은 60 Å 미만의 평균 결정립 크기를 갖는, 방법.
  16. 제1항에 있어서, 상기 다결정질 몰리브덴 막은 10% 미만의 백분율 거칠기를 갖는, 방법.
  17. 제1항에 있어서, 상기 다결정질 몰리브덴 막은 5% 미만의 백분율 거칠기를 갖는, 방법.
  18. 제1항에 있어서, 상기 핵생성 막은 몰리브덴 질화물 핵생성 막을 포함하고, 상기 다결정질 몰리브덴 막은 10% 미만의 백분율 거칠기를 갖는, 방법.
  19. 제1항에 있어서, 상기 기판의 노출 표면은 유전체 표면을 포함하는, 방법.
  20. 제1항의 방법에 따라 형성된 다결정질 몰리브덴 막을 포함하는 구조.
  21. 제1항의 방법을 수행하도록 구성되는 반응 시스템.
  22. 기판의 표면;
    금속 산화물 핵생성 막 또는 금속 질화물 핵생성 막 중 하나를 포함하며 상기 기판의 노출 표면 상에 바로 배치되는 핵생성 막; 및
    상기 핵생성 막 상에 바로 배치되는 다결정질 몰리브덴 막을 포함하되,
    상기 다결정질 몰리브덴 막은 80 옹스트롬 미만의 평균 결정립 크기를 갖는 복수의 몰리브덴 결정립을 포함하는, 구조.
  23. 제22항에 있어서, 상기 금속 산화물 핵생성 막은, 알루미늄 산화물 핵생성 막, 몰리브덴 산화물 핵생성 막, 텅스텐 산화물 핵생성 막, 루테늄 산화물 핵생성 막, 레늄 산화물 핵생성 막, 또는 이리듐 산화물 핵생성 막 중 적어도 하나를 포함하고, 상기 금속 산화물 핵생성 막은 50 Å 미만의 평균 막 두께를 갖는, 구조.
  24. 제22항에 있어서, 상기 금속 질화물 핵생성 막은, 30 Å 미만의 평균 막 두께를 갖는 몰리브덴 질화물 핵생성 막을 포함하는, 구조.
  25. 제22항에 있어서, 상기 다결정질 몰리브덴 막은 복수의 비평면 특징부 내부에 배치되고, 상기 다결정질 몰리브덴 막은 관찰 가능한 이음매 형성 없이 상기 복수의 비평면 특징부를 충진하는, 구조.
  26. 제22항에 있어서, 상기 다결정질 몰리브덴 막과 상기 핵생성 막을 포함한 이중층은, 20 Å 미만의 평균 핵생성 막 두께와 100 Å 미만의 평균 다결정질 몰리브덴 막 두께에 대해 25 μΩ-cm 미만의 전기 비저항을 갖는, 구조.
  27. 제22항에 있어서, 상기 핵생성 막은 40 Å 미만의 평균 막 두께를 갖고 물리적으로 연속적인 막인, 구조.
  28. 제22항에 있어서, 상기 기판의 표면은 복수의 수직형 비평면 특징부를 추가로 포함하고 상기 핵생성 막은 상기 복수의 수직형 비평면 특징부 상에 바로 증착되고, 상기 다결정질 몰리브덴 막은 상기 핵생성 막 상에 바로 증착되고, 상기 다결정질 몰리브덴 막은 관찰 가능한 이음매의 형성 없이 상기 복수의 수직형 비평면 특징부를 충진하는, 구조.
  29. 제22항에 있어서, 상기 기판의 표면은 유전체 표면을 포함하는, 구조.
  30. 제28항에 있어서, 상기 기판은 복수의 라인 특징부를 추가로 포함하고, 상기 복수의 라인 특징부의 백분율 라인 굽힘은 20% 미만인, 구조.
  31. 제28항에 있어서, 상기 기판은 복수의 라인 특징부를 추가로 포함하고, 상기 복수의 라인 특징부의 백분율 라인 굽힘은 10% 미만인, 구조.
  32. 제28항에 있어서, 상기 핵생성 막은 몰리브덴 질화물 핵생성 막을 포함하는, 구조.
  33. 제32항에 있어서, 상기 다결정질 몰리브덴 막은 60 Å 미만의 평균 결정립 크기를 갖는, 구조.
  34. 제22항에 있어서, 상기 다결정질 몰리브덴 막은 10% 미만의 백분율 거칠기를 갖는, 구조.
  35. 제22항에 있어서, 상기 기판은, DRAM 소자 구조, 3D-NAND 소자 구조, 3D-집적 소자 구조, 또는 집적형 로직 소자 구조 중 적어도 하나를 포함한 부분 제조된 소자 구조를 포함하는, 구조.
  36. 제35항에 있어서, 상기 기판은 부분적으로 제조된 DRAM 소자 구조를 포함하고, 상기 기판은 복수의 DRAM용 매립된 워드라인 트렌치 및 복수의 DRAM 워드라인을 포함하는, 구조.
  37. 제36항에 있어서, 상기 핵생성 막은 상기 복수의 DRAM용 매립된 워드라인 트렌치 상에 그리고 상기 복수의 DRAM 워드라인 상에 바로 배치되는, 구조.
  38. 제37항에 있어서, 상기 다결정질 몰리브덴 막은 상기 복수의 DRAM용 매립된 워드라인 트렌치 내부에 배치되고 이를 충진하는, 구조.
  39. 제38항에 있어서, 상기 복수의 DRAM 워드라인의 백분율 라인 굽힘은 20% 미만인, 구조.
  40. 제39항에 있어서, 상기 핵생성 막은 몰리브덴 질화물 핵생성 막을 포함하고, 상기 다결정질 몰리브덴 막은 1.5%의 백분율 거칠기를 갖는, 구조.
KR1020200099642A 2019-08-23 2020-08-10 기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법 및 이와 관련된 다결정 몰리브덴 막을 포함한 구조 KR20210024418A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962891247P 2019-08-23 2019-08-23
US62/891,247 2019-08-23

Publications (1)

Publication Number Publication Date
KR20210024418A true KR20210024418A (ko) 2021-03-05

Family

ID=74854915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200099642A KR20210024418A (ko) 2019-08-23 2020-08-10 기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법 및 이와 관련된 다결정 몰리브덴 막을 포함한 구조

Country Status (3)

Country Link
KR (1) KR20210024418A (ko)
CN (1) CN112420488A (ko)
TW (1) TW202122615A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230042878A (ko) 2021-09-23 2023-03-30 엠케미칼 주식회사 몰리브덴 화합물, 이의 제조방법 및 이의 용도
US11827978B2 (en) 2019-08-23 2023-11-28 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20240011985A (ko) 2022-07-20 2024-01-29 엠케미칼 주식회사 신규한 몰리브덴 화합물, 이의 제조방법 및 이를 포함하는 몰리브덴 함유 박막의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11827978B2 (en) 2019-08-23 2023-11-28 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
US11898242B2 (en) 2019-08-23 2024-02-13 Asm Ip Holding B.V. Methods for forming a polycrystalline molybdenum film over a surface of a substrate and related structures including a polycrystalline molybdenum film
KR20230042878A (ko) 2021-09-23 2023-03-30 엠케미칼 주식회사 몰리브덴 화합물, 이의 제조방법 및 이의 용도
KR20240034165A (ko) 2021-09-23 2024-03-13 엠케미칼 주식회사 몰리브덴 화합물, 이의 제조방법 및 이의 용도
KR20240011985A (ko) 2022-07-20 2024-01-29 엠케미칼 주식회사 신규한 몰리브덴 화합물, 이의 제조방법 및 이를 포함하는 몰리브덴 함유 박막의 제조방법

Also Published As

Publication number Publication date
TW202122615A (zh) 2021-06-16
CN112420488A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
US11898242B2 (en) Methods for forming a polycrystalline molybdenum film over a surface of a substrate and related structures including a polycrystalline molybdenum film
US11908736B2 (en) Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102553413B1 (ko) 기판의 유전체 표면 상에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
US20230238239A2 (en) Methods for filling a gap feature on a substrate surface and related semiconductor structures
US11398382B2 (en) Method of forming an electrode on a substrate and a semiconductor device structure including an electrode
US20200332416A1 (en) Layer forming method and apparatus
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
CN113013084A (zh) 用于填充基板上的间隙特征的方法和相关的半导体结构
KR20210024418A (ko) 기판 표면 위에 다결정질 몰리브덴 막을 형성하는 방법 및 이와 관련된 다결정 몰리브덴 막을 포함한 구조
JP2020029618A (ja) 周期的堆積プロセスによって基材の誘電体表面上にモリブデン金属膜を堆積させる方法および関連する半導体デバイス構造
JP7422971B2 (ja) 基材および関連する半導体デバイス構造の誘電体表面上にモリブデン金属膜を堆積する方法
US20230343596A1 (en) Method to reduce bending of features on a surface of a substrate and structure formed using same
US20240136224A1 (en) Methods for filling a recessed feature on a substrate and related structures
JP2020029617A (ja) 基材表面および関連する半導体デバイス構造上のギャップ特徴を充填するための方法
KR20240056428A (ko) 기판 상의 리세스 특징부를 충진하는 방법 및 이와 관련된 구조체
CN117917763A (zh) 填充衬底上的凹陷特征的方法及相关结构
JP2021522411A (ja) バリア層なしのタングステン堆積物