KR20040059939A - 텅스텐 박막 형성방법 - Google Patents

텅스텐 박막 형성방법 Download PDF

Info

Publication number
KR20040059939A
KR20040059939A KR1020020086445A KR20020086445A KR20040059939A KR 20040059939 A KR20040059939 A KR 20040059939A KR 1020020086445 A KR1020020086445 A KR 1020020086445A KR 20020086445 A KR20020086445 A KR 20020086445A KR 20040059939 A KR20040059939 A KR 20040059939A
Authority
KR
South Korea
Prior art keywords
thin film
tungsten
tungsten thin
reducing gas
deposition
Prior art date
Application number
KR1020020086445A
Other languages
English (en)
Inventor
황의성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086445A priority Critical patent/KR20040059939A/ko
Publication of KR20040059939A publication Critical patent/KR20040059939A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 기판이 로딩된 반응기 내에 하지층과의 접착력을 우수하게 유지하는 환원가스와 전체 텅스텐 박막 자체의 물성을 우수하게 유지하는 환원가스, 텅스텐 소오스 및 퍼지가스를 교대로 주입하여 상기 기판에 텅스텐을 증착하는 것을 특징으로 하는 텅스텐 박막 형성방법을 제공한다. 본 발명은 새로운 금속배선 공정을 적용함에 있어서, 하지층과의 접착력을 강화하여 공정 안정화를 도모하면서 새로운 공정의 장점을 유지할 수 있도록 한다. 즉, 새로운 공정이 전체 반도체소자 제조공정에 안정적으로 도입될 수 있도록 한다. 본 발명에 의하면, ALD 텅스텐 공정을 고집적 반도체소자 제조공정에 안정적으로 적용할 수 있다.

Description

텅스텐 박막 형성방법{Method for forming tungsten thin film}
본 발명은 고집적 반도체소자의 금속배선 공정에 관한 것으로, 특히 원자층 증착(atomic layer deposition:ALD)공정에서 하지층과의 접착력을 향상시키기 위한 텅스텐 금속배선 공정에 관한 것이다.
현재 개발 및 양산되고 있는 반도체소자들에는 텅스텐 금속이 배선을 목적으로 하는 곳에 다양하게 사용되고 있다. 게이트, 비트라인 등의 배선으로서, 또한 여러 층의 금속선간의 연결을 위한 접촉선으로서 다양하게 적용되고 있다. 텅스텐은 화학기상증착(chemical vapor deposition:CVD)공정으로 증착하는 것이 일반적인 방법이다. 이 공정은 안정된 증착을 위해 다음과 같은 두 가지 단계를 필수적으로사용하고 있다.
(1) 행생성 단계 : WF6(g) + SiH4(g) -> W(s) + SiHxF(4-x)(g) + HF(g)
(2) 벌크 단계 : WF6(g) + 3H2(g) -> W(s) + 6HF(g)
첫번째 단계인 핵생성단계에서 연속된 텅스텐 박막을 형성하기 위해서는 ~400Å이상의 두께를 증착해야 한다. 그러나 이 단계의 스텝커버리지는 ~60% 전후로서, 다음 단계인 벌크 단계의 90%이상의 스텝커버리지에 비해 매우 열악하다. 따라서 소자의 집적도 증가에 따른 선폭 감소 경향은 CVD공정의 한계와 ALD공정의 도입을 요구하고 있다. 현재 일부 장비회사에서 ALD 텅스텐 장비를 개발하고 있다. 이 장비들은 현재 개발단계에 있으며, 아직 높은 비저항 문제와 하지층과의 접착력 문제 등을 해결해야 한다. 특히, AMAT사에서의 ALD 텅스텐 증착 테스트 결과, 비저항은 개선되었지만 하지층과의 접착력 문제가 발견되었다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, ALD 텅스텐 증착공정에서 하지층과의 접착력을 향상시킬 수 있는 텅스텐박막 형성방법을 제공하는데 목적이 있다.
도1은 텅스텐 배선의 리프팅 현상을도시한 SEM 사진,
도2는 텅스텐 배선이 없어진 지역에서 산화막을 제거한 후 관찰한 SEM사진,
도3은 본 발명에 의한 텅스텐 증착 과정을 도시한 도면.
상기 목적을 달성하기 위한 본 발명의 텅스텐 박막 형성방법은, 기판이 로딩된 반응기 내에 하지층과의 접착력을 우수하게 유지하는 환원가스와 전체 텅스텐 박막 자체의 물성을 우수하게 유지하는 환원가스, 텅스텐 소오스 및 퍼지가스를 교대로 주입하여 상기 기판에 텅스텐을 증착하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명은 ALD 텅스텐에 사용되는 WF6의 환원기체의 종류가 텅스텐 박막과 하지층과의 접착력에 영향을 미치는 특성을 이용하여 먼저 접착력이 좋은 환원기체를 도입하여 텅스텐막을 얇게 증착한 후, 비저항등에 보다 양호한 특성을 보이는 환원기체를 도입하여 텅스텐막을 형성함으로써 접착력과 비저항 등이 모두 우수한 텅스텐막을 형성하는 방법을 제공한다.
ALD텅스텐에 대한 기술개발은 여러 장비업체와 반도체 제조업체에서 이루어지고 있다. 새로운 공정의 적용을 위해서는 단위공정의 안정성 뿐만 아니라 100여 단계를 거치는 전체 공정에 대해서도 지장을 초래하지 않아야 하고, 완성된 칩에서 동작특성에 대한 검증도 필요하다. 금속배선에서 새로운 공정이나 장비를 도입하기 위해서는 수많은 점검사항들이 있다. 그 중에서 본 발명은 금속박막을 증착할 때 하지층과 금속박막간의 접착력을 강화시키는 방법을 제공한다.
ALD 텅스텐은 텅스텐의 전구체인 WF6를 환원시키는 환원기체로서 SiH4또는B2H6를 사용하는 것이 일반적이다. 이러한 ALD 텅스텐 공정장비는 여러 장비업체에서 개발하고 있다. 본 발명의 일례는 AMAT사의 ALD 텅스텐을 이용하여 실험한 것이다.
환원기체로서 SiH4를 사용한 ALD 텅스텐 박막은 다결정 구조를 갖는 반면에, B2H6를 사용한 ALD 텅스텐 박막은 비정질 구조를 가진다. 그런데 ALD 텅스텐 자체는 비저항이 매우 높고(~100μΩcm) 쓰루풋(throughput)이 작기 때문에 배선에 필요한 텅스텐막을 증착하는 공정에서는 ALD 텅스텐이 핵생성 단계 대용으로 사용되고 나머지 두께의 텅스텐은 상기 반응식(2)와 같은 벌크단계 조건으로 증착하게 된다. 즉, ALD 텅스텐은 텅스텐 박막의 핵생성층으로 사용하고, 그리고 추가로 CVD텅스텐을 벌크층으로서 사용하는 것이다.
SiH4를 환원기체로 사용한 ALD 텅스텐 박막위에 CVD 텅스텐을 1000Å 추가로 증착하면 그 박막은 (200)방향으로 우선 성장하는 주상구조를 가지며, B2H6를 사용한 ALD 텅스텐박막위에 추가 증착된 텅스텐은 임의의 방향의 보다 큰 입자크기를 갖는 구조를 보인다. 이러한 특성 때문에 SiH4를 사용한 ALD텅스텐위의 CVD텅스텐박막은 비저항이 ~1.6μΩcm이나, B2H6를 사용한 ALD 텅스텐위의 CVD 텅스텐박막의 비저항은 ~1.2μΩcm로 매우 낮다. 또한, CVD 텅스텐만으로 1000Å 증착한 박막의 비저항이 ~2.0μΩcm인 것이 비하면 ~40% 감소한 비저항 특성이다. 따라서 B2H6를 사용한 ALD 텅스텐위에 CVD 텅스텐을 증착한 것을 배선에 적용하면 RC 지연시간이 크게 감소하여 소자의 성능과 안정성 향상을 도모할 수있다.
그러나 불행하게도 각각의 텅스텐 박막을 얇은 배선으로 패터닝한 결과, SiH4를 사용한 ALD 텅스텐박막이나 CVD 텅스텐만으로 이루어진 박막의 경우 매우 양호한 배선을 형성한 반면, B2H6를 사용한 ALD 텅스텐박막의 경우에는 배선이 쓰러지고 리프팅이 발생하였다(도1 참조). 원인 분석을 위해 배선이 리프팅되고 남아 있는 부분에 대한 산화막을 제거한 후 관찰한 SEM 사진을 도2에 나타내었다. 도2에서 볼 수 있듯이 하지층인 TiN이 남아 있다. 즉, TiN과 ALD 텅스텐박막 사이의 접착력(adhesion)이 나쁘기 때문임을 알 수 있다. 이에 본 발명은 각각의 장점을 살려 하지층과의 접착력이 우수하고 비저항이 낮은 텅스텐박막을 성장시키는 방법을 고안하였으며, 그 방법은 다음과 같다.
일반적인 ALD 텅스텐의 증착순서는 WF6를 일정시간 반응기로 도입한 후, Ar, N2등의 불활성기체로 반응기를 퍼지(purge)하고, 후속으로 SiH4또는 B2H6를 주입하고 퍼지하는 일련의 단계를 한 주기로 하여 원하는 두께만큼 증착이 되도록 주기의 횟수를 반복하여 증착을 행하는 것이다.
그러나 본 발명은 상술한 바와 같이 접착력이 우수하고 비저항이 낮은 박막을 생성하기 위하여 도3에 도시한 바와 같이 하지층과의 접착력이 우수한 SiH4환원기체의 ALD 텅스텐을 1~10주기만큼 증착하고, 그후에 원하는 두께(10~200Å)에 해당하는 만큼의 주기에서는 B2H6ALD 텅스텐을 증착한다. 이렇게 성장시킨 텅스텐 박막의 표면은 비정질구조를 유지하고 있기 때문에 후속으로 CVD텅스텐으로 추가 증착한 박막은 상술한 바와 같이 1.2μΩcm의 낮은 비저항을 가지게 된다. 상기 하지층과의 접착력이 우수한 기체로서 SiH4대신에 Si2H6, SiF4를 사용할 수 있다.
상기 텅스텐막 증착시 증착온도는 200~500℃로 하는 것이 바람직하다. 상기 하지층으로는 TiN, TiW, TaN, WN등이 사용된다. 텅스텐 소오스로서는 WF6를 사용하는 것이 바람직하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 새로운 금속배선 공정을 적용함에 있어서, 하지층과의 접착력을 강화하여 공정 안정화를 도모하면서 새로운 공정의 장점을 유지할 수 있도록 한다. 즉, 새로운 공정이 전체 반도체소자 제조공정에 안정적으로 도입될 수 있도록 한다. 본 발명에 의하면, ALD 텅스텐 공정을 고집적 반도체소자 제조공정에 안정적으로 적용할 수 있다.

Claims (12)

  1. 기판이 로딩된 반응기 내에 하지층과의 접착력을 우수하게 유지하는 환원가스와 전체 텅스텐 박막 자체의 물성을 우수하게 유지하는 환원가스, 텅스텐 소오스 및 퍼지가스를 교대로 주입하여 상기 기판에 텅스텐을 증착하는 것을 특징으로 하는 텅스텐 박막 형성방법.
  2. 제1항에 있어서,
    상기 하지층과의 접착력을 우수하게 유지하는 환원가스로 실리콘이 포함된 화합물을 사용하는 것을 특징으로 하는 텅스텐 박막 형성방법.
  3. 제2항에 있어서,
    상기 환원가스로 SiH4, Si2H6또는 SiF4를 사용하는 것을 특징으로 하는 텅스텐 박막 형성방법.
  4. 제1항에 있어서,
    상기 텅스텐 박막의 물성을 우수하게 유지하는 환원가스로 보론이 포함된 화합물을 사용하는 것을 특징으로 하는 텅스텐 박막 형성방법.
  5. 제4항에 있어서,
    상기 환원가스로 B2H6를 사용하는 것을 특징으로 하는 텅스텐 박막 형성방법.
  6. 제1항에 있어서,
    상기 텅스텐 박막 증착시 증착 초기에는 하지층과의 접착력을 우수하게 유지하는 환원가스를 사용하여 증착한 후, 박막 물성을 우수하게 유지하는 환원가스를 이용하여 원하는 텅스텐 박막 두께까지 증착하는 것을 특징으로 하는 텅스텐 박막 형성방법.
  7. 제6항에 있어서,
    상기 증착 초기에는 하지층과의 접착력을 우수하게 유지하는 환원가스를 사용하여 원자층 증착법에 의해 10~300Å두께만큼 증착한 후, 화학기상 증착법에 의해 필요한 두께(300~5000Å) 만큼 증착하는 것을 특징으로 하는 텅스텐 박막 형성방법.
  8. 제1항에 있어서,
    상기 텅스텐 박막의 증착온도를 200~500℃로 하는 것을 특징으로 하는 텅스텐 박막 형성방법.
  9. 제1항에 있어서,
    상기 하지층으로는 TiN, TiW, TaN, WN등이 사용되는 것을 특징으로 하는 텅스텐 박막 형성방법.
  10. 제1항에 있어서,
    상기 텅스텐 소오스로서 WF6를 사용하는 것을 특징으로 하는 텅스텐 박막 형성방법.
  11. 제1항에 있어서,
    상기 텅스텐 박막의 물성을 우수하게 유지하는 환원가스로 증착한 텅스텐 박막은 비정질 구조를 갖는 것을 특징으로 하는 텅스텐 박막 형성방법.
  12. 제1항에 있어서,
    상기 퍼지가스로 아르곤, 질소 등의 불활성가스를 사용하는 것을 특징으로 하는 텅스텐 박막 형성방법.
KR1020020086445A 2002-12-30 2002-12-30 텅스텐 박막 형성방법 KR20040059939A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086445A KR20040059939A (ko) 2002-12-30 2002-12-30 텅스텐 박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086445A KR20040059939A (ko) 2002-12-30 2002-12-30 텅스텐 박막 형성방법

Publications (1)

Publication Number Publication Date
KR20040059939A true KR20040059939A (ko) 2004-07-06

Family

ID=37351896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086445A KR20040059939A (ko) 2002-12-30 2002-12-30 텅스텐 박막 형성방법

Country Status (1)

Country Link
KR (1) KR20040059939A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390743B2 (en) 2004-11-22 2008-06-24 Samsung Electronics Co., Ltd. Methods for forming a structured tungsten layer and forming a semiconductor device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390743B2 (en) 2004-11-22 2008-06-24 Samsung Electronics Co., Ltd. Methods for forming a structured tungsten layer and forming a semiconductor device using the same

Similar Documents

Publication Publication Date Title
US11898242B2 (en) Methods for forming a polycrystalline molybdenum film over a surface of a substrate and related structures including a polycrystalline molybdenum film
US8101521B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
KR100274603B1 (ko) 반도체장치의제조방법및그의제조장치
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
KR20190024841A (ko) 주기적 증착 공정에 의하여 유전체 표면 위에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
US6284316B1 (en) Chemical vapor deposition of titanium
US20100159694A1 (en) Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US20060110921A1 (en) Methods for forming a structured tungsten layer and forming a semiconductor device using the same
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
KR100596794B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
JP3003607B2 (ja) バリア膜の形成方法と半導体装置
US20220115227A1 (en) Semiconductor structure preparation process and semiconductor structure
US7022601B2 (en) Method of manufacturing a semiconductor device
KR20040059939A (ko) 텅스텐 박막 형성방법
JPH09260306A (ja) 薄膜形成方法
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR100477840B1 (ko) 반도체장치의장벽금속막형성방법
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
JPH04294532A (ja) タングステンシリサイド膜の形成方法
KR100680940B1 (ko) 반도체 소자의 금속배선 형성방법
JPH10189491A (ja) 欠陥密度の低いTi−Si−N及びTi−B−Nベースの絶縁保護性障壁膜の製法
KR20030059489A (ko) 금속배선 확산방지막을 구비한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination