CN102420136A

CN102420136A - Mos晶体管的形成方法

Info

Publication number: CN102420136A
Application number: CN2010102993307A
Authority: CN
Inventors: 三重野文健
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-09-25
Filing date: 2010-09-25
Publication date: 2012-04-18
Anticipated expiration: 2030-09-25
Also published as: CN102420136B

Abstract

一种MOS晶体管的形成方法，包括：提供半导体基底，所述半导体基底上形成有介质层，所述介质层中形成有开口，所述开口两侧的半导体基底内形成有源区和漏区；形成自组装单分子层，覆盖所述开口的底部和侧壁，所述自组装单分子层为疏水的；去除所述开口底部的自组装单分子层，暴露出所述半导体基底；形成栅介质层，覆盖所述开口底部的半导体基底；去除所述开口侧壁的自组装单分子层；在所述开口中形成栅电极，所述栅电极填满所述开口。本发明兼容后栅工艺，减小了栅电极与源区和漏区之间的寄生电容。

Description

MOS晶体管的形成方法

技术领域

本发明涉及半导体制造领域，特别涉及一种MOS晶体管的形成方法。

背景技术

随着半导体制造工艺的不断发展，集成电路中的半导体器件的特征尺寸(CD，Critical Dimension)越来越小，为了解决小尺寸器件带来的一系列问题，高介电常数(high-k)材料的栅介质层和金属栅(metal gate)电极相结合的技术被引入至MOS晶体管的制造过程中。

为避免金属栅电极的金属材料对MOS晶体管的其他结构造成影响，所述金属栅电极与高k栅介质层的栅极叠层结构通常采用后栅(gate-last)工艺制作。在该工艺中，在源漏区注入前，在待形成的栅电极位置首先形成由多晶硅构成的伪栅极；而在形成源漏区之后，会移除所述伪栅极并在伪栅极的位置形成栅极开口；之后，再在所述栅极开口中依次填充高k的栅介质层与金属栅电极。由于金属栅电极在源漏区注入完成后再进行制作，这使得后续工艺的数量得以减少，避免了金属材料不适于进行高温处理的问题。

图1至图5示出了现有技术采用后栅工艺形成MOS晶体管的剖面结构示意图。

如图1所示，提供半导体基底10，所述半导体基底10上形成有伪栅结构11，所述伪栅结构11的材料一般为多晶硅，以所述伪栅结构11为掩膜进行离子注入，在伪栅结构11两侧的半导体基底10内形成源区12和漏区13。

如图2所述，在所述半导体基底10上形成介质层14，所述介质层14的表面与伪栅结构11的表面齐平。

如图3所示，去除所述伪栅结构，在原伪栅结构的位置形成开口15。

如图4所示，依次形成栅介质材料层16和金属材料层17，覆盖所述介质层14的表面以及开口的侧壁和底部，所述栅介质材料层16为高介电常数材料。

如图5所示，对所述栅介质材料层16和金属材料层17进行平坦化，至暴露出所述介质层14的表面，形成栅介质层16a和栅电极17a。

但是，使用上述方法形成的MOS晶体管中，栅介质层16a包围所述栅电极17a，即栅电极17a的侧壁上也形成有高介电常数材料，使得栅电极17a与源区12、漏区13之间的寄生电容增大，降低了器件的响应速度，增大了器件的功耗。

专利号为7670894的美国专利中公开了一种MOS晶体管的形成方法，该方法使用疏水性的光刻胶层来定义出开口的图形，并对开口底部的半导体基底进行处理，使其表面为亲水的，之后使用原子层沉积(ALD)在所述开口的底部形成栅介质材料层，所述栅介质材料层仅会形成在开口底部的亲水表面上，而不会形成在疏水的光刻胶层上，从而减小了寄生电容。但是，该方法与当前45nm、32nm、28nm等工艺水平下的后栅工艺并不兼容。

发明内容

本发明解决的问题是提供一种MOS晶体管的形成方法，以兼容后栅工艺，减小栅电极与源区和漏区之间的寄生电容。

为解决上述问题，本发明提供了一种MOS晶体管的形成方法，包括：

提供半导体基底，所述半导体基底上形成有介质层，所述介质层中形成有开口，所述开口两侧的半导体基底内形成有源区和漏区；

形成自组装单分子层(SAM，SelfAssembled Mono layer)，覆盖所述开口的底部和侧壁，所述自组装单分子层为疏水的；

去除所述开口底部的自组装单分子层，暴露出所述半导体基底；

形成栅介质层，覆盖所述开口底部的半导体；

去除所述开口侧壁的自组装单分子层；

在所述开口中形成栅电极，所述栅电极填满所述开口。

可选的，所述自组装单分子层的材料为CH₃(CH2)xCH₂SiCl₃，其中，x的值为6至10。

可选的，所述形成自组装单分子层包括：使用n癸基三氯硅烷(n-decyltrichlorosilane)和乙醇(ethanol)的混合溶液对所述半导体基底进行湿法处理，持续时间为30分钟至24小时。

可选的，在形成所述自组装单分子层之前还包括：对所述开口的侧壁和底部的材料表面进行第一预处理，使所述开口的底部和侧壁表面键合有羟基。

可选的，所述第一预处理包括使用硫酸和双氧水的混合溶液对所述开口的侧壁和底部的材料表面进行湿法处理。

可选的，在形成所述自组装单分子层之后还包括：对所述自组装单分子层进行退火。

可选的，所述退火的温度为100℃至120℃，退火时间小于1分钟。

可选的，所述开口侧壁的介质层中还形成有侧墙，所述侧墙的材料为氮化硅。

可选的，所述去除所述开口底部的自组装单分子层包括：对所述开口底部进行去氧化层处理。

可选的，所述去氧化层处理使用的反应溶液为浓度为0.5％至3％氢氟酸溶液，处理时间小于3分钟。

可选的，在形成所述栅介质层之前，还包括：对所述开口底部的半导体基底表面进行第二预处理，使其表面为亲水的。

可选的，所述第二预处理包括：使用双氧水溶液对所述开口底部的半导体基底表面进行湿法处理。

可选的，所述去除所述开口侧壁的自组装单分子层包括：对所述开口侧壁的自组装单分子层进行快速高温氧化处理(RTO，Rapid Thermal Oxidation)。

可选的，所述栅介质层的材料为高介电常数材料，所述栅电极的材料为金属。

可选的，所述栅介质层的形成方法为原子层沉积。

可选的，所述栅介质层的材料为HfO，其形成过程中的反应物为HfCl₄和H₂O。

可选的，所述栅介质层的材料为HfO，其形成过程中的反应物为Hf(Obu)₄和O₂。

可选的，所述在所述开口中形成栅电极包括：形成金属材料层，填满所述开口并覆盖所述介质层；对所述金属材料层进行平坦化，至暴露出所述介质层的表面。

可选的，所述金属材料层的材料选自钨或铝。

可选的，在形成所述金属材料层之前，还包括：形成功函数层，所述功函数层覆盖所述介质层的表面以及所述开口的底部和侧壁。

可选的，所述功函数层的材料为Pd、Pt、Co、Ni及其导电氧化物、以及Hf、Zr、Ti、Ta、Al及其合金的一种或多种。

与现有技术相比，本发明的技术方案有如下优点：

本技术方案使用后栅工艺形成MOS晶体管，在去除伪栅形成开口之后首先形成疏水的自组装单分子层，覆盖所述开口的底部和侧壁，之后去除所述开口底部的自组装单分子层，并在开口底部形成栅介质层，所述栅介质层仅形成于开口底部，并没有形成在开口侧壁，从而降低了栅电极与源区和漏区之间的寄生电容，并且本方法完全兼容当前的后栅工艺，便于工艺集成。

附图说明

图1至图5是现有技术的一种MOS晶体管的形成方法的剖面结构示意图；

图6是本发明实施例的MOS晶体管的形成方法的流程示意图；

图7至图12是本发明实施例的MOS晶体管的形成方法的剖面结构示意图。

具体实施方式

现有技术的后栅工艺的MOS晶体管的形成方法中，栅电极的侧壁部分也形成有高介电常数材料的栅介质层，使得栅电极与源区和漏区的寄生电容较大，影响了器件的性能，背景技术中所示的方法虽然能够仅在栅电极的底部形成栅介质层，但是，该方法与当前的后栅工艺并不兼容，需要对工艺过程和工艺步骤做较大的调整和改变，成本过高。

本技术方案结合现有技术中常规的后栅工艺，在去除伪栅结构之后，在形成的开口的底部和侧壁上形成疏水的自组装单分子层，之后去除所述开口底部的自组装单分子层，并在开口底部形成栅介质层，所述栅介质层仅形成于开口底部，并未覆盖所述开口侧壁，从而降低了栅电极与源区和漏区之间的寄生电容。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

图6示出了本发明实施方式的MOS晶体管的形成方法的流程示意图，包括：

步骤S21，提供半导体基底，所述半导体基底上形成有介质层，所述介质层中形成有开口，所述开口两侧的半导体基底内形成有源区和漏区；

步骤S22，形成自组装单分子层，覆盖所述介质层的表面以及所述开口的底部和侧壁，所述自组装单分子层为疏水的；

步骤S23，去除所述开口底部的自组装单分子层，暴露出所述半导体基底；

步骤S24，形成栅介质层，覆盖所述开口底部的半导体基底；

步骤S25，去除所述开口侧壁的自组装单分子层；

步骤S26，在所述开口中形成栅电极，所述栅电极填满所述开口。

下面结合图6和图7至图12对本发明实施例的MOS晶体管的形成方法进行详细说明。

结合图6和图7，执行步骤S21，提供半导体基底，所述半导体基底上形成有介质层，所述介质层中形成有开口，所述开口两侧的半导体基底内形成有源区和漏区。具体的，提供半导体基底20，所述半导体基底20为半导体材料，可以是单晶硅，也可以是硅锗化合物，还可以是绝缘体上硅(SOI，SiliconOn Insulator)结构或硅上外延层结构。所述半导体基底20上形成有介质层24，所述介质层24中形成有开口25，所述开口25底部暴露出所述半导体基底20的表面，所述开口25两侧的半导体基底20内形成有源区22和漏区23，所述介质层24、开口25以及源区22和漏区23的形成过程是通过现有技术中常规的后栅工艺形成的，这里不再赘述。另外，所述开口25侧壁的介质层24中还形成有侧墙(spacer)21，所述侧墙21的材料在本实施例中为氮化硅。另外，由于去除伪栅结构后，所述开口25底部的半导体基底20的表面暴露出来，使得开口25底部还形成有自然氧化层(native oxide)26。

结合图6和图8，执行步骤S22，形成自组装单分子层，覆盖所述介质层的表面以及所述开口的底部和侧壁，所述自组装单分子层为疏水的。具体的，在所述介质层24的表面以及开口25的底部和侧壁形成自组装单分子层27，所述自组装单分子层27具有疏水表面。

作为一个优选的实施例，在形成所述自组装单分子层27之前，还对所述开口25的侧壁和底部的材料表面进行第一预处理，使得开口25的底部和侧壁的表面材料中键合有羟基(-OH)，本实施例中具体采用硫酸(H₂SO₄)和双氧水的混合溶液对所述开口25的底部和侧壁的材料进行湿法处理。

在所述第一预处理之后，使用n癸基三氯硅烷和乙醇的混合溶液对所述半导体基底20进行湿法处理，持续时间为30分钟至24小时，本实施例中优选为4小时至8小时，从而在所述介质层24的表面、开口25的侧壁和底部形成自组装单分子层27。由上述方法形成的自组合分子层27的材料为CH₃(CH₂)_xCH₂SiCl₃，该材料为疏水的，其中，x的值为6至10，x的具体值和反应过程的持续时间相关。

在形成所述自组合分子层27之后，作为一个优选的实施例，还对所述自组合分子层27进行退火，退火的温度为100℃至120℃，退火时间小于1分钟，以改善自组合分子层27的膜层质量。

结合图6和图9，执行步骤S23，去除所述开口底部的自组装单分子层，暴露出所述半导体基底。

具体的，对所述开口25底部进行去氧化层处理，所述去氧化层处理指的是将开口25底部的半导体基底20表面的自然氧化层去除。本实施例中具体采用的反应溶液为浓度0.5％至3％氢氟酸溶液，处理时间小于3分钟。由于所述自组装单分子层27中包含有较多的弱点(weak point)，因此，氢氟酸溶液能够浸入自组装单分子层27而与其开口25底部半导体基底20上的自然氧化层反应。由于所述自然氧化层被反应去除，使得位于自然氧化层上方的自组装单分子层27，即位于开口25底部的自组装单分子层27也相应的破裂拆解，被一并去除，从而暴露出所述半导体基底20的表面。在上述去氧化层处理的过程中，所述氢氟酸溶液会一并浸入开口25侧壁的自组装单分子层27，但是，由于其下方为氮化硅材料的侧墙21，因此，去氧化层处理的过程并不会影响开口25侧壁部分的自组装单分子层27。当然，在本发明的其他实施例中，所述侧墙21还可以选用其他不会与氢氟酸等去氧化层溶液反应的材料，或者，也可以不形成所述侧墙21，但是介质层24选用不会与氢氟酸等去氧化层溶液反应的材料。

参考图6和图10，执行步骤S24，形成栅介质层，覆盖所述开口底部的半导体基底。具体的，在所述开口25的底部形成栅介质层28，所述栅介质层28仅形成于开口25的底部，所述介质层24的表面、开口25的侧壁上并没有形成栅介质层28，即被所述自组装单分子层27覆盖的区域并不会形成栅介质层28。

作为一个优选的实施例，在形成所述栅介质层28之前，还可以对所述开口25底部的半导体基底20表面进行第二预处理，使其表面为亲水的。本实施例中具体采用双氧水溶液对所述开口25底部的半导体基底20的表面进行湿法处理，使其表面材料中键合有羟基(-OH)，构成亲水表面。

所述栅介质层28的材料为高介电常数材料，可以为氧化铪(HfO)，氧化锆(ZrO)，氧化镧(LaO)，氧化铌(NbO)等，本实施例中优选为HfO，其形成方法优选为原子层沉积(ALD)，相应的反应物为氯化铪(HfCl₄)和水蒸汽(H₂O)，或者叔丁醇铪(Hf(Obu)₄)和氧气(O₂)。由于所述开口25侧壁部分覆盖有自组装单分子层27，其为疏水的，其表面张力比较小，使得在原子层沉积形成所述栅介质层28的过程中，反应物与开口25侧壁上的自组装单分子层27的接触角较大，因而栅介质层28不会形成在开口25的侧壁；而开口25底部的半导体基底20表面经过第二预处理之后，其表面键合有羟基，为亲水的，因而诱导栅介质层28仅会沉积形成于具有亲水表面的开口25底部的半导体基底20上。

结合图6和图11，执行步骤S25，去除所述开口侧壁的自组装单分子层。具体的，在形成所述栅介质层28之后，对残留在所述开口25侧壁的自组装单分子层27进行快速高温氧化处理，将所述开口25侧壁的自组装单分子层27氧化后去除。所述快速高温氧化处理的过程同时还相当于对所述栅介质层28进行了退火，能够消除或减少栅介质层28其中的缺陷，改善器件性能。

结合图6和图12，执行步骤S26，在所述开口中形成栅电极，所述栅电极填满所述开口。具体的，在所述开口中填充形成金属材料层(图中未示出)，所述金属材料层填满开口，并覆盖所述介质层24的表面，之后，对所述金属材料层进行平坦化，如化学机械抛光(CMP)，至暴露出所述介质层24的表面，从而在所述栅介质层28之上形成栅电极29。所述栅电极29的材料为金属，如钨、铝、铜、金或银。

本实施例中，在形成所述栅电极29之前，首先在所述开口的底部栅介质层28之上以及开口侧壁上形成功函数层(图中未示出)，所述功函数层的材料为铅(Pd)、铂(Pt)、钴(Co)、镍(Ni)及其导电氧化物、以及铪(Hf)、锆(Zr)、钛(Ti)、钽(Ta)、铝(Al)及其合金的一种或多种。所述功函数层用于调节栅电极29相对于半导体基底20的功函数，进而调整形成的MOS晶体管的阈值电压，对于不同的栅电极29和半导体基底20，所述功函数层的厚度和组成有所不同。

综上，本技术方案的MOS晶体管的形成方法完全兼容当前的后栅工艺，在去除伪栅之后形成的开口侧壁和底部上首先形成自组装单分子层，之后去除开口底部的自组装单分子层，仅在开口底部形成高介电常数的栅介质层，从而降低了栅电极与源区和漏区之间的寄生电容，提高了MOS晶体管的响应速度，降低了功耗，改善了器件性能。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种MOS晶体管的形成方法，其特征在于，包括：

形成自组装单分子层，覆盖所述开口的底部和侧壁，所述自组装单分子层为疏水的；

形成栅介质层，覆盖所述开口底部的半导体基底；

去除所述开口侧壁的自组装单分子层；

在所述开口中形成栅电极，所述栅电极填满所述开口。

2.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述自组装单分子层的材料为CH₃(CH₂)_xCH₂SiCl₃，其中，x的值为6至10。

3.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述形成自组装单分子层包括：使用n癸基三氯硅烷和乙醇的混合溶液对所述半导体基底进行湿法处理，持续时间为30分钟至24小时。

4.根据权利要求3所述的MOS晶体管的形成方法，其特征在于，在形成所述自组装单分子层之前还包括：对所述开口的侧壁和底部的材料表面进行第一预处理，使所述开口的底部和侧壁表面键合有羟基。

5.根据权利要求4所述的MOS晶体管的形成方法，其特征在于，所述第一预处理包括使用硫酸和双氧水的混合溶液对所述开口的侧壁和底部的材料表面进行湿法处理。

6.根据权利要求3所述的MOS晶体管的形成方法，其特征在于，在形成所述自组装单分子层之后还包括：对所述自组装单分子层进行退火。

7.根据权利要求6所述的MOS晶体管的形成方法，其特征在于，所述退火的温度为100℃至120℃，退火时间小于1分钟。

8.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述开口侧壁的介质层中还形成有侧墙，所述侧墙的材料为氮化硅。

9.根据权利要求8所述的MOS晶体管的形成方法，其特征在于，所述去除所述开口底部的自组装单分子层包括：对所述开口底部进行去氧化层处理。

10.根据权利要求9所述的MOS晶体管的形成方法，其特征在于，所述去氧化层处理使用的反应溶液为浓度为0.5％至3％氢氟酸溶液，处理时间小于3分钟。

11.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，在形成所述栅介质层之前，还包括：对所述开口底部的半导体基底表面进行第二预处理，使其表面为亲水的。

12.根据权利要求11所述的MOS晶体管的形成方法，其特征在于，所述第二预处理包括：使用双氧水溶液对所述开口底部的半导体基底表面进行湿法处理。

13.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述去除所述开口侧壁的自组装单分子层包括：对所述开口侧壁的自组装单分子层进行快速高温氧化处理。

14.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述栅介质层的材料为高介电常数材料，所述栅电极的材料为金属。

15.根据权利要求14所述的MOS晶体管的形成方法，其特征在于，所述栅介质层的形成方法为原子层沉积。

16.根据权利要求15所述的MOS晶体管的形成方法，其特征在于，所述栅介质层的材料为HfO，其形成过程中的反应物为HfCl₄和H₂O。

17.根据权利要求15所述的MOS晶体管的形成方法，其特征在于，所述栅介质层的材料为HfO，其形成过程中的反应物为Hf(Obu)₄和O₂。

18.根据权利要求14所述的MOS晶体管的形成方法，其特征在于，所述在所述开口中形成栅电极包括：形成金属材料层，填满所述开口并覆盖所述介质层；对所述金属材料层进行平坦化，至暴露出所述介质层的表面。

19.根据权利要求18所述的MOS晶体管的形成方法，其特征在于，所述金属材料层的材料选自钨或铝。

20.根据权利要求18所述的MOS晶体管的形成方法，其特征在于，在形成所述金属材料层之前，还包括：形成功函数层，所述功函数层覆盖所述介质层的表面以及所述开口的底部和侧壁。

21.根据权利要求20所述的MOS晶体管的形成方法，其特征在于，所述功函数层的材料为Pd、Pt、Co、Ni及其导电氧化物、以及Hf、Zr、Ti、Ta、Al及其合金的一种或多种。