JP4882983B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4882983B2
JP4882983B2 JP2007312753A JP2007312753A JP4882983B2 JP 4882983 B2 JP4882983 B2 JP 4882983B2 JP 2007312753 A JP2007312753 A JP 2007312753A JP 2007312753 A JP2007312753 A JP 2007312753A JP 4882983 B2 JP4882983 B2 JP 4882983B2
Authority
JP
Japan
Prior art keywords
trench
insulating film
vicinity
cross
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007312753A
Other languages
English (en)
Other versions
JP2008103751A (ja
Inventor
節子 脇本
直人 藤島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2007312753A priority Critical patent/JP4882983B2/ja
Publication of JP2008103751A publication Critical patent/JP2008103751A/ja
Application granted granted Critical
Publication of JP4882983B2 publication Critical patent/JP4882983B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、半導体基板の表面にトレンチを形成し、そのトレンチの内部、またはトレンチの側壁もしくは底部の付近に電流経路を有する半導体装置に関する。
半導体基板に形成されたトレンチの内部、またはトレンチの側壁もしくは底部の付近に電流経路を有する半導体装置として、トレンチ構造のMOSFET(以下、トレンチMOSFETとする)、IGBT(以下、トレンチIGBTとする)または横型トレンチパワーMISFET(以下、TLPMとする)などがある。これらの半導体デバイスにおける従来のトレンチパターンの平面形状を図38に示すが、同図において、符号11は半導体基板であり、符号12はトレンチである。図38に示すように、従来のトレンチパターンの幅はトレンチ終端13に至るまで一様である。このようなトレンチパターンを有する従来のトレンチMOSFETの断面構造を図39および図40に示す。
図39は、図38の切断線M−M’におけるトレンチMOSFETの断面構造を示す図である。図39に示すように、n+型ドレイン層101上のn型ドリフト層102の表面層にp型チャネル領域103が形成されている。そのp型チャネル領域103の表面層にn型ソース領域104が形成されている。そして、ソース領域104の表面からチャネル領域103を貫通してドリフト層102に達するトレンチ100が形成されている。そのトレンチ100の内面に沿ってゲート酸化膜105が形成されており、さらにその内側は多結晶シリコンからなるゲート電極106により充填されている。ソース領域104の表面上にはソース電極108が積層されている。このソース電極108とゲート電極106とは層間絶縁膜107により絶縁されている。ドレイン層101の裏面にはドレイン電極109が設けられている。
図40は、図38の切断線L−L’におけるトレンチMOSFETの断面構造を示す図である。図40に示すように、トレンチ100の終端部110はゲート電極106の引き出し部になっている。すなわち、ゲート電極106は、この終端部110において基板表面まで引き出され、基板表面に沿ってフィールド酸化膜121上まで延長される。そして、フィールド酸化膜121上にてゲート電極106は、層間絶縁膜107に開口されたコンタクトホール122を介してゲート金属電極123に接続されている。
しかしながら、トレンチ100を従来通りドライエッチングにより形成すると、トレンチ100の終端コーナー部111(図40参照)が尖るため、ここのゲート酸化膜105の厚さが他の箇所と比べて薄くなってしまう。そのため、この終端コーナー部111に電界が集中することになり、従来はデバイスの耐圧が低下することがあるという問題点があった。
本発明は、上記問題点を解決するためになされたものであり、トレンチの終端コーナー部への電界集中を防ぎ、それによってデバイスの耐圧低下を防止することができる半導体装置、およびそのような構成の半導体装置を工程数を増やすことなく製造する方法を提供することを目的とする。
上記目的を達成するため、本発明は、半導体基板に形成されたトレンチの内部、または側壁もしくは底部の付近に電流経路が設けられ、かつ前記トレンチの底面の一部もしくは全部、または前記トレンチの側壁の一部もしくは全部に沿って、ゲート絶縁膜を介してゲート電極が設けられた半導体装置において、交差する複数のトレンチのうち、最外周のトレンチの幅はその内側のトレンチの幅よりも狭いことを特徴とする。また、最外周のトレンチはその内側のトレンチよりも浅いことを特徴とする。
また、トレンチMOSFETトレンチIGBTまたはTLPMなどのトレンチを有する半導体装置において、トレンチ終端近傍部分を終端部に向かって細くなる先細りの平面形状とし、また終端部に向かって浅くなる形状とすることを特徴とする。この発明によれば、トレンチ終端近傍部分が終端部に向かって浅くなり、トレンチ終端コーナー部が丸くなるため、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制される。
また、本発明は、上述したようにトレンチ終端近傍部分が先細り形状となっている半導体装置の、前記先細り形状の部分をゲート絶縁膜で充填したことを特徴とする。この発明によれば、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制されるとともに、トレンチ終端近傍部分が厚いゲート絶縁膜に覆われる。
また、本発明にかかる半導体装置の製造方法は、トレンチ終端近傍部分に先細り形状のトレンチを形成し、そのトレンチ内にゲート絶縁膜を析出させた後、等方性エッチングをおこない、先細り形状の部分をゲート絶縁膜で充填した状態としたまま、トレンチ内のそれ以外の部分を覆うゲート絶縁膜を所望の厚さとする。この発明によれば、工程数を追加しなくても、トレンチ終端近傍部分が厚いゲート絶縁膜により覆われる。
本発明によれば、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制されるので、トレンチ終端コーナー部への電界集中を防ぐことができ、デバイスの耐圧低下を防ぐことができる。また、工程数を増やさずにこの半導体装置を得ることができる。
また、別の発明によれば、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制されるとともに、トレンチ終端近傍部分が厚いゲート絶縁膜に覆われるため、トレンチ終端コーナー部への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。また、このような構成の半導体装置を工程数を増やすことなく、製造することができる。
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態1.
図1は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第1の例を示す模式的概略図であり、図2は、図1の切断線A−A’におけるトレンチの断面形状を示す模式的概略図である。図1および図2において、符号21は半導体基板であり、符号22で示す網掛け部分はトレンチである。図1に示すように、第1の例では、トレンチ22の平面形状は、トレンチ22の終端近傍部分23の幅がそれよりも中央寄りの胴部分24の幅よりも一段階狭いボトルネック型になっている。このような平面形状のトレンチ22は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ22では、図2に示すように、終端近傍部分23の方が胴部分24よりも浅くなる。
図37は、トレンチ幅を変えてドライエッチングにより形成したトレンチの断面を示す模式図である。同図において、符号1は半導体基板であり、符号2a,2b,2cはトレンチであり、符号3はマスク酸化膜である。図37に示すように、ドライエッチングでは、パターン上でトレンチ幅の広いトレンチ(たとえばトレンチ2a)は深くエッチングされ、パターン上でトレンチ幅の狭いトレンチ(たとえばトレンチ2c)は浅くエッチングされる。したがって、図1および図2に示すように、トレンチ幅の狭い終端近傍部分23はドライエッチングによって浅くなる。
なお、トレンチエッチング条件は、たとえばICP(Inductive Coupled Plasma)型トレンチエッチャを用い、HBrガス、SF6ガスおよびO2ガスの流量をそれぞれ40sccm、42sccmおよび45sccmとし、ソースパワーを800W、バイアスパワーを120W、圧力を25mTorrとした。
図3は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第2の例を示す模式的概略図であり、図4は、図3の切断線D−D’におけるトレンチの断面形状を示す模式的概略図である。図3および図4において、符号31は半導体基板であり、符号32で示す網掛け部分はトレンチである。図3に示すように、第2の例では、トレンチ32の平面形状は、トレンチ32の終端近傍部分33が胴部分34から滑らかに狭くなる舟型になっている。このような平面形状のトレンチ32は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ32では、図4に示すように、終端近傍部分33が胴部分34からなだらかに浅くなる。
図5は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第3の例を示す模式的概略図であり、図6は、図5の切断線F−F’におけるトレンチの断面形状を示す模式的概略図である。図5および図6において、符号41は半導体基板であり、符号42で示す網掛け部分はトレンチである。図5に示すように、第3の例では、トレンチ42の平面形状は、上述した第1の例のボトルネック型と第2の例の舟型とを組み合わせた形状、すなわち終端近傍部分43が、胴部分44から滑らかに狭くなる中間部分45を経て胴部分44の幅よりも一段階狭い部分46に至る形状となっている。この一段階狭い部分46も舟型の形状となっている。このような平面形状のトレンチ42は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ42では、図6に示すように、終端近傍部分43が胴部分44からなだらかに浅くなる。
図7は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第4の例を示す模式的概略図であり、図8は、図7の切断線H−H’におけるトレンチの断面形状を示す模式的概略図である。図7および図8において、符号51は半導体基板であり、符号52で示す網掛け部分はトレンチである。図7に示すように、第4の例では、トレンチ52の平面形状は、トレンチ52の終端近傍部分53において、胴部分54よりも一段階狭い中間部分55を経てさらにその中間部分55よりも一段階狭い部分56に至る形状となっている。つまり、終端近傍部分53は胴部分54よりも二段階狭い形状となっている。このような平面形状のトレンチ52は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ52では、図8に示すように、終端近傍部分53が胴部分54よりも段階的に浅くなる。なお、終端近傍部分53が三段階以上の段数で狭くなっていてもよい。
図9は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第5の例を示す模式的概略図であり、図10は、図9の切断線J−J’におけるトレンチの断面形状を示す模式的概略図である。図9および図10において、符号61は半導体基板であり、符号62,63,64で示す網掛け部分はトレンチである。図9に示すように、第5の例では、複数のトレンチ62,63がたとえば格子状に配置された構造において、最外周のトレンチ64の幅がその他のトレンチ62,63よりも狭くなっている。このような平面形状のトレンチ62,63,64は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ62,63,64では、図10に示すように、最外周のトレンチ64がその内側のトレンチ62,63よりも浅くなるため、トレンチ62,63の終端近傍部分(すなわち最外周のトレンチ64)はそれよりも中央寄りの胴部分よりも浅くなる。
この第5の例において、最外周のトレンチの幅が最も狭くなっていれば、その他のトレンチの幅は同一である必要はない。つまり、たとえば図11に示すように、最外周のトレンチ64の内側で横方向に伸びるトレンチ65の幅と縦方向に伸びるトレンチ66の幅が異なっていても、最外周のトレンチ64の幅が最も狭くなっていれば、ドライエッチングによって最外周のトレンチ64がもっとも浅くなる。したがって、これら縦横に伸びるトレンチ65,66の終端近傍部分(すなわち最外周のトレンチ64)はそれよりも中央寄りの胴部分よりも浅くなる。また、たとえば図12に示すように、最外周のトレンチ64の幅が最も狭くなっていれば、その内側にあるトレンチ67,68,69のパターンは格子状に限らず、アミダ状など、格子以外の交差パターンでもよい。
つぎに、図1および図2に示す第1の例のトレンチを適用した半導体装置の仕上がり構造について説明する。まず、トレンチMOSFETの構造の一例について説明する。図13は、図1の切断線B−B’におけるトレンチMOSFETの断面構造を示す部分断面図である。切断線B−B’におけるデバイス断面構造は、図39に示す従来構造と同様であるため、重複する説明を省略する。ただし、図13に示すトレンチMOSFETにおいて、符号200はトレンチ、符号201はn+型ドレイン層、符号202はn型ドリフト層、符号203はp型チャネル領域、符号204はn型ソース領域、符号205はゲート絶縁膜であるゲート酸化膜、符号206はゲート電極、符号207は層間絶縁膜、符号208はソース電極、符号209はドレイン電極である。
図14は、図1の切断線A−A’におけるトレンチMOSFETの断面構造を示す部分断面図である。図14に示すように、ゲート電極206は、トレンチ200の終端部210において基板表面に引き出され、基板表面に沿ってフィールド酸化膜221上まで延長され、そこで層間絶縁膜207に開口されたコンタクトホール222を介してゲート金属電極223に接続されている。ここで、トレンチ200の終端近傍部分が先細り形状となっている(図1参照)ことにより、トレンチ200は終端部近傍部分で浅くなる。さらに、トレンチ幅の狭い部分ではエッチングガスの滞留が減少するため、トレンチ200の終端コーナー部211が丸まり、この終端コーナー部211への電界集中が緩和されるか、あるいは電界集中がなくなる。それによって、この終端コーナー部211での耐圧低下が防止される。
また、トレンチ200の終端コーナー部211が浅い位置にあるため、終端コーナー部211がp型領域(p型チャネル領域203)中に埋まり、より一層耐圧を保つことができる。なお、図示省略するが、トレンチの終端コーナー部がp型領域中に埋まっていない構成であっても、終端コーナー部が尖らないため、十分に耐圧低下を防ぐことができる。また、図示および説明を省略するが、第2〜第5の例のトレンチを適用した場合も同様である。
つぎに、図1および図2に示す第1の例のトレンチを適用したトレンチIGBTの構造の一例について説明する。図15は、図1の切断線B−B’におけるトレンチIGBTの断面構造を示す部分断面図である。図15に示すように、p+型コレクタ層301上のn型ドリフト層302の表面層にp型チャネル領域303が形成されている。そのp型チャネル領域303の表面層にn型エミッタ領域304が選択的に形成されている。そして、エミッタ領域304の表面からチャネル領域303を貫通してドリフト層302に達するトレンチ300が形成されている。そのトレンチ300の内面に沿ってゲート絶縁膜であるゲート酸化膜305が形成されており、さらにその内側は多結晶シリコンからなるゲート電極306により充填されている。エミッタ領域304の表面上にはエミッタ電極308が積層されている。このエミッタ電極308とゲート電極306とは層間絶縁膜307により絶縁されている。コレクタ層301の裏面にはコレクタ電極309が設けられている。
図16は、図1の切断線A−A’におけるトレンチIGBTの断面構造を示す部分断面図である。図16に示すように、ゲート電極306は、トレンチ300の終端部310において基板表面に引き出され、基板表面に沿ってフィールド酸化膜321上まで延長され、そこで層間絶縁膜307に開口されたコンタクトホール322を介してゲート金属電極323に接続されている。ここで、トレンチ300は、その終端近傍部分が先細り形状となっている(図1参照)ため、終端部近傍部分で浅くなり、さらにエッチングガスの滞留の減少により終端コーナー部311が丸くなる。これによって、この終端コーナー部311への電界集中が緩和されるか、あるいは電界集中がなくなり、終端コーナー部311での耐圧低下が防止される。
また、トレンチ300の終端コーナー部311がp型領域(p型チャネル領域303)中に埋まるため、より一層耐圧を保つことができる。なお、図示省略するが、トレンチの終端コーナー部がp型領域中に埋まっていない構成であっても、終端コーナー部が尖らないため、十分に耐圧低下を防ぐことができる。また、図示および説明を省略するが、第2〜第5の例のトレンチを適用した場合も同様である。
つぎに、図1および図2に示す第1の例のトレンチを適用したTLPMの構造の一例について説明する。図17は、図1の切断線B−B’におけるTLPMの断面構造を示す部分断面図である。図17に示すように、p-型半導体基板401の表面からトレンチ400が形成されている。そのトレンチ400の側方および下方には、それぞれn型拡張ドレイン402およびp型ベース領域403が形成されている。また、トレンチ400の側壁に沿ってゲート絶縁膜であるゲート酸化膜405が形成されいる。ゲート酸化膜405に沿ってその内側には多結晶シリコンからなるゲート電極406が形成されている。ゲート電極406の内側には第1の絶縁膜407を介してソース電極408が設けられている。このソース電極408は、トレンチ400の底部において、ベース領域403内に形成されたn+型ソース領域404に接続されている。ドレイン電極409は、拡張ドレイン402の表面を覆う第2の絶縁膜431およびその上まで伸びる第1の絶縁膜407を貫通して拡張ドレイン402に接続されている。
図18は、図1の切断線A−A’におけるTLPMの断面構造を示す部分断面図である。図18に示すように、ゲート電極406は、トレンチ400の終端部410において基板表面に引き出され、第2の絶縁膜431上でゲート金属電極423に接続されている。ここで、トレンチ400は、その終端近傍部分が先細り形状となっている(図1参照)ため、終端部近傍部分で浅くなり、エッチングガスの滞留の減少により終端コーナー部411が丸くなる。これによって、この終端コーナー部411への電界集中が緩和されるか、あるいは電界集中がなくなり、終端コーナー部411での耐圧低下が防止される。なお、図示および説明を省略するが、第2〜第5の例のトレンチを適用した場合も同様である。
つぎに、図1および図2に示す第1の例のトレンチを適用した2段TLPMの構造の一例について説明する。図19は、図1の切断線B−B’における2段TLPMの断面構造を示す部分断面図である。図19に示すように、p-型半導体基板501の表面から1段目トレンチ500が形成されている。その1段目トレンチ500の周囲にはn型拡張ドレイン502が形成されている。また、1段目トレンチ500の内側には絶縁膜531が設けられている。この絶縁膜531および拡張ドレイン502を貫通して2段目トレンチ530が形成されている。この2段目トレンチ530の下方にはp型ベース領域503が形成されている。
2段目トレンチ530の側壁に沿ってゲート絶縁膜であるゲート酸化膜505が形成されいる。ゲート酸化膜505に沿ってその内側には多結晶シリコンからなるゲート電極506が形成されている。ゲート電極506の内側には絶縁膜507を介してソース電極508が設けられている。このソース電極508は、2段目トレンチ530の底部において、ベース領域503内に形成されたn+型ソース領域504に接続されている。ドレイン電極509は、ゲート電極506とソース電極508との間から拡張ドレイン502の表面上まで伸びる絶縁膜507を貫通して拡張ドレイン502に接続されている。
図20は、図1の切断線A−A’における2段TLPMの断面構造を示す部分断面図である。図20に示すように、ゲート電極506は、トレンチ500,530の終端部510において基板表面に引き出され、絶縁膜531上でゲート金属電極523に接続されている。ここで、トレンチ500,530は、その終端近傍部分が先細り形状となっている(図1参照)ため、終端部近傍部分で浅くなり、エッチングガスの滞留の減少により終端コーナー部511が丸くなる。これによって、この終端コーナー部511への電界集中が緩和されるか、あるいは電界集中がなくなり、終端コーナー部511での耐圧低下が防止される。なお、図示および説明を省略するが、第2〜第5の例のトレンチを適用した場合も同様である。
上述した実施の形態1によれば、トレンチ終端近傍部分が終端部に向かって浅くなり、トレンチ終端コーナー部が尖らずに丸くなるため、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制される。したがって、トレンチ終端コーナー部への電界集中を防ぐことができ、デバイスの耐圧低下を防ぐことができる。また、この半導体装置を製造するにあたっては、トレンチ終端近傍部分においてトレンチが細くなるようなパターンのマスクを用いてトレンチエッチングをおこなえばよいので、工程数を増やすことなく、トレンチ終端コーナー部にゲート絶縁膜やゲート電極の特異点のない半導体装置が得られる。
実施の形態2.
実施の形態1ではトレンチ内のゲート絶縁膜の厚さは均一であったが、実施の形態2は、トレンチ終端近傍部分の先細り形状の部分において、トレンチ内のそれ以外の部分よりもゲート絶縁膜を厚くしたものである。たとえば、実施の形態1で説明したようにして図1および図2に示す形状のトレンチ22を形成した後、図21に示すように、トレンチ終端近傍部分23の先細り形状の部分が絶縁膜で埋まるように、絶縁膜27を成膜する。そして、図22に示すように、等方性エッチングをおこない、トレンチ22内の、トレンチ終端近傍部分23以外の部分、すなわち胴部分24の絶縁膜27を所望の厚さのゲート絶縁膜28とする。その際、トレンチ終端近傍部分23に充填された絶縁膜27は除去されずゲート絶縁膜29として残る。つまり、トレンチ終端近傍部分23は、胴部分24のゲート絶縁膜28よりも厚いゲート絶縁膜29で覆われる。
図23〜図26に、具体的なトレンチ終端構造の断面図と寸法を示す。図23には、図1の切断線B−B’におけるトレンチ形状に沿って絶縁膜27を成膜した状態が示されており、図21のトレンチ胴部分における断面構造が示されている。図24には、その成膜した絶縁膜27を等方性エッチングにより所望の厚さのゲート絶縁膜28とした状態が示されており、図22のトレンチ胴部分における断面構造が示されている。また、図25には、図1の切断線C−C’におけるトレンチ形状に沿って絶縁膜27を成膜した状態が示されており、図21のトレンチ終端近傍部分における断面構造が示されている。図26には、等方性エッチング後のトレンチ内にゲート絶縁膜29が残った状態が示されており、図22のトレンチ終端近傍部分における断面構造が示されている。
図3および図4に示す第2の例においても同様である。第2の例の場合には、実施の形態1で説明したようにして図3および図4に示す形状のトレンチ32を形成した後、図27に示すように、トレンチ終端近傍部分33の先細り形状の部分が絶縁膜で埋まるように、絶縁膜37を成膜する。そして、図28に示すように、等方性エッチングをおこない、トレンチ終端近傍部分33に充填された絶縁膜37を厚いゲート絶縁膜39として残すとともに、胴部分34の絶縁膜37を所望の厚さのゲート絶縁膜38とする。それによって、トレンチ終端近傍部分33は、胴部分34のゲート絶縁膜38よりも厚いゲート絶縁膜39で覆われる。
また、図5および図6に示す第3の例においても同様である。第3の例の場合には、実施の形態1で説明したようにして図5および図6に示す形状のトレンチ42を形成した後、図29に示すように、トレンチ終端近傍部分43の先細り形状の部分が絶縁膜で埋まるように、絶縁膜47を成膜する。そして、図30に示すように、トレンチ42の胴部分44の絶縁膜47が所望の厚さのゲート絶縁膜48となるように、等方性エッチングをおこなう。トレンチ終端近傍部分43に充填された絶縁膜47は厚いゲート絶縁膜49として残る。つまり、トレンチ終端近傍部分43は、胴部分44のゲート絶縁膜48よりも厚いゲート絶縁膜49で覆われる。
また、図7および図8に示す第4の例においても同様である。第4の例の場合には、実施の形態1で説明したようにして図7および図8に示す形状のトレンチ52を形成した後、図31に示すように、トレンチ終端近傍部分53の先細り形状の部分の大部分が絶縁膜で埋まるように、絶縁膜57を成膜する。そして、図32に示すように、等方性エッチングをおこない、胴部分54の絶縁膜57を所望の厚さのゲート絶縁膜58とし、トレンチ終端近傍部分53に充填された絶縁膜57を残して厚いゲート絶縁膜59とする。それによって、トレンチ終端近傍部分53は、胴部分54のゲート絶縁膜58よりも厚いゲート絶縁膜59で覆われる。
つぎに、上述したようにトレンチ終端近傍部分のゲート絶縁膜が厚くなっている半導体装置の仕上がり構造について説明する。まず、トレンチMOSFETの構造の一例について説明する。図33は、図1の切断線A−A’におけるトレンチMOSFETの断面構造を示す部分断面図である。図33に示すように、ゲート絶縁膜であるゲート酸化膜205はトレンチ終端近傍部分で厚くなっている。符号241はゲート酸化膜205の厚い部分である。このようにトレンチ終端近傍部分が厚いゲート酸化膜241に覆われることによって、トレンチ終端コーナー部211への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。その他の構成は図14に示すトレンチMOSFETと同様であるので、図14に示す構成と同じ構成については同一の符号を付して説明を省略する。
上述したようにトレンチ終端近傍部分を厚いゲート酸化膜241で覆うためにはつぎのような工程をおこなう。まず、トレンチ200を形成したら、トレンチポリマー除去とダメージ除去をおこなう。そして、犠牲酸化をおこなった後、HF溶液により酸化膜を除去する。ついで、酸化膜の成膜および等方性エッチングをおこなう。等方性エッチングの効果により、トレンチ200の胴部分には薄いゲート酸化膜205が形成され、一方、トレンチ終端部分には厚いゲート酸化膜241が形成される。ついで、ゲート電極206を形成し、それを覆うように層間絶縁膜207を形成し、ソース電極208を形成する。また、ドレイン電極209を形成する。なお、ここで説明した工程はトレンチMOSFETの製造工程の一部である。また、図示および説明を省略するが、図3、図5または図7に示す構成のトレンチを適用した場合も同様である。
つぎに、トレンチIGBTの構造の一例について説明する。図34は、図1の切断線A−A’におけるトレンチIGBTの断面構造を示す部分断面図である。図34に示すように、ゲート絶縁膜であるゲート酸化膜305はトレンチ終端近傍部分で厚くなっている。符号341はゲート酸化膜305の厚い部分である。このようにトレンチ終端近傍部分が厚いゲート酸化膜341に覆われることによって、トレンチ終端コーナー部311への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。その他の構成は図16に示すトレンチIGBTと同様であるので、図16に示す構成と同じ構成については同一の符号を付して説明を省略する。なお、図示および説明を省略するが、図3、図5または図7に示す構成のトレンチを適用した場合も同様である。
つぎに、TLPMの構造の一例について説明する。図35は、図1の切断線A−A’におけるTLPMの断面構造を示す部分断面図である。図35に示すように、ゲート絶縁膜であるゲート酸化膜405はトレンチ終端近傍部分で厚くなっている。符号441はゲート酸化膜405の厚い部分である。このようにトレンチ終端近傍部分が厚いゲート酸化膜441に覆われることによって、トレンチ終端コーナー部411への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。その他の構成は図18に示すTLPMと同様であるので、図18に示す構成と同じ構成については同一の符号を付して説明を省略する。なお、図示および説明を省略するが、図3、図5または図7に示す構成のトレンチを適用した場合も同様である。
つぎに、2段TLPMの構造の一例について説明する。図36は、図1の切断線A−A’における2段TLPMの断面構造を示す部分断面図である。図36に示すように、ゲート絶縁膜であるゲート酸化膜505はトレンチ終端近傍部分で厚くなっている。符号541はゲート酸化膜505の厚い部分である。このようにトレンチ終端近傍部分が厚いゲート酸化膜541に覆われることによって、トレンチ終端コーナー部511への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。その他の構成は図20に示す2段TLPMと同様であるので、図20に示す構成と同じ構成については同一の符号を付して説明を省略する。なお、図示および説明を省略するが、図3、図5または図7に示す構成のトレンチを適用した場合も同様である。
上述した実施の形態2によれば、実施の形態1と同様にトレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制されるのに加えて、さらにトレンチ終端近傍部分が厚いゲート絶縁膜に覆われるため、トレンチ終端コーナー部への電界集中をより効果的に防ぐことができる。したがって、より一層デバイスの耐圧低下を防ぐことができる。また、このような構成の半導体装置を工程数を増やすことなく、製造することができる。
以上において本発明は種々変更可能である。たとえば、ゲート絶縁膜は酸化膜に限らず、電気的絶縁膜、または高抵抗膜としての機能を果たす膜であってもよい。また、シリコン半導体よりなる装置に限らず、SiCなどの化合物半導体よりなる装置にも適用可能である。また、IEGT(Injection Enhanced Insulated Gate Bipolar Transistor)や絶縁ゲートサイリスタやIPM(Intelligent Power Module)など、他のトレンチ型MOS半導体装置にも適用可能である。
本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第1の例を示す模式的概略図である。 図1の切断線A−A’におけるトレンチの断面形状を示す模式的概略図である。 本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第2の例を示す模式的概略図である。 図3の切断線D−D’におけるトレンチの断面形状を示す模式的概略図である。 本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第3の例を示す模式的概略図である。 図5の切断線F−F’におけるトレンチの断面形状を示す模式的概略図である。 本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第4の例を示す模式的概略図である。 図7の切断線H−H’におけるトレンチの断面形状を示す模式的概略図である。 本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第5の例を示す模式的概略図である。 図9の切断線J−J’におけるトレンチの断面形状を示す模式的概略図である。 本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第5の例の変形例を示す模式的概略図である。 本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第5の例のさらに別の変形例を示す模式的概略図である。 図1の切断線B−B’における実施の形態1のトレンチMOSFETの断面構造を示す部分断面図である。 図1の切断線A−A’における実施の形態1のトレンチMOSFETの断面構造を示す部分断面図である。 図1の切断線B−B’における実施の形態1のトレンチIGBTの断面構造を示す部分断面図である。 図1の切断線A−A’における実施の形態1のトレンチIGBTの断面構造を示す部分断面図である。 図1の切断線B−B’における実施の形態1のTLPMの断面構造を示す部分断面図である。 図1の切断線A−A’における実施の形態1のTLPMの断面構造を示す部分断面図である。 図1の切断線B−B’における実施の形態1の2段TLPMの断面構造を示す部分断面図である。 図1の切断線A−A’における実施の形態1の2段TLPMの断面構造を示す部分断面図である。 図1および図2に示すトレンチ終端近傍部分の第1の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。 図1および図2に示すトレンチ終端近傍部分の第1の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。 図21のトレンチ胴部分における断面構造を示す図である。 図22のトレンチ胴部分における断面構造を示す図である。 図21のトレンチ終端近傍部分における断面構造を示す図である。 図22のトレンチ終端近傍部分における断面構造を示す図である。 図3および図4に示すトレンチ終端近傍部分の第2の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。 図3および図4に示すトレンチ終端近傍部分の第2の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。 図5および図6に示すトレンチ終端近傍部分の第3の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。 図5および図6に示すトレンチ終端近傍部分の第3の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。 図7および図8に示すトレンチ終端近傍部分の第4の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。 図7および図8に示すトレンチ終端近傍部分の第4の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。 図1の切断線A−A’における実施の形態2のトレンチMOSFETの断面構造を示す部分断面図である。 図1の切断線A−A’における実施の形態2のトレンチIGBTの断面構造を示す部分断面図である。 図1の切断線A−A’における実施の形態2のTLPMの断面構造を示す部分断面図である。 図1の切断線A−A’における実施の形態2の2段TLPMの断面構造を示す部分断面図である。 トレンチ幅を変えてドライエッチングにより形成したトレンチの断面を示す模式図である。 従来の半導体デバイスにおけるトレンチパターンの形状を示す平面図である。 図38の切断線M−M’におけるトレンチMOSFETの断面構造を示す部分断面図である。 図38の切断線L−L’におけるトレンチMOSFETの断面構造を示す部分断面図である。
符号の説明
21,31,41,51,61 半導体基板
22,32,42,52,62,63,65〜69,100,200,300,400,500 トレンチ
23,33,43,53 トレンチの終端近傍部分
28,29,38,39,48,49,58,59,205,305,405,505 ゲート絶縁膜(ゲート酸化膜)
64 最外周のトレンチ
206,306,406,506 ゲート電極

Claims (1)

  1. 半導体基板に形成されたトレンチの内部、または側壁もしくは底部の付近に電流経路が設けられ、かつ前記トレンチの底面の一部もしくは全部、または前記トレンチの側壁の一部もしくは全部に沿って、ゲート絶縁膜を介してゲート電極が設けられた半導体装置において、
    交差する複数のトレンチの端部同士を接続するように設けられたトレンチ(以下「最外周トレンチ」という)はその内側のトレンチよりも浅く、かつ、前記最外周トレンチの幅はその内側のトレンチの幅よりも狭いことを特徴とする半導体装置。
JP2007312753A 2007-12-03 2007-12-03 半導体装置 Expired - Fee Related JP4882983B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007312753A JP4882983B2 (ja) 2007-12-03 2007-12-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007312753A JP4882983B2 (ja) 2007-12-03 2007-12-03 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001384811A Division JP4178789B2 (ja) 2001-12-18 2001-12-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008103751A JP2008103751A (ja) 2008-05-01
JP4882983B2 true JP4882983B2 (ja) 2012-02-22

Family

ID=39437778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007312753A Expired - Fee Related JP4882983B2 (ja) 2007-12-03 2007-12-03 半導体装置

Country Status (1)

Country Link
JP (1) JP4882983B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209344A (ja) * 2011-03-29 2012-10-25 Toyota Motor Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325692B2 (ja) * 1994-03-07 2002-09-17 三菱電機株式会社 半導体装置の製造方法
JPH09260485A (ja) * 1996-03-26 1997-10-03 Sony Corp 半導体装置の製造方法
JP3904648B2 (ja) * 1997-01-31 2007-04-11 株式会社ルネサステクノロジ 半導体装置
JP2001024193A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd トレンチゲート型半導体装置およびその製造方法
JP4171268B2 (ja) * 2001-09-25 2008-10-22 三洋電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008103751A (ja) 2008-05-01

Similar Documents

Publication Publication Date Title
JP4414863B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
US8168498B2 (en) Insulated gate type semiconductor device and method for fabricating the same
JP4178789B2 (ja) 半導体装置およびその製造方法
JP5530602B2 (ja) 半導体装置およびその製造方法
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率mosfet及其制備方法
US20140213026A1 (en) Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
US10026833B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2008066694A (ja) 半導体装置及びその製造方法
JP2008034794A (ja) 縦型トレンチ型絶縁ゲートmos半導体装置
US20160027913A1 (en) Trench mosfet and manufacturing method thereof
JP6885101B2 (ja) 半導体装置
JP2012009671A (ja) 半導体装置およびその製造方法
WO2006035877A1 (ja) 半導体装置
JP2018049908A (ja) 半導体装置及びその製造方法
JP2005322949A (ja) 半導体装置
JP7024273B2 (ja) 半導体装置
JP5446297B2 (ja) 半導体装置の製造方法
JP2006093459A (ja) トレンチゲート型半導体装置およびその製造方法
JP4882983B2 (ja) 半導体装置
US8445956B2 (en) Method for manufacturing a semiconductor device and semiconductor device
US7507630B2 (en) Method of fabricating a semiconductor device
US11302805B2 (en) Semiconductor device and manufacturing method to manufacture semiconductor device
KR101803978B1 (ko) 반도체 장치 및 그 제조 방법
WO2011117920A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4882983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees