JP7024273B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている（例えば、特許文献１および２参照）。
特許文献１ 特開２０１２－１３８５６７号公報
特許文献２ 特開平８－２７４３０１号公報

半導体装置においては、ターンオン損失等の特性を改善することが望ましい。

本発明の第１の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面からドリフト領域まで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して配置されたゲートトレンチ部を備えてよい。半導体装置は、半導体基板における延伸方向に垂直な方向の一方に、ゲートトレンチ部と隣接して設けられた第１メサ部を備えてよい。半導体装置は、半導体基板における延伸方向に垂直な方向の他方に、ゲートトレンチ部と隣接して設けられた第２メサ部を備えてよい。半導体装置は、第１メサ部において、ドリフト領域の上方にゲートトレンチ部に隣接して設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備えてよい。半導体装置は、第１メサ部において、蓄積領域の上方にゲートトレンチ部に隣接して設けられた第２導電型のベース領域を備えてよい。半導体装置は、第１メサ部において、ベース領域と半導体基板の上面との間にゲートトレンチ部と隣接して設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体装置は、第２メサ部において、ドリフト領域の上方にゲートトレンチ部に隣接して設けられた第２導電型の中間領域を備えてよい。半導体装置は、第２メサ部の上面において、中間領域の上方にゲートトレンチ部に隣接して設けられた第２導電型のコンタクト領域を備えてよい。ゲートトレンチ部は、ゲートトレンチと、ゲートトレンチの内壁を覆って形成されたゲート絶縁膜と、ゲートトレンチの内部においてゲート絶縁膜よりも内側に形成されたゲート導電部を有してよい。ゲート導電部の底部は、第１メサ部に対向する側に第１の段差を有してよい。ゲート導電部の底部は、第２メサ部に対向する側に、第１の段差よりも小さい第２の段差を有し、または第２の段差を有さなくてよい。中間領域は、半導体基板の深さ方向において、第１の段差とゲートトレンチ部の底部との間に、少なくとも一部が設けられてよい。

ゲート導電部の底部の端は、半導体基板の上面において予め定められた延伸方向に垂直な方向において、ゲートトレンチ部の中央よりも第２メサ部側に設けられてよい。第１の段差よりも上方において、第１メサ部に対向する側のゲート絶縁膜の厚さは、第２メサ部に対向する側のゲート絶縁膜の厚さと異なってよい。第２メサ部側に対向する側のゲート絶縁膜の厚さは、第１メサ部側に対向する側のゲート絶縁膜の厚さよりも大きくてよい。

中間領域は、ゲートトレンチ部の底部の少なくとも一部を覆ってよい。第２メサ部において、中間領域の上方且つコンタクト領域の下方に、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域が設けられてよい。第２メサ部において、蓄積領域はゲートトレンチ部と接して設けられてよい。第２メサ部において、蓄積領域はゲートトレンチ部と離間して設けられてよい。第２メサ部において、蓄積領域に開口が設けられてよい。

第２メサ部において、蓄積領域は、第１蓄積領域と、第１蓄積領域の下方且つ中間領域の上方に設けられた第２蓄積領域を有してよい。第２メサ部において、第１蓄積領域は第１の開口を有し、第２蓄積領域は第２の開口を有し、半導体基板の深さ方向において、第１の開口と第２の開口の位置が異なってよい。

第１メサ部において、蓄積領域は半導体基板の深さ方向にＮ個の蓄積領域を有してよい。第２メサ部において、蓄積領域は半導体基板の深さ方向にＭ個の蓄積領域を有してよい。ＮとＭは、Ｎ＜Ｍであってよい。

中間領域は、コンタクト領域の下方にコンタクト領域と接して設けられてよい。コンタクト領域から中間領域にわたり、ドーピング濃度が連続的に変化してよい。中間領域は、半導体基板の深さ方向にドーピング濃度のピークを有してよい。中間領域のドーピング濃度のピークは、半導体基板の深さ方向において、第１の段差からゲートトレンチ部の底部の端までの間に存在してよい。中間領域のドーピング濃度のピークは、半導体基板の深さ方向において、第１の段差からゲートトレンチ部の底部の端までの深さの１／２よりも下方に存在してよい。

複数のゲートトレンチ部は、第２メサ部を介して隣り合って設けられてよい。隣り合う複数のゲートトレンチ部の間には、ダミートレンチ部が設けられなくてよい。

第２メサ部のメサ幅は、第１メサ部のメサ幅よりも大きくてよい。第１メサ部のメサ幅は、半導体基板の上面からゲートトレンチ部の底部の端までの深さより小さくてよい。

半導体装置は、半導体基板上に形成された層間絶縁膜をさらに備えてよい。層間絶縁膜はコンタクトホールを有してよい。第２メサ部の上方には、コンタクトホールが複数設けられてよい。

コンタクト領域および中間領域のドーピング濃度は、ベース領域のドーピング濃度よりも高くてよい。コンタクト領域のドーピング濃度は、ベース領域のドーピング濃度と等しくてもよい。

本発明の第２の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面からドリフト領域まで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して配置されたダミートレンチ部を備えてよい。半導体装置は、半導体基板における延伸方向に垂直な方向に、ダミートレンチ部と隣接して設けられたダイオードメサ部を備えてよい。半導体装置は、ダイオードメサ部において、ドリフト領域の上方にダミートレンチ部に隣接して設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備えてよい。半導体装置は、ダイオードメサ部において、蓄積領域の上方にダミートレンチ部に隣接して設けられた第２導電型のベース領域を備えてよい。半導体装置は、ダイオードメサ部において、ベース領域と半導体基板の上面との間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体装置は、ダイオードメサ部において、ベース領域と半導体基板の上面との間に設けられた第２導電型のコンタクト領域を備えてよい。半導体装置は、ダイオードメサ部において、ドリフト領域の上方にゲートトレンチ部に隣接して設けられた第２導電型の中間領域を備えてよい。

ダイオードメサ部におけるエミッタ領域および前記コンタクト領域の境界は、延伸方向と平行であってよい。ダイオードメサ部におけるエミッタ領域および前記コンタクト領域の境界は、延伸方向と直交してもよい。

ダミートレンチ部は、ダミートレンチと、ダミートレンチの内壁を覆って形成されたダミー絶縁膜と、ダミートレンチの内部においてダミー絶縁膜よりも内側に形成されたダミー導電部を有してよい。ダミー導電部の底部は、ダイオードメサ部と反対側に第３の段差を有してよい。ダミー導電部の底部は、ダイオードメサ部に対向する側に、第３の段差よりも小さい第４の段差を有し、または第４の段差を有さなくてよい。中間領域は、半導体基板の深さ方向において、第３の段差とダミートレンチ部の底部との間に、少なくとも一部が設けられてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る半導体装置１００の上面の一例を部分的に示す図である。 図１ａにおけるａ－ａ'断面の一例を示す図である。 本実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。 図２ａにおけるｇ－ｇ'断面の一例を示す図である。 本実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。 図３ａにおけるｈ－ｈ'断面の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図４ａにおける領域Ａの拡大図である。 図５ａにおいて第２の段差４６－２が設けられる一例を示す図である。 図１ｂにおける領域Ｓの拡大図である。 第１の段差４６－１および第２の段差４６－２を有するゲート導電部４４の製造方法の一例を示す図である。 図５ｂにおいて第１の段差４６－１および第２の段差４６－２を有さない比較例を示す図である。 図５ａにおけるｅ－ｅ'断面およびｆ－ｆ'断面におけるドーピング濃度のプロファイルの一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図９のｇ－ｇ'断面におけるドーピング濃度のプロファイルの一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。

各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

図１ａは、本実施形態に係る半導体装置１００の上面の一例を部分的に示す図である。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、半導体基板の上面においてトランジスタ部７０と隣接して設けられ、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。境界部９０は、トランジスタ部７０のうちダイオード部８０と隣り合う領域である。図１ａにおいては、チップ端部周辺のチップ上面を示しており、他の領域を省略している。

また、図１ａにおいては、半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。

本例の半導体装置１００は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。

エミッタ電極５２およびゲート金属層５０と、半導体基板の上面との間には層間絶縁膜が形成されるが、図１ａでは省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して形成される。

また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板の上面との間には、酸化膜等の絶縁膜が形成される。

ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで形成される。ゲートランナー４８と半導体基板の上面との間には、酸化膜等の絶縁膜が形成される。ゲートトレンチ部４０の先端部において、ゲート導電部は半導体基板の上面に露出している。ゲートトレンチ部４０は、ゲート導電部の当該露出した部分にて、ゲートランナー４８と接触する。

エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。また、各電極は、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。

１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板の上面に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は、曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和できる。ゲートランナー４８は、ゲートトレンチ部４０の接続部分４１において、ゲート導電部と接続してよい。

本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に半導体基板の上面においてＵ字形状を有してよい。即ち、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１１は第２導電型である。ウェル領域１１は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１１に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われてよい。

トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。ダイオード部８０において、コンタクトホール５４は、ベース領域１４の上方に形成される。いずれのコンタクトホール５４も、Ｘ軸方向両端に配置されたベース領域１４およびウェル領域１１の上方には配置されていない。

半導体基板の上面と平行な方向において、各トレンチ部の延伸方向と垂直な方向には、各トレンチ部に隣接してメサ部が設けられる。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。つまり、２つの延伸部分に挟まれる領域をメサ部としてよい。

トランジスタ部７０においては、各トレンチ部の延伸方向に垂直な配列方向（本例ではＹ軸方向）において、各トレンチ部の一方の側に隣接して第１メサ部６０が設けられる。また、配列方向において各トレンチ部の他方の側に隣接して第２メサ部６２が設けられる。また、トランジスタ部７０のダイオード部８０に隣り合う領域には境界部９０が設けられる。境界部９０は、境界メサ部６４を有する。境界部９０は、ダイオード部８０とは逆側において境界メサ部６４と隣接する第２メサ部６２を有してもよい。一例として、境界部９０にはダミートレンチ部３０が配置されており、ゲートトレンチ部４０が配置されていない。トランジスタ部７０のうち、境界部９０以外の領域には、ゲートトレンチ部４０が配置されており、ダミートレンチ部３０が配置されていない。また、ダイオード部８０においては、隣り合うダミートレンチ部３０に挟まれた領域にダイオードメサ部６６が設けられる。ダイオード部８０において、一つのダイオードメサ部６６にコンタクトホール５４が複数形成されてよい。トランジスタ部７０においても、一つの第２メサ部６２にコンタクトホール５４が複数形成されてもよい。

第１メサ部６０および第２メサ部６２は、各トレンチ部の延伸方向に垂直な配列方向に交互に設けられてよい。各第１メサ部６０および各第２メサ部６２のＸ軸方向における両端部には、一例としてベース領域１４が設けられている。なお、図１ａにおいては、Ｘ軸方向の一方の端部のみを示している。

第１メサ部６０の上面には、ゲートトレンチ部４０と隣接してエミッタ領域１２が設けられる。エミッタ領域１２は、第１メサ部６０の＋Ｙ軸方向に接するゲートトレンチ部４０に接し、第１メサ部６０の－Ｙ軸方向に接するゲートトレンチ部４０に接する。エミッタ領域１２は、第１メサ部６０を挟むように接する２本のゲートトレンチ部４０をつなぐように形成されてよい。本例のエミッタ領域１２はＮ＋型である。

また、第１メサ部６０の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。コンタクト領域１５は、第１メサ部６０の＋Ｙ軸方向に接するゲートトレンチ部４０に接し、第１メサ部６０の－Ｙ軸方向に接するゲートトレンチ部４０に接する。コンタクト領域１５は、第１メサ部６０を挟むように接する２本のゲートトレンチ部４０をつなぐように形成されてよい。

第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５は、ゲートトレンチ部４０の延伸方向に交互に隣接して設けられてよい。第１メサ部６０の上面において、エミッタ領域１２はダミートレンチ部３０と隣接して設けられてよく、離れて設けられてもよい。図１ａの例におけるエミッタ領域１２は、ダミートレンチ部３０と隣接して設けられている。

第２メサ部６２の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。また、第２メサ部６２の上面には、ゲートトレンチ部４０と隣接してエミッタ領域１２が設けられてよいが、設けられなくてもよい。図１ａは、第２メサ部６２の上面にエミッタ領域１２が設けられない一例を示している。第２メサ部６２の上面において、コンタクト領域１５はダミートレンチ部３０と隣接して設けられてよく、離れて設けられてもよい。図１ａの例におけるコンタクト領域１５は、ダミートレンチ部３０と隣接して設けられている。

半導体装置１００は、半導体基板の内部において、ベース領域１４の下方に第１導電型の蓄積領域１６を有する。図１ａにおいて、蓄積領域１６が形成される範囲を破線で示している。蓄積領域１６は、半導体基板の上面視で、－Ｘ軸方向の端のコンタクト領域１５とコンタクトホール５４とが重なる領域から、＋Ｘ軸方向側に形成される。なお、第２メサ部６２には、蓄積領域１６が設けられなくてもよい。

第２メサ部６２のＹ軸方向の幅Ｗｗｍは、第１メサ部６０のＹ軸方向の幅Ｗｍよりも大きい。Ｗｗｍとは、ＸＹ面内において、第２メサ部６２を挟む２つのトレンチ部に挟まれた、半導体基板のＹ軸方向の幅である。Ｗｍとは、ＸＹ面内において、第１メサ部６０を挟む２つのトレンチ部に挟まれた、半導体基板のＹ軸方向の幅である。Ｗｗｍは、Ｗｍの２倍以上あってよく、５倍以上あってもよい。

境界メサ部６４の上面には、ベース領域１４よりドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。当該コンタクト領域１５は、境界メサ部６４のＸ軸方向における両端部に設けられるベース領域１４に挟まれる領域全体に設けられてよい。

ダイオードメサ部６６の上面には、Ｘ軸方向における両端部にコンタクト領域１５が設けられる。また、当該コンタクト領域１５に挟まれる領域にベース領域１４が設けられる。ベース領域１４は、当該コンタクト領域１５に挟まれる領域全体に設けられてよい。

本例の半導体装置１００は、ダイオード部８０においてダミートレンチ部３０が設けられる。本例では、一例として、それぞれのダミートレンチ部３０の直線状の延伸部分２９が接続部分３１で接続される。それぞれのダミートレンチ部３０に挟まれる領域に、ダイオードメサ部６６が設けられる。

ダイオードメサ部６６には、エミッタ領域１２が形成されなくてよく、されてもよい。本例ではエミッタ領域１２が形成されない。ダイオードメサ部６６には、コンタクト領域１５またはベース領域１４が、ダイオードメサ部６６を挟む一方のダミートレンチ部３０から、他方のダミートレンチ部３０に渡って形成されている。即ち、半導体基板の上面において、ダイオードメサ部６６のＹ軸方向の幅と、ダイオードメサ部６６に設けられたコンタクト領域１５またはベース領域１４のＹ軸方向の幅は等しい。

ダイオード部８０は、半導体基板の下面側において、第１導電型のカソード領域８２を有する。本例のカソード領域８２はＮ＋型である。図１ａに、半導体基板の上面視でカソード領域８２が設けられる領域を破線部で示している。ダイオード部８０は、カソード領域８２を半導体基板の上面に投影した領域であってよい。カソード領域８２を半導体基板の上面に投影した領域は、コンタクト領域１５から＋Ｘ軸方向に離れていてよい。

ダイオード部８０のうち、半導体基板の下面の隣接する領域においてカソード領域８２が形成されていない領域には、Ｐ＋型のコレクタ領域が形成されてよい。本例では、半導体基板の下面のカソード領域８２を投影した半導体基板の上面のダミートレンチ部３０またはダイオードメサ部６６について、当該ダイオードメサ部６６のコンタクトホール５４の外周側（－Ｘ軸方向の向き）の端部を半導体基板の下面に投影した位置には、コレクタ領域が形成されている。一例として、半導体基板の下面の一部にカソード領域８２が形成されたダミートレンチ部３０またはダイオードメサ部６６で、ダミートレンチ部３０の延伸方向の端部（Ｕ字状につながる部分も含む）までのダミートレンチ部３０またはダイオードメサ部６６は、半導体基板の下面にコレクタ領域が形成されていても、便宜的にダイオード部８０としてよい。

トランジスタ部７０は、コレクタ領域を半導体基板の上面に投影した領域のうち、トレンチ部またはメサ部が形成されている領域であってよい。また、トランジスタ部７０のうち、ダミートレンチ部３０、および、ダミートレンチ部３０で挟まれたメサ部が形成されている領域を、境界部９０としてよい。

図１ｂは、図１ａにおけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、トランジスタ部７０およびダイオード部８０において、エミッタ領域１２、コンタクト領域１５およびベース領域１４を通過するＹＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０の上面２１および層間絶縁膜３８の上面に形成される。

コレクタ電極２４は、半導体基板１０の下面２３に形成される。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向（Ｚ軸方向）と称する。

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。

本例の半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８はＮ－型である。ドリフト領域１８は、他のドーピング領域が形成されずに残存した領域であってよい。また、ドリフト領域１８の下方にはＮ＋型のバッファ領域２０が形成される。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。

ダイオード部８０は、バッファ領域２０の下方にＮ＋型のカソード領域８２を有する。カソード領域８２は、トランジスタ部７０のコレクタ領域２２と同じ深さに設けられてよい。カソード領域８２がトランジスタ部７０のコレクタ領域２２と同じ深さに設けられることにより、ダイオード部８０は、インバータ等の電力変換回路で、他の半導体装置１００のトランジスタ部７０がターンオフする時に、逆方向に導通する還流電流を流す還流ダイオード（ＦＷＤ）として機能してよい。

トランジスタ部７０において、バッファ領域２０の下方には、Ｐ＋型のコレクタ領域２２が形成される。当該コレクタ領域２２は、境界メサ部６４の下面２３側の領域まで延伸していてよい。境界メサ部６４の下面２３までコレクタ領域２２が延伸していることにより、トランジスタ部７０のエミッタ領域１２と、ダイオード部８０のカソード領域８２との距離を確保することができる。このため、トランジスタ部７０のエミッタ領域１２を含むゲート構造部からドリフト領域１８に注入される電子が、ダイオード部８０のカソード領域８２に流出するのを防ぐことができる。

本例においては、カソード領域８２が境界メサ部６４の直下まで設けられる場合と比べて、境界メサ部６４のコンタクト領域１５と、ダイオード部８０のカソード領域８２との距離も長くすることができる。これにより、ダイオード部８０が導通するときに、ベース領域１４よりも高いドーピング濃度のコンタクト領域１５から、カソード領域８２への正孔の注入を抑えることができる。

第１メサ部６０においては、ドリフト領域１８の上方に第１導電型の蓄積領域１６が設けられる。蓄積領域１６は、ゲートトレンチ部４０に隣接して設けられる。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。

第１メサ部６０においては、蓄積領域１６の上方に第２導電型のベース領域１４が設けられる。ベース領域１４は、ゲートトレンチ部４０に隣接して設けられる。さらに、第１メサ部６０においては、ベース領域１４と上面２１との間にエミッタ領域１２が設けられる。エミッタ領域１２は、ゲートトレンチ部４０と隣接して設けられる。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。

第２メサ部６２においては、ドリフト領域１８の上方に第２導電型の中間領域１７が設けられる。中間領域１７は、ゲートトレンチ部４０に隣接して設けられる。また、第２メサ部６２においては、中間領域１７の上方に第１導電型の蓄積領域１６が設けられてよいが、設けられなくてもよい。図１ｂは、蓄積領域１６が設けられる一例を示している。また、第２メサ部６２の上面２１において、中間領域１７の上方にコンタクト領域１５が設けられる。コンタクト領域１５は、ゲートトレンチ部４０と隣接して設けられる。コンタクト領域１５は、半導体基板１０の深さ方向において、第１メサ部６０のエミッタ領域１２よりも深く設けられてよい。

境界メサ部６４においては、ドリフト領域１８の上方に第１導電型の蓄積領域１６が設けられる。蓄積領域１６は、ゲートトレンチ部４０に隣接して設けられる。また、境界メサ部６４においては、蓄積領域１６の上方に第２導電型のコンタクト領域１５が設けられる。コンタクト領域１５は、ゲートトレンチ部４０に隣接して設けられる。境界メサ部６４には、エミッタ領域１２が設けられなくてよい。

本例の半導体装置１００においては、複数のゲートトレンチ部４０が第２メサ部６２を介して隣り合って設けられる。隣り合うゲートトレンチ部４０の間にはダミートレンチ部３０が設けられなくてよい。なお、図１ｂのダイオード部８０のＹ軸方向負側には、不図示のトランジスタ部７０が存在してよい。ダイオード部８０とトランジスタ部７０とは、Ｙ軸方向において交互に配置されてよい。それぞれのトランジスタ部７０において、境界部９０以外の領域には、ゲートトレンチ部４０が設けられ、ダミートレンチ部３０が設けられていなくてよい。つまり、それぞれのトランジスタ部７０において、ダイオード部８０との境界部９０以外には、ダミートレンチ部３０が設けられていない。ダミートレンチ部３０が少なくすることで、ダミートレンチ部３０の絶縁膜のスクリーニング等を効率よく実行できる。また、第２メサ部６２のＹ軸方向の幅Ｗｗｍは、第１メサ部６０のＹ軸方向の幅Ｗｍよりも大きい。Ｗｗｍは、Ｗｍの２倍以上あってよい。

トランジスタ部７０の境界メサ部６４と隣り合う領域においては、ダミートレンチ部３０が設けられてよい。また、ダイオード部８０においては、ダミートレンチ部３０が設けられてよい。

ダイオードメサ部６６においては、ドリフト領域１８の上方に第２導電型の中間領域１７が設けられてよい。中間領域１７は、ダミートレンチ部３０に隣接して設けられてよい。また、ダイオードメサ部６６においては、中間領域１７の上方に第１導電型の蓄積領域１６が設けられてよい。蓄積領域１６は、ダミートレンチ部３０に隣接して設けられてよい。また、ダイオードメサ部６６においては、蓄積領域１６の上方にベース領域１４が設けられてよい。ダイオードメサ部６６においては、エミッタ領域１２は設けられてもよいし、設けられなくてもよい。

上面２１には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が形成される。各トレンチ部は、上面２１からドリフト領域１８まで設けられる。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。

ダミートレンチ部３０は、図１ｂにおいて、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、上面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。

図２ａは、本実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。図２ａに示す半導体装置１００は、図１ａに示す半導体装置１００において、ダイオードメサ部６６の上面においてベース領域１４が形成されている領域に、エミッタ領域１２およびコンタクト領域１５が接する境界がＹ軸方向と平行となるように、エミッタ領域１２およびコンタクト領域１５がＸ軸方向に交互に形成される点で、図１ａに示す半導体装置１００と異なる。

ダイオードメサ部６６におけるエミッタ領域１２およびコンタクト領域１５は、図２ａに示すように、ダイオード部８０においてＸ軸方向に延伸する一方のダミートレンチ部３０から、Ｘ軸方向に延伸し、接続部分３１にて当該一方のダミートレンチ部３０と接続される他方のダミートレンチ部３０まで、ダイオードメサ部６６のＹ軸方向全体にわたって設けられる。また、ダイオードメサ部６６におけるエミッタ領域１２およびコンタクト領域１５は、当該一方のダミートレンチ部３０および当該他方のダミートレンチ部３０の双方に接して設けられる。

図２ｂは、図２ａにおけるｇ－ｇ'断面の一例を示す図である。図２ｂに示すように、本例の半導体装置１００は、ｇ－ｇ'断面において、ダイオード部８０における上面２１にエミッタ領域１２を有する。また、ダイオード部８０におけるカソード領域８２の上方に、フローティング領域８４を有する。

ダイオードメサ部６６においては、図２ｂに示すように、ドリフト領域１８の上方に第２導電型の中間領域１７が設けられてよい。中間領域１７は、ダミートレンチ部３０に隣接して設けられてよい。また、ダイオードメサ部６６においては、中間領域１７の上方に第１導電型の蓄積領域１６が設けられてよい。蓄積領域１６は、ダミートレンチ部３０に隣接して設けられてよい。また、ダイオードメサ部６６においては、蓄積領域１６の上方にベース領域１４が設けられてよい。ベース領域１４の上方にエミッタ領域１２が設けられてよい。

なお、図２ｂは、図２ａにおけるｇ－ｇ'断面の一例であるので、ベース領域１４の上方にはエミッタ領域１２が設けられている。図２ａにおいてｇ－ｇ'断面と平行な断面であって、ｇ－ｇ'断面よりもＸ軸方向正側または負側で、上面２１においてコンタクト領域１５が設けられる位置における断面においては、ベース領域１４の上方にはコンタクト領域１５が設けられる。

本例の半導体装置１００は、ダイオードメサ部６６に、エミッタ領域１２およびコンタクト領域１５が接する境界が、ダミートレンチ部３０の延伸方向と直交する（Ｙ軸方向と平行となる）ように、エミッタ領域１２およびコンタクト領域１５がＸ軸方向に交互に形成される。これにより、ダイオード部８０において、ベース領域１４もしくは中間領域１７からドリフト領域１８へのキャリアの注入（本例では正孔の注入）を抑制することができる。このため、ダイオード部８０の逆回復損失を減少させることができる。また、本例の半導体装置１００は、ダイオード部８０に中間領域１７およびフローティング領域８４を有するので、ダイオード部８０の逆回復サージを抑制することができる。

図３ａは、本実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。図３ａに示す半導体装置１００は、図１ａに示す半導体装置１００において、ダイオードメサ部６６の上面においてベース領域１４が形成されている領域に、エミッタ領域１２およびコンタクト領域１５が接する境界がＸ軸方向と平行となるように、エミッタ領域１２およびコンタクト領域１５がＹ軸方向に交互に形成される点で、図１ａに示す半導体装置１００と異なる。

ダイオードメサ部６６におけるエミッタ領域１２は、図３ａに示すように、コンタクトホール５４の下方に、コンタクトホール５４のＹ軸方向正側から負側にわたって設けられる。ダイオードメサ部６６におけるコンタクト領域１５は、図３ａに示すように、コンタクトホール５４の下方に、コンタクトホール５４のＹ軸方向正側から負側にわたって設けられてよい。

ダイオードメサ部６６においてＹ軸方向の最も正側に設けられるエミッタ領域１２は、ダイオード部８０におけるＹ軸方向正側のダミートレンチ部３０と接してよい。ダイオードメサ部６６においてＹ軸方向の最も負側に設けられるエミッタ領域１２は、ダイオード部８０におけるＹ軸方向負側のダミートレンチ部３０と接してよい。本例においては、エミッタ領域１２がダミートレンチ部３０と接しているが、Ｙ軸方向においてダミートレンチ部３０とエミッタ領域との間にコンタクト領域１５が設けられ、当該コンタクト領域１５がダミートレンチ部３０と接してもよい。

図３ｂは、図３ａにおけるｈ－ｈ'断面の一例を示す図である、図３ｂに示すように、本例の半導体装置１００は、ｈ－ｈ'断面において、ダイオード部８０における上面２１に、エミッタ領域１２およびコンタクト領域１５を有する。また、ダイオード部８０におけるカソード領域８２の上方に、フローティング領域８４を有する。

ダイオードメサ部６６においては、図３ｂに示すように、ドリフト領域１８の上方に第２導電型の中間領域１７が設けられてよい。中間領域１７は、ダミートレンチ部３０に隣接して設けられてよい。また、ダイオードメサ部６６においては、中間領域１７の上方に第１導電型の蓄積領域１６が設けられてよい。蓄積領域１６は、ダミートレンチ部３０に隣接して設けられてよい。また、ダイオードメサ部６６においては、蓄積領域１６の上方にベース領域１４が設けられてよい。ベース領域１４の上方に、エミッタ領域１２およびコンタクト領域１５が設けられてよい。

本例の半導体装置１００は、ダイオードメサ部６６に、エミッタ領域１２およびコンタクト領域１５が接する境界が、ダミートレンチ部３０の延伸方向（Ｘ軸方向）と平行となるように、エミッタ領域１２およびコンタクト領域１５がＹ軸方向に交互に形成される。これにより、ダイオード部８０において、ベース領域１４もしくは中間領域１７からドリフト領域１８へのキャリアの注入を抑制することができる。このため、ダイオード部８０の逆回復損失を減少させることができる。また、本例の半導体装置１００は、ダイオード部８０に中間領域１７およびフローティング領域８４を有するので、ダイオード部８０の逆回復サージを抑制することができる。

図４ａは、図１ａにおけるｂ－ｂ'断面の一例を示す図である。図４ａに示すように、ゲートトレンチ部４０は、上面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。

ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで第１メサ部６０側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。また、ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで第２メサ部６２側で隣接するコンタクト領域１５と対向する領域を含む。また、ゲートトレンチ部４０は、上面２１において層間絶縁膜３８により覆われる。

第１メサ部６０のメサ幅Ｗｍは、図４ａに示すように、上面２１からゲートトレンチ底部の端までの深さＷｇｄより小さくてよい。ＷｍをＷｇｄより小さくすることにより、トランジスタ部７０の耐圧を大きくすることができる。メサ幅Ｗｍは、深さＷｇｄの半分以下であってよく、１／３以下であってもよい。

第２メサ部６２においては、中間領域１７の上方且つコンタクト領域１５の下方に、ドリフト領域１８よりもドーピング濃度の高い蓄積領域１６が設けられてよい。図４ａは、第２メサ部６２において、蓄積領域１６がゲートトレンチ部４０と隣接して設けられる一例を示している。蓄積領域１６がゲートトレンチ部４０と隣接して設けられることにより、下面２３側から上面２１側へ移動する正孔は、蓄積領域１６を必ず通過する。このため、正孔が下面２３側から上面２１側へ抜けることを抑制することができる。

中間領域１７は、図４ａに示す通り、ゲートトレンチ部４０の底部の少なくとも一部を覆ってよい。ゲートトレンチ部４０の底部とは、ゲートトレンチの内壁のＹＺ平面上での接線ｔ－ｔ'の半導体基板１０の上面２１に対する傾きの絶対値が、０度（即ち上面２１と平行）以上４５度以下の範囲となる部分であってよい。ただし、ゲートトレンチ部４０の深さ方向の中央よりも上側において接線ｔ－ｔ'の傾きが上記範囲となっても、当該領域は底部に含まれない。中間領域１７を、ゲートトレンチ部４０の底部の少なくとも一部を覆う深さまで形成することで、ゲートトレンチ部４０の底部を覆わない深さまで形成した場合よりも、トランジスタ部７０の耐圧を大きくすることができる。また、中間領域１７を設けることで下面２３側から正孔を良好に引き抜くことができる。このため、オン電圧とターンオフ損失のトレードオフを良好にすることができる。中間領域１７は、コンタクト領域１５とＰ型の領域を介して接続されていてよく、接続されていなくともよい。

第２メサ部６２におけるコンタクト領域１５および中間領域１７のドーピング濃度は、第１メサ部６０におけるベース領域１４のドーピング濃度よりも高くてよい。コンタクト領域１５および中間領域１７のドーピング濃度をベース領域１４のドーピング濃度よりも高くすることで、トランジスタ部７０の耐圧を大きくすることができる。

第２メサ部６２におけるコンタクト領域１５のドーピング濃度は、第１メサ部６０におけるベース領域１４のドーピング濃度と等しくてもよい。ここで、ドーピング濃度が等しいとは、コンタクト領域１５のドーピング濃度が、ベース領域１４のドーピング濃度と５％以内の誤差範囲を含む場合をいう。本明細書において「等しい」、「同じ」、「同一」等と記載した場合、５％以内の誤差を含んでよい。コンタクト領域１５のドーピング濃度をベース領域１４のドーピング濃度と等しくすることで、コンタクト領域１５およびベース領域１４を同一工程でドーピング可能となる。このため、コンタクト領域１５およびベース領域１４のドーピング工程を簡略化することができる。

図４ｂは、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図４ａとは、蓄積領域１６がゲートトレンチ部４０と離間して設けられる点で異なる。蓄積領域１６がゲートトレンチ部４０と離間して設けられることにより、正孔を容易に引き抜くことができる。また、蓄積領域１６がゲートトレンチ部４０と離間して設けられることにより、空乏層がコンタクトホール５４から広がる。このため、蓄積領域１６がゲートトレンチ部４０と隣接して設けられる場合よりも、トランジスタ部７０の耐圧を大きくすることができる。

図４ｃは、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図４ａとは、蓄積領域１６に開口１９が設けられる点で異なる。蓄積領域１６に開口１９が設けられることにより、正孔を容易に引き抜くことができる。また、蓄積領域１６に開口１９が設けられることにより、空乏層がコンタクトホール５４から広がる。このため、蓄積領域１６に開口１９が設けられない場合よりも、トランジスタ部７０の耐圧を大きくすることができる。開口１９は、図４ｃの例では、一つ設けられる例を示しているが、複数設けられてもよい。また、開口１９は、図４ｃの例では第２メサ部６２の中央に設けられる一例を示しているが、いずれかのゲートトレンチ部４０の側に偏って形成されていてもよい。

図５ａは、図４ａにおける領域Ａの拡大図である。図５ａに示すように、ゲート導電部４４の底部は、第１メサ部６０に対向する側に第１の段差４６－１を有する。第１の段差４６－１は、Ｙ軸方向においてゲート導電部４４の表面から内部へ向かう方向に設けられる。第１の段差４６－１の幅Ｗ１は、第１の段差４６－１より上方のゲート導電部４４の表面から、第１の段差４６－１より下方のゲート導電部４４の表面までのＹ軸方向における距離である。また、Ｗｇｄｂは、Ｚ軸方向において第１の段差４６－１からゲートトレンチ部４０の底部の端Ｂ１までの深さである。ゲートトレンチ部４０の底部の端Ｂ１とは、図５ａにおいて、ゲートトレンチ部４０のＺ軸方向の最下端をいう。ゲート導電部４４に第１の段差４６－１が設けられることで、第１の段差４６－１が設けられない場合よりも、第１メサ部６０側のゲートトレンチ部４０の底部にＰ型反転層が生じることを抑制することができる。このため、当該Ｐ型反転層から正孔がエミッタ領域１２に引き抜かれることによるターンオン損失を抑制することができる。また、中間領域１７は、図５ａに示すように、第１の段差４６－１とゲートトレンチ部４０の底部との間に、少なくとも一部が設けられる。

第１の段差４６－１よりも上方において、第１メサ部６０に対向する側のゲート絶縁膜４２の厚さＷｇｉ１は、第２メサ部６２に対向する側のゲート絶縁膜４２の厚さＷｇｉ２と異なっていてよい。Ｗｇｉ１およびＷｇｉ２は、図５ａに示すように、Ｗｇｉ１＜Ｗｇｉ２の関係にあってよい。即ち、Ｗｇｉ２は、Ｗｇｉ１よりも厚く形成してよい。Ｗｇｉ２をＷｇｉ１よりも厚く形成することで、第２メサ部６２におけるコレクタ電極２４とゲートトレンチ部４０との間の容量を、第１メサ部６０におけるコレクタ電極２４とゲートトレンチ部４０との間の容量よりも小さくすることができる。このため、ターンオン損失を減らすことができる。また、ゲート導電部４４の底部の端Ｂ２からゲートトレンチ部４０の底部の端Ｂ１までの深さＷｇｉ３は、Ｗｇｉ１およびＷｇｉ２よりも大きくてよい。即ち、Ｗｇｉ１＜Ｗｇｉ２＜Ｗｇｉ３の関係にあってよい。Ｗｇｉ３をＷｇｉ１およびＷｇｉ２よりも大きく形成することで、ゲートトレンチ部４０の底部に生じるＰ型反転層を抑制することができる。このため、第１メサ部６０において、当該Ｐ型反転層から正孔がエミッタ領域１２に引き抜かれることによるターンオン損失を抑制することができる。

第１の段差４６－１は、図５ａの破線ｑに示すように、第１メサ部６０の蓄積領域１６の下面と略同じ深さに設けられてよい。蓄積領域１６の下面とは、第１メサ部６０における蓄積領域１６が、ドリフト領域１８よりも５倍高いドーピング濃度を示す境界を指してよい。他の例では、第２メサ部６２における蓄積領域１６および中間領域１７の境界と略同一の深さ位置を、第１メサ部６０の蓄積領域１６の下面としてもよい。第１の段差４６－１が蓄積領域１６の下面と同じ高さに設けられることで、ゲートトレンチ部４０の底部のＰ型反転層が、蓄積領域１６に生ずることを抑制することができる。第１の段差４６－１は、蓄積領域１６の下面よりも上方に配置されてもよい。

ゲート導電部４４の底部の端Ｂ２は、図５ａに示すように、Ｙ軸方向において、ゲートトレンチ部４０の中央よりも第２メサ部６２側に設けられてよい。ゲート導電部４４の底部の端Ｂ２がゲートトレンチ部４０の中央よりも第２メサ部６２側に設けられるとは、図５ａにおいて、ゲート導電部４４のＹ軸方向の中心およびゲートトレンチ部４０の底部の端Ｂ１を通るｃ－ｃ'破線部よりも、ゲート導電部４４の底部の端Ｂ２を通るｄ－ｄ'破線部の方が、第２メサ部６２側に位置することをいう。ゲート導電部４４の底部の端Ｂ２が第２メサ部６２側に設けられることで、ゲートトレンチ部４０の底部に生じるＰ型反転層を、第１メサ部６０側よりも第２メサ部６２側に多く生じさせることができる。このため、第１メサ部６０において、当該Ｐ型反転層から正孔がエミッタ領域１２に引き抜かれることによるターンオン損失を抑制することができる。

図５ｂは、図５ａにおいて第２の段差４６－２が設けられる一例を示す図である。図５ｂに示すように、ゲート導電部４４の底部は、第１の段差４６－１のほか、第２メサ部６２に対向する側に第２の段差４６－２を有する。第２の段差４６－２は、Ｙ軸方向においてゲート導電部４４の表面から内部へ向かう方向に設けられる。図５ｂに示すように、第２の段差４６－２の幅Ｗ２は、第２の段差４６－２より上方のゲート導電部４４の表面から、第２の段差４６－２より下方のゲート導電部４４の表面までの距離である。本例においては、Ｗ１はＷ２よりも大きくてよい。Ｗ１をＷ２よりも大きくすることで、ゲートトレンチ部４０の底部に生じるＰ型反転層を、第１メサ部６０側よりも第２メサ部６２側に多く生じさせることができる。このため、第１メサ部６０において、当該Ｐ型反転層から正孔がエミッタ領域１２に引き抜かれることによるターンオン損失を抑制することができる。

第２の段差４６－２は、図５ｂの破線ｑおよび破線ｒに示すように、第１の段差４６－１と略同じ深さに設けられてよい。また、第２の段差４６－２は、図５ｂの破線ｒに示すように、第２メサ部６２の蓄積領域１６の下面と略同じ深さに設けられてよい。第１の段差４６－１および第２の段差４６－２が蓄積領域１６の下面と略同じ高さに設けられることで、ゲートトレンチ部４０の底部のＰ型反転層が、蓄積領域１６に生ずることを抑制することができる。

ゲート導電部４４の底部の端Ｂ２は、図５ａと同様に、Ｙ軸方向において、ゲートトレンチ部４０の中央よりも第２メサ部６２側に設けられてよい。ゲート導電部４４の底部の端Ｂ２が第２メサ部６２側に設けられることで、ゲートトレンチ部４０の底部に生じるＰ型反転層を、第１メサ部６０側よりも第２メサ部６２側に多く生じさせることができる。このため、第１メサ部６０において、当該Ｐ型反転層から正孔がエミッタ領域１２に引き抜かれることによるターンオン損失を抑制することができる。

図５ｃは、図１ｂにおける領域Ｓの拡大図である。図５ｃに示すように、ダイオード部８０のダミートレンチ部３０においても、図５ａおよび図５ｂと同様にダミー導電部３４に段差が設けられてよい。ダイオード部８０におけるダミートレンチ部３０のうち、図１ｂ、図２ｂおよび図３ｂに示す境界メサ部６４に隣接するダミートレンチ部３０には、境界メサ部６４に対向する側に、第１の段差４６－１と略同じ深さ且つ第１の段差４６－１の幅Ｗ１と同じ幅で、第３の段差４６－３が設けられてもよい。

ダイオード部８０におけるダミートレンチ部３０のうち、図１ｂ、図２ｂおよび図３ｂに示す境界メサ部６４に隣接するダミートレンチ部３０には、図５ｃに示すように、ダイオードメサ部６６に対向する側に、第２の段差４６－２と略同じ深さ且つ第２の段差４６－１の幅Ｗ２と同じ幅で、第４の段差４６－４が設けられてもよい。

ダイオード部８０におけるダミートレンチ部３０のうち、図１ｂ、図２ｂおよび図３ｂに示す境界メサ部６４に隣接する一方のダミートレンチ部３０と接続部分３１にて接続される他方のダミートレンチ部３０には、ダイオードメサ部６６と対向する側とＹ軸方向反対側に、第１の段差４６－１と略同じ深さ且つ第１の段差４６－１の幅Ｗ１と同じ幅で、第３の段差４６－３が設けられてもよい。

ダイオード部８０におけるダミートレンチ部３０のうち、図１ｂ、図２ｂおよび図３ｂに示す境界メサ部６４に隣接する一方のダミートレンチ部３０と接続部分３１にて接続される他方のダミートレンチ部３０には、ダイオードメサ部６６と対向する側に、第２の段差４６－２と略同じ深さ且つ第２の段差４６－２の幅Ｗ２と同じ幅で、第４の段差４６－４が設けられてもよい。中間領域１７は、図５ｃに示すように、第３の段差４６－３とダミートレンチ部３０の底部との間に、少なくとも一部が設けられてよい。

図５ｄは、第１の段差４６－１および第２の段差４６－２を有するゲート導電部４４の製造方法の一例を示す図である。工程（ａ）にてゲートトレンチを形成する。続いて、工程（ｂ）にて、当該ゲートトレンチの底部の端Ｂ１からＷｇｄｂの高さまで、ゲート絶縁膜４２を堆積する。続いて、工程（ｃ）にて、当該ゲート絶縁膜４２に、ｄ－ｄ'破線部を中心とする穴部４３を形成する。続いて、工程（ｄ）にて、当該穴部４３にゲート導電部４４として、ポリシリコン等の導電材料を充填する。続いて、工程（ｅ）にて、当該ゲート絶縁膜４２より上方のゲートトレンチの内壁を酸化または窒化して、ゲート絶縁膜４２を形成する。続いて、工程（ｆ）にて、ゲートトレンチにゲート導電部４４として、ポリシリコン等の導電材料を充填する。以上により、第１の段差４６－１および第２の段差４６－２が形成される。

図６は、図５ｂにおいて第１の段差４６－１および第２の段差４６－２を有さず、ゲート導電部４４がゲートトレンチのＹ軸方向中心に設けられる比較例を示す図である。比較例の半導体装置２００においては、ゲートトレンチ部４０の底部に段差を有しないため、ゲートトレンチ部４０の底部にＰ型反転層が生じ易い。また、ゲート導電部４４がゲートトレンチのＹ軸方向中心に設けられるため、第２メサ部６２におけるコレクタ電極２４とゲートトレンチ部４０との間の容量を、第１メサ部６０におけるコレクタ電極２４とゲートトレンチ部４０との間の容量よりも小さくすることができない。このため、図５ｂの半導体装置１００と比較して、ターンオン損失が大きい。

図７は、図５ａにおけるｅ－ｅ'断面およびｆ－ｆ'断面におけるドーピング濃度のプロファイルの一例を示す図である。図７から分かるように、第１メサ部６０のｅ－ｅ'断面のプロファイルは、第２メサ部６２の中間領域１７と同じ深さにおいて、ドーピング濃度のピークを有さない。第２メサ部６２のｆ－ｆ'断面のプロファイルは、中間領域１７においてドーピング濃度のピーク（Ｐ１）を有する。第２メサ部６２の中間領域１７にドーピング濃度のピーク（Ｐ１）を有することで、トランジスタ部７０の耐圧を大きくすることができる。なお、図７は、第２メサ部６２に蓄積領域１６を有する例で示しているが、第２メサ部６２は蓄積領域１６を有しなくてもよい。

中間領域１７のピークは、図７に示すように、図５ｂのＺ軸方向において第１の段差４６－１および第２の段差４６－２からゲートトレンチ部４０の底部の端Ｂ１までの間に存在してよい。中間領域１７のピークが、第１の段差４６－１および第２の段差４６－２からゲートトレンチ部４０の底部までの間に存在することにより、トランジスタ部７０の耐圧を大きくすることができる。

中間領域１７のピークは、図７に示すように、Ｚ軸方向において第１の段差４６－１および第２の段差４６－２からゲートトレンチ部４０の底部の端Ｂ１までの深さＷｇｄｂの１／２よりも下方に存在してよい。中間領域１７のピークが、第１の段差４６－１および第２の段差４６－２からゲートトレンチ部４０の底部までの深さＷｇｄｂの１／２よりも下方に存在することにより、トランジスタ部７０の耐圧をより大きくすることができる。

図８ａは、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図８ａの半導体装置１００は、図４ａの半導体装置１００において、第２メサ部６２の蓄積領域１６が、第１蓄積領域１６－１および第２蓄積領域１６－２を有する点で、図４ａの半導体装置１００と異なる。第２蓄積領域１６－２は、第１蓄積領域１６－１の下方且つ中間領域１７の上方に設けられてよい。第１蓄積領域１６－１のＺ軸方向の厚さは、第２蓄積領域１６－２のＺ軸方向の厚さと同じでもよく、異なっていてもよい。図８ａの例は、第１蓄積領域１６－１のＺ軸方向の厚さが、第２蓄積領域１６－２の厚さよりも大きい一例を示している。本例の半導体装置１００は、第２メサ部６２において、蓄積領域１６が第１蓄積領域１６－１および第２蓄積領域１６－２を有することで、図４ａの半導体装置１００よりも、正孔が下面２３側から上面２１側へ抜けることを抑制することができる。

図８ｂは、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図８ｂの半導体装置１００は、図８ａの半導体装置１００において、第１蓄積領域１６－１が第１の開口１９－１を有し、第２蓄積領域１６－２が第２の開口１９－２を有する点で、図８ａの半導体装置１００と異なる。第１の開口１９－１および第２の開口１９－２は、図８ｂに示すように、Ｙ軸方向において異なった位置に設けられる。第１蓄積領域１６－１および第２蓄積領域１６－２は、ゲートトレンチ部４０に接して設けられてよく、離れて設けられてもよい。また、開口１９－１および開口１９－２は、それぞれ第１蓄積領域１６－１および第２蓄積領域１６－２に複数設けられてもよい。図８ｂは、第１蓄積領域１６－１および第２蓄積領域１６－２がゲートトレンチ部４０に接して設けられ、それぞれ第１の開口１９－１および第２の開口１９－２を一つずつ有する一例を示している。第１の開口１９－１と第２の開口１９－２の位置がＹ軸方向において異なることで、下面２３側から上面２１側に移動する正孔は、必ず蓄積領域１６を通過する。このため、正孔が下面２３側から上面２１側へ抜けることを抑制することができる。また、第１の開口１９－１および第２の開口１９－２が設けられることで、空乏層がコンタクトホール５４から広がる。このため、トランジスタ部７０の耐圧を大きくすることができる。

図８ｃは、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図８ｃの半導体装置１００は、図８ａの半導体装置１００において、深さ方向に第１メサ部６０に蓄積領域１６－１および蓄積領域１６－２を有し、第２メサ部６２に蓄積領域１６－１、蓄積領域１６－２および蓄積領域１６－３を有する点で、図８ａの半導体装置１００と異なる。即ち、第１メサ部６０には２個の蓄積領域が設けられ、第２メサ部６２には３個の蓄積領域が設けられる。第２メサ部６２に第１メサ部６０よりも多い蓄積領域１６－３を有することで、第１メサ部６０よりも第２メサ部６２の方が、正孔の下面２３側から上面２１側への抜けを抑制することができる。このため、第１メサ部６０において、正孔がエミッタ領域１２に引き抜かれることによるターンオン損失を抑制することができる。

蓄積領域１６の個数は、第１メサ部６０の蓄積領域１６の個数をＮ個、第２メサ部６２の蓄積領域１６の個数をＭ個とすると、Ｎ＜Ｍであればよい。図８ｃは、Ｎ＝２およびＭ＝３の場合の一例である。

図９は、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図９の半導体装置１００は、図４ａの半導体装置１００において、中間領域１７がコンタクト領域１５の下方に、コンタクト領域１５と接して設けられる点で、図４ａの半導体装置１００と異なる。また、図９の半導体装置１００は、図４ａにおいて、第２メサ部６２に蓄積領域１６が設けられない点で、図４ａの半導体装置１００と異なる。

図１０は、図９のｇ－ｇ'断面におけるドーピング濃度のプロファイルの一例を示す図である。図１０に示すように、第２メサ部６２のｇ－ｇ'断面のプロファイルは、コンタクト領域１５から中間領域１７にわたり、ドーピング濃度が連続的に変化する。ドーピング濃度が連続的に変化するとは、図１０のｈ－ｈ'線で示すコンタクト領域１５から中間領域１７への境界において、ドーピング濃度が、コンタクト領域１５から中間領域１７にわたり滑らかに変化することをいう。図１０は、コンタクト領域１５のドーピング濃度が、深さ方向に単調に減少する一例を示しているが、コンタクト領域１５にドーピング濃度のピークを有してもよい。

中間領域１７においては、図７の例と同様にドーピング濃度のピーク（Ｐ２）を有してよい。また、中間領域１７のピーク（Ｐ２）は、Ｚ軸方向において第１の段差４６－１および第２の段差４６－２からゲートトレンチ部４０の底部の端Ｂ１までの間に存在してよい。また、中間領域１７のピークは、Ｚ軸方向において第１の段差４６－１および第２の段差４６－２からゲートトレンチ部４０の底部の端Ｂ１までの深さＷｇｄｂの１／２よりも下方に存在してよい。本例においては、第２メサ部６２が第２導電型のコンタクト領域１５および中間領域１７で形成されるため、図４ａの例よりも空乏層がコンタクトホール５４からより広がる。このため、図４ａの半導体装置１００よりもトランジスタ部７０の耐圧を大きくすることができる。なお、また、中間領域１７において、図１０に示すピーク（Ｐ２）以外のピークを有してもよい。

図１１は、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図１１の半導体装置１００は、図４ａの半導体装置１００において、第２メサ部６２の上方にコンタクトホール５４が複数設けられる点で、図４ａの半導体装置１００と異なる。コンタクトホール５４は、層間絶縁膜３８に形成される。第２メサ部６２にコンタクトホール５４が複数設けられることにより、図４ａの半導体装置１００よりも空乏層がコンタクトホール５４からより広がる。このため、図４ａの半導体装置１００よりもトランジスタ部７０の耐圧を大きくすることができる。

図１２は、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図１２の半導体装置１００は、図４ａの半導体装置１００において、中間領域１７がゲートトレンチ部４０の底部まで形成されない点で、図４ａの半導体装置１００と異なる。本例においては、中間領域１７はゲートトレンチ部４０の側面（ＸＺ面）のみに形成される。本例においては、中間領域１７が図４ａの半導体装置１００よりも浅く形成されているため、図４ａの半導体装置１００ほどトランジスタ部７０の耐圧を得ることができない。しかし、第２メサ部６２の蓄積領域１６の下方に中間領域１７が設けられない場合よりも、トランジスタ部７０の耐圧を向上させることができる。

図１３は、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図１３の半導体装置１００は、図８ａの半導体装置１００において、中間領域１７がゲートトレンチ部４０の底部まで形成されない点で、図８ａの半導体装置１００と異なる。本例においては、中間領域１７はゲートトレンチ部４０の側面（ＸＺ面）のみに形成される。本例においては、中間領域１７が図８ａの半導体装置１００よりも浅いため、図８ａの半導体装置１００ほどトランジスタ部７０の耐圧を得ることができない。しかし、第２メサ部６２の蓄積領域１６の下方に中間領域１７が設けられない場合よりも、トランジスタ部７０の耐圧を向上させることができる。

図１４は、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図１４の半導体装置１００は、図９の半導体装置１００において、中間領域１７がゲートトレンチ部４０の底部まで形成されない点で、図９の半導体装置１００と異なる。本例においては、中間領域１７はゲートトレンチ部４０の側面（ＸＺ面）のみに形成される。本例においては、中間領域１７が図９の半導体装置１００よりも浅いため、図９の半導体装置１００ほどトランジスタ部７０の耐圧を得ることができない。しかし、第２メサ部６２の蓄積領域１６の下方に中間領域１７が設けられない場合よりも、トランジスタ部７０の耐圧を向上させることができる。

図１５は、図１ａにおけるｂ－ｂ'断面の他の一例を示す図である。図１５の半導体装置１００は、図１１の半導体装置１００において、中間領域１７がゲートトレンチ部４０の底部まで形成されない点で、図１１の半導体装置１００と異なる。本例においては、中間領域１７はゲートトレンチ部４０の側面（ＸＺ面）のみに形成される。本例においては、中間領域１７が図１１の半導体装置１００よりも浅いため、図１１の半導体装置１００ほどトランジスタ部７０の耐圧を得ることができない。しかし、第２メサ部６２の蓄積領域１６の下方に中間領域１７が設けられない場合よりも、トランジスタ部７０の耐圧を向上させることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１６－１・・・第１蓄積領域、１６－２・・・第２蓄積領域、１６－３・・・第３蓄積領域、１７・・・中間領域、１８・・・ドリフト領域、１９・・・開口、１９－１、第１の開口、１９－２・・・第２の開口、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４３・・・穴部、４４・・・ゲート導電部、４６－１・・・第１の段差、４６－２・・・第２の段差、４６－３・・・第３の段差、４６－４・・・第４の段差、４８・・・ゲート配線、４９・・・コンタクトホール、５０・・・ゲート電極、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６０・・・第１メサ部、６２・・・第２メサ部、６４・・・境界メサ部、６６・・・ダイオードメサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、８４・・・フローティング領域、９０・・・境界部、１００・・・半導体装置、２００・・・半導体装置

Claims (27)

1. 第１導電型のドリフト領域を有する半導体基板と、
   前記半導体基板の上面から前記ドリフト領域まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して配置されたトレンチ部と、
   前記半導体基板において、前記延伸方向に垂直な方向の一方に、前記トレンチ部と隣接して設けられた第１メサ部と、
   前記半導体基板において、前記延伸方向に垂直な方向の他方に、前記トレンチ部と隣接して設けられた第２メサ部と、
   前記第１メサ部において、前記ドリフト領域の上方に前記トレンチ部に隣接して設けられた第２導電型のベース領域と、
   前記第１メサ部において、前記ベース領域と前記半導体基板の上面との間に前記トレンチ部と隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
   前記第２メサ部において、前記ドリフト領域の上方に前記トレンチ部に隣接して設けられた第２導電型の中間領域と、
   前記第２メサ部の上面において、前記中間領域の上方に設けられた第２導電型のコンタクト領域と、
   を備え、
   前記トレンチ部は、トレンチと、前記トレンチの内壁を覆って形成された絶縁膜と、前記トレンチの内部において前記絶縁膜よりも内側に形成された導電部と、を有し、
   前記導電部の底部は、前記第１メサ部に対向する側に第１の段差を有し、
   前記導電部の底部は、前記第２メサ部に対向する側に、前記延伸方向に垂直な方向における幅が前記第１の段差よりも小さい第２の段差を有し、または第２の段差を有さず、
   前記中間領域は、前記半導体基板の深さ方向において、前記第１の段差と前記トレンチ部の底部との間に、少なくとも一部が設けられる、
   半導体装置。
2. 前記第１メサ部は、前記ドリフト領域と前記ベース領域との間において前記トレンチ部に隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を有する
   請求項１に記載の半導体装置。
3. 前記トレンチ部は、ゲートトレンチと、前記ゲートトレンチの内壁を覆って形成されたゲート絶縁膜と、前記ゲートトレンチの内部において前記ゲート絶縁膜よりも内側に形成されたゲート導電部とを有するゲートトレンチ部である
   請求項２に記載の半導体装置。
4. 前記ゲート導電部の前記底部の端は、前記延伸方向に垂直な方向において、前記ゲートトレンチ部の中央よりも前記第２メサ部側に設けられる、請求項３に記載の半導体装置。
5. 前記第１の段差よりも上方において、前記第１メサ部に対向する側の前記ゲート絶縁膜の厚さが、前記第２メサ部に対向する側の前記ゲート絶縁膜の厚さと異なる、請求項３または４に記載の半導体装置。
6. 前記第２メサ部に対向する側の前記ゲート絶縁膜の厚さが、前記第１メサ部側に対向する側の前記ゲート絶縁膜の厚さよりも大きい、請求項５に記載の半導体装置。
7. 前記中間領域は、前記ゲートトレンチ部の底部の少なくとも一部を覆う、請求項３から６のいずれか一項に記載の半導体装置。
8. 前記第２メサ部において、前記中間領域の上方且つ前記コンタクト領域の下方に、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域が設けられる、請求項３から７のいずれか一項に記載の半導体装置。
9. 前記第２メサ部において、前記蓄積領域が前記ゲートトレンチ部と接して設けられる、請求項８に記載の半導体装置。
10. 前記第２メサ部において、前記蓄積領域が前記ゲートトレンチ部と離間して設けられる、請求項８に記載の半導体装置。
11. 前記第２メサ部において、前記蓄積領域に開口が設けられる、請求項９または１０に記載の半導体装置。
12. 前記第２メサ部において、前記蓄積領域が、第１蓄積領域と、前記第１蓄積領域の下方且つ前記中間領域の上方に設けられた第２蓄積領域と、を有する、請求項８に記載の半導体装置。
13. 前記第２メサ部において、
    前記第１蓄積領域は第１の開口を有し、
    前記第２蓄積領域は第２の開口を有し、
    前記延伸方向に垂直な方向において、前記第１の開口と前記第２の開口の位置が異なる、
    請求項１２に記載の半導体装置。
14. 前記第１メサ部において、前記蓄積領域が前記深さ方向にＮ個の蓄積領域を有し、
    前記第２メサ部において、前記蓄積領域が前記深さ方向にＭ個の蓄積領域を有し、
    Ｎ＜Ｍである、請求項８に記載の半導体装置。
15. 前記中間領域は、前記コンタクト領域の下方に前記コンタクト領域と接して設けられ、前記コンタクト領域から前記中間領域にわたり、ドーピング濃度が連続的に変化する、請求項３から７のいずれか一項に記載の半導体装置。
16. 前記中間領域は、前記深さ方向にドーピング濃度のピークを有する、請求項３から１５のいずれか一項に記載の半導体装置。
17. 前記中間領域の前記ピークが、前記深さ方向において、前記第１の段差から前記ゲートトレンチ部の前記底部の端までの間に存在する、請求項１６に記載の半導体装置。
18. 前記中間領域の前記ピークが、前記深さ方向において、前記第１の段差から前記ゲートトレンチ部の前記底部の端までの深さの１／２よりも下方に存在する、請求項１６に記載の半導体装置。
19. 複数の前記ゲートトレンチ部が、前記第２メサ部を介して隣り合って設けられ、
    隣り合う複数の前記ゲートトレンチ部の間にダミートレンチ部が設けられない、
    請求項３から１８のいずれか一項に記載の半導体装置。
20. 前記第２メサ部の前記延伸方向に垂直な方向の幅が、前記第１メサ部の前記延伸方向に垂直な方向の幅よりも大きい、請求項３から１９のいずれか一項に記載の半導体装置。
21. 前記第１メサ部の前記幅は、前記半導体基板の上面から前記ゲートトレンチ部の底部の端までの深さより小さい、請求項２０に記載の半導体装置。
22. 前記半導体基板の上面に形成された層間絶縁膜をさらに備え、前記層間絶縁膜はコンタクトホールを有し、前記第２メサ部の上方に前記コンタクトホールが複数設けられる、請求項３から２１のいずれか一項に記載の半導体装置。
23. 前記コンタクト領域および前記中間領域のドーピング濃度は、前記ベース領域のドーピング濃度よりも高い、請求項３から２２のいずれか一項に記載の半導体装置。
24. 前記コンタクト領域のドーピング濃度は、前記ベース領域のドーピング濃度と等しい、請求項３から２２のいずれか一項に記載の半導体装置。
25. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面から前記ドリフト領域まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して配置されたダミートレンチ部と、
    前記半導体基板において、前記延伸方向に垂直な方向に、前記ダミートレンチ部と隣接して設けられたダイオードメサ部と、
    前記ダイオードメサ部において、前記ドリフト領域の上方に前記ダミートレンチ部に隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記ダイオードメサ部において、前記蓄積領域の上方に前記ダミートレンチ部に隣接して設けられた第２導電型のベース領域と、
    前記ダイオードメサ部において、前記ベース領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記ダイオードメサ部において、前記ベース領域と前記半導体基板の上面との間に設けられた第２導電型のコンタクト領域と、
    前記ダイオードメサ部において、前記ドリフト領域の上方に前記ダミートレンチ部に隣接して設けられた第２導電型の中間領域と、
    を備え、
    前記ダミートレンチ部は、ダミートレンチと、前記ダミートレンチの内壁を覆って形成されたダミー絶縁膜と、前記ダミートレンチの内部において前記ダミー絶縁膜よりも内側に形成されたダミー導電部と、を有し、
    前記ダミー導電部の底部は、前記ダイオードメサ部と反対側に第３の段差を有し、
    前記ダミー導電部の底部は、前記ダイオードメサ部に対向する側に、前記延伸方向に垂直な方向における幅が前記第３の段差よりも小さい第４の段差を有し、または第４の段差を有さず、
    前記中間領域は、前記半導体基板の深さ方向において、前記第３の段差と前記ダミートレンチ部の底部との間に、少なくとも一部が設けられる、
    半導体装置。
26. 前記エミッタ領域および前記コンタクト領域の境界が、前記延伸方向と平行である、請求項２５に記載の半導体装置。
27. 前記エミッタ領域および前記コンタクト領域の境界が、前記延伸方向と直交する、請求項２５に記載の半導体装置。

Images