JP2006303287A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2006303287A
JP2006303287A JP2005124743A JP2005124743A JP2006303287A JP 2006303287 A JP2006303287 A JP 2006303287A JP 2005124743 A JP2005124743 A JP 2005124743A JP 2005124743 A JP2005124743 A JP 2005124743A JP 2006303287 A JP2006303287 A JP 2006303287A
Authority
JP
Japan
Prior art keywords
base layer
type base
conductivity type
layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005124743A
Other languages
English (en)
Inventor
Hideaki Ninomiya
宮 英 彰 二
Masanobu Tsuchiya
谷 政 信 土
Satoshi Teramae
前 智 寺
Shoichi Yamaguchi
口 正 一 山
Koichi Sugiyama
山 公 一 杉
Satoshi Urano
野 聡 浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005124743A priority Critical patent/JP2006303287A/ja
Priority to US11/384,260 priority patent/US20060237786A1/en
Publication of JP2006303287A publication Critical patent/JP2006303287A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 耐圧を向上させるとともに、コレクタ−ゲート間容量Ｃｇｃを低減してスイッチング速度を高速化することが可能な電力用半導体装置を提供する。
【解決手段】 電力用半導体装置１は、ｎ型ベース層２と、このｎ型ベース層２の上に選択的に設けられたｐ型ベース層３と、このｎ型ベース層２上のダミー領域に設けられた絶縁層４と、トレンチ１０の内面に設けられたゲート絶縁膜６と、このゲート絶縁膜６に接してｐ型ベース層３表面に選択的に設けられたｎ型ソース層５と、このトレンチ１０内に設けられ、ゲート絶縁膜６によりｎ型ベース層２、ｐ型ベース層３、およびｎ型ソース層５から絶縁されたゲート電極７と、ｎ型ソース層５およびｐ型ベース層３と電気的に接続されたエミッタ電極８と、絶縁層４の底部に設けられたフローティング層９と、を備えている。
【選択図】 図１

Description

本発明は、例えば、縦型ＩＧＢＴ、横型ＩＧＢＴ等のＭＯＳ型の電力用半導体装置に関する。
近年、６００Ｖ以上の耐圧を有する電力用半導体装置として、トレンチゲート構造を持つ縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が広く用いられている。従来のトレンチ構造の縦型ＩＧＢＴは、ｎ型ベース層と、このｎ型ベース層上に選択的に設けられたｐ型ベース層と、このｐ型ベース層とトレンチで隔てられたｎ型ベース層上のダミー領域に設けられたｐ型フローティング層と、トレンチ内部にゲート絶縁膜を介して設けられたゲート電極と、ｐ型ベース層表面にゲート絶縁膜に接して選択的に設けられたｎ型ソース層と、ｐ型ベース層表面に選択的に設けられたｐ型コンタクト層と、ｎ型ソース層およびｐ型ベース層と電気的に接続されたエミッタ電極と、を備えている。
このトレンチ構造の縦型ＩＧＢＴの動作は以下の通りである。まず、ゲート電極にエミッタ電極に対して正のバイアスが印加されると、ｐ型ベース層の絶縁膜表面に反転層が形成され、電子がｎ型ベース層に注入される。このため、コレクタ側から正孔がｎ型ベース層に注入され、ＩＧＢＴがオン状態となる。そして、注入された正孔は、ｎ型ベース層を走行しｐ型ベース層に流れ込むこととなる。この時、ｐ型フローティング層のような正孔が流れない領域が形成されていると、ｎ型ベース層のエミッタ電極側に正孔が蓄積され、電子の注入が促進されることが報告されている。この電子注入促進効果は、トレンチで挟まれたｐ型ベース層の直下のｎ型ベース層での正孔に対する抵抗成分が大きいほど高くなるものである（例えば、非特許文献１参照）。
しかし、既述のトレンチＭＯＳゲート型ＩＧＢＴでは、ｐ型フローティング層とゲート電極との間に生じるコレクタ−ゲート間容量Ｃｇｃが、通常のＩＧＢＴよりも増加する。これにより、ＩＧＢＴのスイッチング時のコレクタ−ゲート間容量Ｃｇｃの充放電時間が増加することとなり、トレンチＭＯＳゲート型ＩＧＢＴのスイッチング速度が低下し、さらにはゲート駆動回路の電流容量を低減できないという問題があった。
M. Kitagawa et al、"サイリスタに類似したモードにおける4500V注入促進型絶縁ゲートバイポーラトランジスタの動作（A 4500V Injection Enhanced Insulated Gate Bipolar Transistor(IEGT) Operating in a Mode Similar to a Thyristor）"、電気・電子技術者協会国際電子デバイス会議技術的摘要（IEEE IEDM Technical Digest）、（米国）、1993年、ｐ．679-682
本発明は、上記課題を解決するものであり、トレンチＭＯＳゲート構造の電力用半導体装置の耐圧を向上させるとともに、コレクタ−ゲート間容量Ｃｇｃを低減してスイッチング速度を高速化させることが可能な電力用半導体装置を提供することを目的とする。
本発明の一態様に係る電力用半導体装置は、第１導電型ベース層と、前記第１導電型ベース層上に選択的に設けられた第２導電型ベース層と、前記第１導電型ベース層上の前記第２導電型ベース層が設けられていない領域に選択的に設けられた絶縁層と、前記第２導電型ベース層と前記絶縁層との間に、これらを分離し前記第２導電型ベース層の表面から前記第１導電型ベース層に達するようにトレンチが形成されており、前記トレンチの内面に設けられたゲート絶縁膜と、前記第２導電型ベース層表面に、前記ゲート絶縁膜に接して選択的に設けられた第１導電型ソース層と、前記トレンチ内に設けられ、前記ゲート絶縁膜により前記第１導電型ベース層、前記第２導電型ベース層、および前記第１導電型ソース層から絶縁されたゲート電極と、前記第１導電型ソース層および前記第２導電型ベース層と電気的に接続された主電極と、前記絶縁層の底部に設けられた第１導電型または第２導電型のフローティング層と、を備えることを特徴とする。
また、もう１つの態様は、第１導電型ベース層と、前記第１導電型ベース層上に選択的に設けられた第２導電型ベース層と、前記第１導電型ベース層上の前記第２導電型ベース層が設けられていない領域に選択的に設けられた絶縁層と、前記第２導電型ベース層と前記絶縁層との間に、これらを分離し前記第２導電型ベース層の表面から前記第１導電型ベース層に達するように第１のトレンチが形成されており、前記第１のトレンチの内面に設けられたゲート絶縁膜と、前記第２導電型ベース層表面に、前記第１のゲート絶縁膜に接して選択的に設けられた第１導電型ソース層と、前記第１のトレンチ内に設けられ、前記ゲート絶縁膜により前記第１導電型ベース層、前記第２導電型ベース層、および前記第１導電型ソース層から絶縁されたゲート電極と、前記第１導電型ソース層および前記第２導電型ベース層と電気的に接続された主電極と、前記絶縁層表面から前記第１導電型ベース層に到達しないように前記絶縁層に第２のトレンチが形成されており、この第２のトレンチ内に設けられ、前記絶縁層の電位を維持するための電極と、備えることを特徴とする。
さらに、もう１つの態様は、第１導電型ベース層と、前記第１導電型ベース層上に選択的に設けられた第２導電型ベース層と、前記第１導電型ベース層上の前記第２導電型ベース層が設けられていない領域に選択的に設けられた第２導電型ダミー層と、前記第２導電型ベース層と前記第２導電型ダミー層との間に、これらを分離し前記第２導電型ベース層の表面から前記第１導電型ベース層に達するようにトレンチが形成されており、前記トレンチの内面に設けられたゲート絶縁膜と、前記第２導電型ベース層表面に、前記ゲート絶縁膜に接して選択的に設けられた第１導電型ソース層と、前記トレンチ内に設けられ、前記ゲート絶縁膜により前記第１導電型ベース層、前記第２導電型ベース層、および前記第１導電型ソース層から絶縁されたゲート電極と、前記第１導電型ソース層および前記第２導電型ベース層と電気的に接続された主電極と、を備え、前記トレンチの前記第２導電型ダミー層側の側壁部および前記トレンチの底部の前記ゲート絶縁膜の膜厚が、前記第２導電型ベース層のチャネル部に面した前記ゲート絶縁膜の膜厚よりも厚いことを特徴とする。
本発明の一態様によれば、トレンチＭＯＳゲート構造を有する電力用半導体装置の耐圧を向上させるとともに、コレクタ−ゲート間容量Ｃｇｃを低減してスイッチング速度の高速化を図ることができる。
本発明に係る各実施例について以下説明する。
本実施例は、電力用半導体装置の表面のエミッタ電極の接続されていない領域に絶縁層を設けるとともに、この絶縁層の底部にｎ型またはｐ型のフローティング層を設けている点で既述の従来技術と異なるものである。
以下、本発明の実施例について図面を用いて詳細に説明する。なお、以下の実施例ではトレンチゲート構造を用いているが、本発明は縦型トレンチＩＧＢＴ、横型トレンチＩＧＢＴ等のトレンチＭＯＳゲート構造を持つ電力用半導体装置であれば適用が可能であるのは勿論である。また、以下の実施例では第1導電型をｎ型、第２導電型をｐ型とした場合について説明しているが、極性を逆にした場合でも同様の作用効果を奏するものである。
図１は、本発明の実施例１に係る電力用半導体装置のトレンチＭＯＳゲート構造の断面図である。
図１において、電力用半導体装置１は、ｎ型（第１導電型）ベース層２と、このｎ型ベース層２の上に選択的に設けられたｐ型（第２導電型）ベース層３と、このｎ型ベース層２上のｐ型ベース層３が設けられていない領域（ダミー領域）に選択的に設けられた絶縁層４と、を備えている。さらに、電力用半導体装置１には、この絶縁層４とｐ型ベース層３との間に、これらを分離しｐ型ベース層３の表面からｎ型ベース層２に達するようにトレンチ１０が形成されている。さらに、電力用半導体装置１は、トレンチ１０の内面に設けられたゲート絶縁膜６と、このゲート絶縁膜６に接してｐ型ベース層３表面に選択的に設けられたｎ型ソース層５と、を備えている。さらに、電力用半導体装置１は、トレンチ１０内に設けられ、ゲート絶縁膜６によりｎ型ベース層２、ｐ型ベース層３、およびｎ型ソース層５から絶縁されたゲート電極７と、ｎ型ソース層５およびｐ型ベース層３と電気的に接続された主電極であるエミッタ電極８と、絶縁層４の底部に設けられたｎ型ベース層２よりも高い濃度のｎ型またはｐ型のフローティング層９と、を備えている。
ここで、ゲート絶縁膜６側面の絶縁層４が設けられた部分には、容量が形成されないので、その分コレクタ−ゲート間容量Ｃｇｃが低減されるようになっている。また、絶縁層４の深さが、トレンチ１０の深さよりも深く形成されているので、絶縁層４側のゲート電極７のエッジ部分における電界の集中が抑制されて、さらにコレクタ−ゲート間容量Ｃｇｃが低減されるようになっている。
また、フローティング層９が絶縁層４の底部に絶縁層４を覆うように設けられているので、電力用半導体装置１の耐圧が向上されるようになっている。フローティング層９は、耐圧の向上を主眼とする場合には、ｐ型を選択し、電子注入促進効果の向上を主眼とする場合は、ｎ型を選択するとよい。
なお、ゲート絶縁膜６および絶縁膜４上には、エミッタ電極（図示せず）等が設けられるようになっている。また、例えば、縦型トレンチＩＧＢＴを構成する場合には、ｎ型ベース層２の下にはｐ型エミッタ層（図示せず）を介してコレクタ電極（図示せず）が設けられるようになっている。また、電力用半導体装置１がスイッチングするために、ゲート電極７は、ＭＯＳ構造のチャネル部に面するように、すなわち、ｎ型ソース層５からｎ型ベース層２に渡る深さでトレンチ１０内に形成されている。
また、ｎ型ベース層２、ｐ型ベース層３、ｎ型ソース層５、フローティング層９には、例えば、ドープトシリコンが用いられる。絶縁層４、ゲート絶縁膜６には、例えば、シリコン酸化膜等が用いられる。ゲート電極７、エミッタ電極８には、例えば、ドープトポリシリコン等が用いられる。
次に、電力用半導体装置１の動作について説明する。まず、ゲート電極７にエミッタ電極８に対して正のバイアスが印加される。これにより、ｐ型ベース層３の絶縁膜６表面に反転層が形成され、電子がｎ型ベース層２に注入される。このため、コレクタ電極側から正孔がｎ型ベース層２に注入され、電力用半導体装置１がオン状態となる。ここで、コレクタ−ゲート間容量Ｃｇｃが低減されているので、電力用半導体装置１がオン状態になるまでの時間は、既述の従来と比較して短くなる。そして、注入された正孔は、ｎ型ベース層２を走行しｐ型ベース層３に流れ込むこととなるが、ダミー領域には正孔が流れないため、ｎ型ベース層２のエミッタ電極８側に正孔が蓄積されて電子の注入が促進され、従来と同様の電子注入促進効果が奏される。
以上のように、本実施例に係る電力用半導体装置によれば、ダミー領域に絶縁層が設けられているとともに、この絶縁層の底部にｎ型またはｐ型のフローティング層が設けられているので、耐圧を向上させるとともに、コレクタ−ゲート間容量Ｃｇｃを低減してスイッチング速度の高速化を図ることができる。
既述のように実施例１では、絶縁層およびこの絶縁層の底部にフローティング層を設けたが、本実施例では、絶縁層の内部に絶縁層底部の電位を維持し電界を安定させる電極を設けて電力用半導体装置の耐圧を向上させつつ、コレクタ−ゲート間容量Ｃｇｃを低減させる構成について述べる。
図２は、本発明の請求項３の実施形態に係る縦型トレンチＭＯＳゲート構造の断面図である。電力用半導体装置１ａは、ｎ型ベース層２と、このｎ型ベース層２上に選択的に設けられたｐ型ベース層３と、ｎ型ベース層２上のｐ型ベース層３が設けられていない領域に選択的に設けられた絶縁層４ａと、を備えている。さらに、電力用半導体装置１には、ｐ型ベース層３と絶縁層４ａとの間に、これらを分離しｐ型ベース層３の表面からｎ型ベース層２に達するように第１のトレンチ１０が形成されている。さらに、電力用半導体装置１は、この第１のトレンチ１０の内面に設けられたゲート絶縁膜６と、ｐ型ベース層３の表面に、このゲート絶縁膜６に接して選択的に設けられたｎ型ソース層５と、を備えている。さらに、電力用半導体装置１は、トレンチ１０内に設けられ、ゲート絶縁膜６によりｎ型ベース層２、ｐ型ベース層３、およびｎ型ソース層５から絶縁されたゲート電極７と、ｎ型ソース層５およびｐ型ベース層３と電気的に接続された主電極であるエミッタ電極８と、絶縁層４ａ表面からｎ型ベース層２に到達しないように、絶縁層４ａに第２のトレンチ１０ａが形成されており、この第２のトレンチ１０ａ内に設けられ、絶縁層４ａの電位を維持するための電極８ａと、を備えている。
ここで、図に示すように、絶縁層４ａには、複数の第２のトレンチ１０ａに埋め込まれた電極８ａが設けられているが、これらの電極８ａとエミッタ電極８とは素子表面等で電気的に接続されており、絶縁層４ａの電位はエミッタ電極８の電位に維持されるようになっている。これにより、絶縁層４ａ底部の電界が安定し、電力用半導体装置１ａの耐圧が向上するとともに、実施例１と同様の電子注入促進効果が奏されるようになっている。
また、絶縁層４ａは、第２のトレンチ１０ａの底部の膜厚がゲート絶縁膜６の膜厚（特に、ＭＯＳ構造のチャネル部に面した部分）より厚くなっており、出力容量Ｃｅｃの増加を抑制するようになっている。
また、実施例１と同様に、ゲート絶縁膜６側面の絶縁層４ａが設けられた部分には、コレクタ−ゲート間容量が形成されないので、その分コレクタ−ゲート間容量Ｃｇｃが低減されるようになっている。
また、絶縁層４をトレンチ１０の深さよりも深く形成することにより、電極８ａを深く形成することができ、絶縁層４ａ側のゲート電極７のエッジ部分における電界の集中を更に抑制し、コレクタ−ゲート間容量Ｃｇｃを更に低減できるのは勿論である。
以上のように、本実施例に係る電力用半導体装置によれば、ダミー領域に絶縁層を設け、この絶縁層の内部に絶縁層底部の電位を維持させるエミッタ電極に接続された電極を設けたので、耐圧を向上させるとともに、コレクタ−ゲート間容量Ｃｇｃを低減してスイッチング速度の高速化を図ることができる。
既述のように実施例２では、絶縁層の内部に絶縁層底部の電位を維持させるエミッタ電極を設けたが、本実施例では、このエミッタ電極の代わりにゲート電極を用いた構成について述べる。
図３は、本発明の実施例３に係る電力用半導体装置のトレンチＭＯＳゲート構造を示す断面図である。電力用半導体装置１ｂは、絶縁層４ａの電位を維持するための電極として第２のトレンチ１０ａ内に設けられた電極７ａを備えている。なお、他の構成は、図２に示す実施例２と同様である。
ここで、図に示すように、複数の電極７ａが絶縁層４ａに設けられているが、これらのゲート電極７と電極７ａとは素子表面等で電気的に接続されており、絶縁層４ａの電位はゲート電極７の電位に維持されるようになっている。これにより、実施例２と同様に、電力用半導体装置１ａの耐圧が向上するようになっている。さらに、この接続によりゲート電極７の配線抵抗が低減され、電力用半導体装置１ｂの制御性が向上する。
また、絶縁層４ａは、第２のトレンチ１０ａの底部の膜厚がゲート絶縁膜６の膜厚より厚くなっており、コレクタ−ゲート間容量Ｃｇｃの増加を抑制するようになっている。
また、絶縁層４をトレンチ１０の深さよりも深く形成することにより、電極８ａを深く形成することができ、絶縁層４ａ側のゲート電極７のエッジ部分における電界の集中を更に抑制し、コレクタ−ゲート間容量Ｃｇｃを更に低減できるのは勿論である。
以上のように、本実施例に係る電力用半導体装置によれば、絶縁層の内部に絶縁層底部の電位を維持させるゲート電極を設けたので、耐圧および制御性を向上させるとともに、コレクタ−ゲート間容量Ｃｇｃを低減してスイッチング速度の高速化を図ることができる。
これまでの実施例では、コレクタ−ゲート間容量Ｃｇｃを低減させるために絶縁層を設けたが、本実施例では、ゲート絶縁膜の厚みを部分的に変更することにより、コレクタ−ゲート間容量Ｃｇｃを低減させる構成について述べる。
図４は、本発明の実施例４に係る電力用半導体装置のトレンチＭＯＳゲート構造を示す断面図である。電力用半導体装置１ｃは、ｎ型ベース層２上のｐ型ベース層３が設けられていない領域に選択的に設けられたｐ型ダミー層１１と、ｐ型ベース層３とこのｐ型ダミー層１１との間に、これらを分離しｐ型ベース層３の表面からｎ型ベース層２に達するようにトレンチ１０が形成されており、このトレンチ１０の内面に設けられ、膜厚が部分的に異なるゲート絶縁膜６ａ、６ｂと、を備えている。なお、他の構成は、図１に示す実施例１と同様である。
ここで、ｐ型ダミー層１１およびトレンチ１０底部に隣接するゲート絶縁膜６ｂの膜厚が、ｐ型ベース層３に隣接する（すなわち、ＭＯＳ構造のチャネル部に面する）ゲート絶縁膜６ａの膜厚よりも厚くなっている。これにより、従来技術のようにゲート絶縁膜を一様に形成する場合と比較して、ゲート絶縁膜６ｂの表面における容量の生成が抑制されるので、その分コレクタ−ゲート間容量Ｃｇｃが低減されるようになっている。また、ゲート絶縁膜６ａの膜厚は所望の膜厚を選択することにより、スイッチング特性を制御することができる。また、ｐ型ダミー層１１の深さが、トレンチ１０の深さよりも深く形成されているため、電力用半導体装置１ｃの十分な耐圧が得られるようになっている。
以上のように、本実施例に係る電力用半導体装置によれば、ｐ型ダミー層側およびトレンチ底部のゲート絶縁膜を厚くするとともに、ｐ型ダミー層の深さをトレンチの深さよりも深くするので、耐圧を向上させるとともに、コレクタ−ゲート間容量Ｃｇｃを低減してスイッチング速度の高速化を図ることができる。
既述のように実施例３では、絶縁層の内部に絶縁層底部の電位を維持させるゲート電極を設けたが、本実施例では、電力用半導体装置の制御性を向上させるゲート電極の他の構成について述べる。
図５は、本発明の実施例５に係る電力用半導体装置のトレンチＭＯＳゲート構造の要部を説明するための平面図である。なお、説明のため、ｎ型ソース層、エミッタ電極、ゲート電極については省略している。
図に示すように、第２のトレンチ１０ｃは、第１のトレンチ１０ｂに連通しており、この連通部１３で第１のトレンチ１０ｂ内のゲート電極と第２のトレンチ１０ｃ内のゲート電極とが電気的に接続されるようになっている。なお、素子表面上等でこれらのゲート電極がさらに電気的に接続されていてもよい。電力用半導体装置１ｄのダミー領域は、ｎ型ベース層上にｐ型ベース層を形成した後、エッチングにより第１のトレンチ１０ｂ、第２のトレンチ１０ｃを梯子状に配列して同時に形成し、熱酸化することでゲート絶縁膜６を形成する。ここで、ゲート絶縁膜６のＭＯＳ構造のチャネル部に面する部分については、部分的にエッチングされ所望の膜厚に調整されている。その後、第１、第２のトレンチ１０ｂ、１０ｃにゲート電極材料を充填することにより、ゲート電極を形成する。
この様にして形成された電力用半導体装置について図６および図７を用いて説明する。
図６は、図５のＡ−Ａ に沿った電力用半導体装置１ｄの断面を示す断面図である。図に示すように、Ａ−Ａ 断面においては、第２のトレンチ１０ｃが形成されていないので、第１のトレンチ１０ｂの絶縁層４ｂ側のゲート絶縁膜６ｂは、絶縁層４ｂと繋がって一体化している。第１のトレンチ１０ｂの底部のゲート絶縁膜６ｂの膜厚は、第１のトレンチ１０ｂのｐ型ベース層側（すなわち、ＭＯＳ構造のチャネル部に面する部分）のゲート絶縁膜６ａの膜厚よりも厚くなっている。勿論、絶縁層４ｂ側のゲート絶縁膜６ｂは、既述のように絶縁層４ｂと繋がって一体化しているため、絶縁層４ｂを含めた絶縁膜の膜厚としては、ｐ型ベース層側のゲート絶縁膜６ａの膜厚よりも厚くなっている。なお、他の構成については、実施例３と同様である。
図７は、図５のＢ−Ｂ に沿った電力用半導体装置の断面を示す断面図である。図に示すように、第２のトレンチ１０ｃは、第１のトレンチ１０ｂに連通しており、この連通部１３で第１のトレンチ１０ｂ内の電極７ａと第２のトレンチ１０ｃ内の電極７ａとが電気的に接続されている。また、ｐ型ベース層側のゲート絶縁膜６ａ、第１のトレンチ１０ｂの底部側のゲート絶縁膜６ｂは、図６と同様であるが、第２のトレンチ１０ｃの底部の絶縁層４ｂの膜厚が、ゲート絶縁膜６ａの膜厚より厚くなっており、コレクタ−ゲート間容量Ｃｇｃの増加を抑制するようになっている。また、絶縁層４ｂを第１のトレンチ１０ｂの深さよりも深く形成することにより、コレクタ−ゲート間容量Ｃｇｃを低減できるのは勿論である。
ここで、図５ないし図７に示すように、電極７ａが絶縁層４ｂに梯子状の形状に設けられているため、絶縁層４ｂの電位はゲート電極７ａの電位に維持されるようになっている。これにより、実施例３と同様に、電力用半導体装置１ｄの耐圧が向上するようになっている。さらに、この構成により電極７ａの配線抵抗が低減され、電力用半導体装置１ｄの制御性が向上するようになっている。
また、一般的に、絶縁層に一様な電位を得るため、絶縁層に広域なトレンチを形成し、このトレンチにゲート電極を一様に形成することは困難である。しかし、既述のように梯子状の第１、第２のトレンチ１０ｂ、１０ｃを形成し、このトレンチにゲート電極材料を埋め込んで電極７ａを形成することは十分可能である。したがって、絶縁層４ｂに一様な電位を提供することが可能な梯子状のゲート電極構造を実現することができる。
以上のように、本実施例に係る電力用半導体装置によれば、ダミー領域のゲート絶縁膜および絶縁層にゲート電極に接続された電極を梯子状に設けるとともに、ゲート絶縁膜および絶縁層の底部の膜厚を厚くしたので、耐圧および制御性を向上させるとともに、コレクタ−ゲート間容量Ｃｇｃを低減してスイッチング速度の高速化を図ることができる。
実施例５では、絶縁層にゲート電極を梯子状に設けたが、本実施例では、電力用半導体装置の制御性を向上させるゲート電極の他の構成について述べる。
図８は、本発明の実施例６に係る電力用半導体装置の要部構成を説明するための平面図である。なお、説明のため、ｎ型ソース層、エミッタ電極、ゲート電極については省略している。
実施例５と比較して、電力用半導体装置１eのダミー領域は、図に示すように、第２のトレンチ１０ｃに連通するとともに第１のトレンチ１０ｂに平行な第３のトレンチ１０ｄがさらに形成されている点で異なり、他の構成は同様である。このように、第３のトレンチ１０ｄは、第２のトレンチ１０ｃに連通しており、この連通部１４で第２のトレンチ１０ｃ内のゲート電極と第３のトレンチ１０ｄ内のゲート電極とが電気的に接続されるようになっている。なお、説明のため、図中、第３のトレンチ１０ｄについては、第２のトレンチ１０ｃに連通した部分も含めて一点鎖線の仮想線で示している。この電力用半導体装置１eのＣ−Ｃに沿った断面は、図９で示される断面図のようになり、絶縁層４ｂの構造は図３の絶縁層４ａと同様である。
なお、素子表面上等でこれらのゲート電極がさらに電気的に接続されていてもよい。
以上のように、本実施例に係る電力用半導体装置によれば、ダミー領域のゲート絶縁膜および絶縁層にゲート電極を格子状に設けているので、さらにゲート電極の配線抵抗が低減され制御性を向上させることができる。
本発明の一態様である実施例１に係る電力用半導体装置のトレンチＭＯＳゲート構造を示す断面図である。 本発明の一態様である実施例２に係る電力用半導体装置のトレンチＭＯＳゲート構造を示す断面図である。 本発明の一態様である実施例３に係る電力用半導体装置のトレンチＭＯＳゲート構造を示す断面図である。 本発明の一態様である実施例４に係る電力用半導体装置のトレンチＭＯＳゲート構造を示す断面図である。 本発明の一態様である実施例５に係る電力用半導体装置のトレンチＭＯＳゲート構造の要部を示す平面図である。 図５のＡ−Ａに沿った電力用半導体装置の断面を示す断面図である。 図５のＢ−Ｂに沿った電力用半導体装置の断面を示す断面図である。 本発明の一態様である実施例６に係る電力用半導体装置の要部構成を説明するための平面図である。 図８のＣ−Ｃに沿った電力用半導体装置の断面を示す断面図である。
符号の説明
１、１ａ、１ｂ、１ｃ、１ｄ、１e 電力用半導体装置
２ ｎ型ベース層
３ ｐ型ベース層
４、４ａ 絶縁層
５ ｎ型ソース層
６、６ａ、６ｂ ゲート絶縁膜
７ ゲート電極
７ａ 電極
８ エミッタ電極
８ａ 電極
９ フローティング層
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ トレンチ
１１ ｐ型ダミー層
１３ 連通部
１４ 連通部

Claims (5)

  1. 第１導電型ベース層と、
    前記第１導電型ベース層上に選択的に設けられた第２導電型ベース層と、
    前記第１導電型ベース層上の前記第２導電型ベース層が設けられていない領域に選択的に設けられた絶縁層と、
    前記第２導電型ベース層と前記絶縁層との間に、これらを分離し前記第２導電型ベース層の表面から前記第１導電型ベース層に達するようにトレンチが形成されており、前記トレンチの内面に設けられたゲート絶縁膜と、
    前記第２導電型ベース層表面に、前記ゲート絶縁膜に接して選択的に設けられた第１導電型ソース層と、
    前記トレンチ内に設けられ、前記ゲート絶縁膜により前記第１導電型ベース層、前記第２導電型ベース層、および前記第１導電型ソース層から絶縁されたゲート電極と、
    前記第１導電型ソース層および前記第２導電型ベース層と電気的に接続された主電極と、
    前記絶縁層の底部に設けられた第１導電型または第２導電型のフローティング層と、を備えることを特徴とする電力用半導体装置。
  2. 前記絶縁層の深さが、前記トレンチの深さよりも深いことを特徴とする請求項１に記載の電力用半導体装置。
  3. 第１導電型ベース層と、
    前記第１導電型ベース層上に選択的に設けられた第２導電型ベース層と、
    前記第１導電型ベース層上の前記第２導電型ベース層が設けられていない領域に選択的に設けられた絶縁層と、
    前記第２導電型ベース層と前記絶縁層との間に、これらを分離し前記第２導電型ベース層の表面から前記第１導電型ベース層に達するように第１のトレンチが形成されており、前記第１のトレンチの内面に設けられたゲート絶縁膜と、
    前記第２導電型ベース層表面に、前記第１のゲート絶縁膜に接して選択的に設けられた第１導電型ソース層と、
    前記第１のトレンチ内に設けられ、前記ゲート絶縁膜により前記第１導電型ベース層、前記第２導電型ベース層、および前記第１導電型ソース層から絶縁されたゲート電極と、
    前記第１導電型ソース層および前記第２導電型ベース層と電気的に接続された主電極と、
    前記絶縁層表面から前記第１導電型ベース層に到達しないように前記絶縁層に第２のトレンチが形成されており、この第２のトレンチ内に設けられ、前記絶縁層の電位を維持するための電極と、備えることを特徴とする電力用半導体装置。
  4. 前記第２のトレンチの底部の前記絶縁層の膜厚が、前記ゲート絶縁膜の膜厚より厚いことを特徴とする請求項３に記載の電力用半導体装置。
  5. 第１導電型ベース層と、
    前記第１導電型ベース層上に選択的に設けられた第２導電型ベース層と、
    前記第１導電型ベース層上の前記第２導電型ベース層が設けられていない領域に選択的に設けられた第２導電型ダミー層と、
    前記第２導電型ベース層と前記第２導電型ダミー層との間に、これらを分離し前記第２導電型ベース層の表面から前記第１導電型ベース層に達するようにトレンチが形成されており、前記トレンチの内面に設けられたゲート絶縁膜と、
    前記第２導電型ベース層表面に、前記ゲート絶縁膜に接して選択的に設けられた第１導電型ソース層と、
    前記トレンチ内に設けられ、前記ゲート絶縁膜により前記第１導電型ベース層、前記第２導電型ベース層、および前記第１導電型ソース層から絶縁されたゲート電極と、
    前記第１導電型ソース層および前記第２導電型ベース層と電気的に接続された主電極と、を備え、
    前記トレンチの前記第２導電型ダミー層側の側壁部および前記トレンチの底部の前記ゲート絶縁膜の膜厚が、前記第２導電型ベース層のチャネル部に面した前記ゲート絶縁膜の膜厚よりも厚いことを特徴とする電力用半導体装置。
JP2005124743A 2005-04-22 2005-04-22 電力用半導体装置 Pending JP2006303287A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005124743A JP2006303287A (ja) 2005-04-22 2005-04-22 電力用半導体装置
US11/384,260 US20060237786A1 (en) 2005-04-22 2006-03-21 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005124743A JP2006303287A (ja) 2005-04-22 2005-04-22 電力用半導体装置

Publications (1)

Publication Number Publication Date
JP2006303287A true JP2006303287A (ja) 2006-11-02

Family

ID=37185972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005124743A Pending JP2006303287A (ja) 2005-04-22 2005-04-22 電力用半導体装置

Country Status (2)

Country Link
US (1) US20060237786A1 (ja)
JP (1) JP2006303287A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021891A (ja) * 2017-07-14 2019-02-07 富士電機株式会社 半導体装置
JP2019033283A (ja) * 2018-10-31 2019-02-28 富士電機株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016114043A1 (ja) 2015-01-13 2016-07-21 富士電機株式会社 半導体装置及びその製造方法
CN105070758B (zh) * 2015-08-19 2018-07-24 工业和信息化部电子第五研究所华东分所 一种半导体功率器件结构的制备方法及结构
US10522674B2 (en) 2016-05-18 2019-12-31 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
US10692863B2 (en) 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
CN209515675U (zh) * 2019-02-01 2019-10-18 南京江智科技有限公司 一种分离栅mosfet器件
CN110504260B (zh) * 2019-08-29 2022-11-04 电子科技大学 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
CN116632052B (zh) * 2023-06-01 2024-02-09 上海林众电子科技有限公司 一种沟槽栅igbt器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613621A (ja) * 1992-06-24 1994-01-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08274301A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 絶縁ゲート型半導体装置
JP2001168333A (ja) * 1999-09-30 2001-06-22 Toshiba Corp トレンチゲート付き半導体装置
JP2003179229A (ja) * 2001-09-07 2003-06-27 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧縦型トランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4421144B2 (ja) * 2001-06-29 2010-02-24 株式会社東芝 半導体装置
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP4703138B2 (ja) * 2004-06-18 2011-06-15 株式会社東芝 絶縁ゲート型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613621A (ja) * 1992-06-24 1994-01-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08274301A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 絶縁ゲート型半導体装置
JP2001168333A (ja) * 1999-09-30 2001-06-22 Toshiba Corp トレンチゲート付き半導体装置
JP2003179229A (ja) * 2001-09-07 2003-06-27 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧縦型トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021891A (ja) * 2017-07-14 2019-02-07 富士電機株式会社 半導体装置
JP7024273B2 (ja) 2017-07-14 2022-02-24 富士電機株式会社 半導体装置
JP2019033283A (ja) * 2018-10-31 2019-02-28 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20060237786A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
JP2006303287A (ja) 電力用半導体装置
JP6021908B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP4688901B2 (ja) 半導体装置
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
JP5423018B2 (ja) 半導体装置
JP2008227251A (ja) 絶縁ゲート型トランジスタ
JP2012064641A (ja) 半導体装置
JP2005032941A (ja) 絶縁ゲート型半導体装置
JP2005340626A (ja) 半導体装置
TW200539453A (en) Insulated gate semiconductor device
JP2006245477A (ja) 半導体装置
JP6471508B2 (ja) 半導体装置
JP6164372B2 (ja) 半導体装置および半導体装置の製造方法
JP2011210916A (ja) 半導体装置の製造方法
JP2012064686A (ja) 半導体装置
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP2018117044A (ja) 半導体装置、及びそれを用いた電力変換装置
JP2021158198A (ja) 半導体装置
JP2008244466A (ja) 半導体装置
JP2009043782A (ja) 半導体装置及びその製造方法
JP2011055017A (ja) 半導体装置
US8129818B2 (en) Power device
JP2014154739A (ja) 半導体装置
JP2005327806A (ja) 絶縁ゲート型バイポーラトランジスタ
JP5564798B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120127