JPWO2019013286A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2019013286A1
JPWO2019013286A1 JP2019529782A JP2019529782A JPWO2019013286A1 JP WO2019013286 A1 JPWO2019013286 A1 JP WO2019013286A1 JP 2019529782 A JP2019529782 A JP 2019529782A JP 2019529782 A JP2019529782 A JP 2019529782A JP WO2019013286 A1 JPWO2019013286 A1 JP WO2019013286A1
Authority
JP
Japan
Prior art keywords
region
surface side
lifetime control
control region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019529782A
Other languages
English (en)
Other versions
JP6747593B2 (ja
Inventor
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2019013286A1 publication Critical patent/JPWO2019013286A1/ja
Application granted granted Critical
Publication of JP6747593B2 publication Critical patent/JP6747593B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

第１導電型のドリフト領域を有する半導体基板と、半導体基板に設けられたトランジスタ部と、半導体基板に設けられ、予め定められた配列方向に沿ってトランジスタ部と配列されたダイオード部と、を備え、トランジスタ部およびダイオード部の双方が、半導体基板の内部においてドリフト領域の上方に設けられた第２導電型のベース領域と、半導体基板の上面からベース領域を貫通し、半導体基板の上面において配列方向に垂直な延伸方向に延伸し、内部に導電部が設けられた複数のトレンチ部と、半導体基板の下面側に、トランジスタ部からダイオード部に渡って設けられ、ライフタイムキラーを含む下面側ライフタイム制御領域と、を有し、下面側ライフタイム制御領域は、配列方向においてトランジスタ部の一部分に設けられ、他の部分には設けられていない、半導体装置を提供する。

Description

本発明は、半導体装置に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている（例えば、特許文献１および２参照）。
特許文献１ 特開２０１７−４１６０１号公報
特許文献２ 特開２０１２−４３８９１号公報
 解決しようとする課題
半導体装置においては、リーク電流等の特性を改善することが好ましい。
一般的開示
本発明の一つの態様においては、第１導電型のドリフト領域を有する半導体基板と、半導体基板に設けられたトランジスタ部と、半導体基板に設けられ、予め定められた配列方向に沿って前記トランジスタ部と配列されたダイオード部と、を備える半導体装置を提供する。トランジスタ部およびダイオード部の双方は、半導体基板の内部においてドリフト領域の上方に設けられた第２導電型のベース領域を有してよい。トランジスタ部およびダイオード部の双方は、半導体基板の上面からベース領域を貫通し、半導体基板の上面において配列方向に垂直な延伸方向に延伸し、内部に導電部が設けられた複数のトレンチ部を有してよい。トランジスタ部およびダイオード部の双方は、半導体基板の下面側に、トランジスタ部からダイオード部に渡って設けられ、ライフタイムキラーを含む下面側ライフタイム制御領域を有してよい。下面側ライフタイム制御領域は、配列方向においてトランジスタ部の一部分に設けられ、他の部分には設けられなくてよい。
下面側ライフタイム制御領域は、配列方向において、ダイオード部の一部分に設けられ、他の部分には設けられなくてよい。ダイオード部は、前記半導体基板の下面に露出して設けられた第１導電型のカソード領域と、半導体基板の下面側に設けられた、電気的にフローティングとなっている第２導電型のフローティング領域と、を有してよい。フローティング領域は、カソード領域の上方において、カソード領域の一部を覆っていてよい。
フローティング領域は、下面側ライフタイム制御領域よりも半導体基板の下面側に設けられてよい。半導体基板の上面視で、フローティング領域の少なくとも一部は、下面側ライフタイム制御領域と重なってよい。
フローティング領域は、配列方向に複数設けられてよい。半導体基板の上面視で、複数のフローティング領域のうち、少なくとも一つのフローティング領域は、配列方向において下面側ライフタイム制御領域と重ならなくてよい。
下面側ライフタイム制御領域は、前記配列方向において、前記ダイオード部の全体に設けられてもよい。配列方向において、トランジスタ部における下面側ライフタイム制御領域の長さは、ダイオード部における下面側ライフタイム制御領域の長さよりも長くてよい。
半導体基板の上面側に、トランジスタ部からダイオード部に渡って設けられ、ライフタイムキラーを含む上面側ライフタイム制御領域をさらに有してよい。トランジスタ部において、下面側ライフタイム制御領域が上面側ライフタイム制御領域よりも、配列方向におけるダイオード部の側に設けられてよい。
半導体装置は、半導体基板の下面に設けられたコレクタ領域をさらに有してよい。配列方向において、トランジスタ部における上面側ライフタイム制御領域の端部から、トランジスタ部における下面側ライフタイム制御領域の端部へ至る経路の延長上に、コレクタ領域が設けられてよい。
ダイオード部において、下面側ライフタイム制御領域が上面側ライフタイム制御領域よりも、配列方向におけるトランジスタ部の側に設けられてよい。下面側ライフタイム制御領域のライフタイムキラー濃度は、上面側ライフタイム制御領域のライフタイムキラー濃度よりも高くてよい。
配列方向において、トランジスタ部における上面側ライフタイム制御領域の長さが、トランジスタ部の長さの０．０１倍以上０．１５倍以下であってよい。配列方向において、トランジスタ部における上面側ライフタイム制御領域の端部と、トランジスタ部における下面側ライフタイム制御領域の端部との、半導体基板の下面と平行な方向の距離は、トランジスタ部における上面側ライフタイム制御領域の長さの０．２５倍以上０．５倍以下であってよい。
下面側ライフタイム制御領域は、延伸方向において、上面側ライフタイム制御領域よりも外側まで設けられてよい。配列方向において、上面側ライフタイム制御領域の長さは、半導体基板の厚さよりも大きくてよい。
下面側ライフタイム制御領域は、半導体基板の深さ方向に複数設けられてよい。トランジスタ部において、半導体基板の下面側に設けられた下面側ライフタイム制御領域の方が、半導体基板の上面側に設けられた下面側ライフタイム制御領域よりも、配列方向においてダイオード部の側に設けられてよい。トランジスタ部において、半導体基板の上面側に設けられた下面側ライフタイム制御領域の端部から、半導体基板の下面側に設けられた下面側ライフタイム制御領域の端部までが、凸形状となるように配置されてよい。
ダイオード部において、半導体基板の下面側に設けられた下面側ライフタイム制御領域の方が、半導体基板の上面側に設けられた下面側ライフタイム制御領域よりも、配列方向においてダイオード部の側に設けられてよい。半導体基板の下面側に設けられた下面側ライフタイム制御領域のライフタイムキラー濃度が、半導体基板の上面側に設けられた下面側ライフタイム制御領域のライフタイムキラー濃度よりも高くてよい。配列方向において、ダイオード部における下面側ライフタイム制御領域の長さは、ダイオード部の長さの０．０１５倍以上０．０３倍以下であってよい。
半導体装置は、ドリフト領域の下方に、トランジスタ部からダイオード部に渡って設けられた第１導電型のバッファ領域をさらに備えてよい。下面側ライフタイム制御領域は、バッファ領域に設けられてよい。
半導体装置は、ドリフト領域の下方に、トランジスタ部からダイオード部に渡って設けられた第１導電型のバッファ領域をさらに備えてよい。下面側ライフタイム制御領域の下方に設けられたバッファ領域の厚さが、下面側ライフタイム制御領域の下方に設けられないバッファ領域の厚さよりも大きくてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。 図１におけるａ−ａ'断面の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 比較例の半導体装置１５０の上面を部分的に示す図である。 図６におけるａａ−ａａ'断面の一例を示す図である。 図２のｂ−ｂ'断面における上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４のライフタイムキラー濃度分布の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 図９のｆ−ｆ'断面における上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４のライフタイムキラー濃度分布の一例を示す図である。 本発明の実施形態に係る半導体チップ９８の一例を示す図である。 図１２における領域Ｆの拡大図である。 図１２におけるｇ−ｇ'断面の一例を示す図である。 図１２におけるｇ−ｇ'断面の他の一例を示す図である。 図１２におけるｇ−ｇ'断面の他の一例を示す図である。 図１５のｈ−ｈ'断面および図１６のｊ−ｊ'断面における下面側ライフタイム制御領域７４−４のＹ軸方向のライフタイムキラー濃度分布の一例を示す図である。 本実施形態に係る他の半導体装置２００の上面を部分的に示す図である。 図１８における領域Ｇの拡大図である。 図１８におけるｑ−ｑ'断面の一例を示す図である。 図２０に示すｋ−ｋ'断面図を、ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０まで含めて示す図である。 本実施形態に係る半導体チップ１２０の上面の一例を示す図である。 図２２における領域Ａ１の拡大図である。 図２３における領域Ｂ１の拡大図である。 図２４における領域Ｂ２の拡大図である。 図２３におけるｈ−ｈ'断面の一例を示す図である。 図２３におけるｊ−ｊ'断面の一例を示す図である。 図２２における領域Ａ１の他の拡大図である。 図２８における領域Ｃ１の拡大図である。 図２９における領域Ｃ２の拡大図である。 図２８におけるｋ−ｋ'断面の一例を示す図である。 図２８におけるｍ−ｍ'断面の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。本明細書では、半導体基板の上面と垂直な方向から見ることを上面視と称し、上面視における図を上面図と称する。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピングされた領域におけるドーピング濃度分布がピークを有する場合、当該ピーク値を当該ドーピング領域におけるドーピング濃度としてよい。ドーピングされた領域におけるドーピング濃度がほぼ均一な場合等においては、当該ドーピング領域におけるドーピング濃度の平均値をドーピング濃度としてよい。
図１は、本発明の実施形態に係る半導体装置１００の上面の一例を部分的に示す図である。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、半導体基板の上面においてトランジスタ部７０と並んで設けられたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。トランジスタ部７０のうち、トランジスタ部７０とダイオード部８０の境界に位置する領域が、境界部９０である。図１においては、チップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図１においては、半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０と、半導体基板の上面との間には層間絶縁膜が設けられるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。
また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。
ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで設けられる。ゲートランナー４８と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。ゲートトレンチ部４０の先端部において、ゲート導電部は半導体基板の上面に露出している。ゲートトレンチ部４０は、ゲート導電部の当該露出した部分にて、ゲートランナー４８と接触する。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。また、各電極は、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板の上面に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は、曲線状に設けられることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和できる。ゲートランナー４８は、ゲートトレンチ部４０の接続部分４１において、ゲート導電部と接続してよい。
本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に半導体基板の上面においてＵ字形状を有してよい。即ち、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。ウェル領域１１は第２導電型である。ウェル領域１１は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で設けられる。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１１に設けられる。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われてよい。
トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。ダイオード部８０において、コンタクトホール５４は、ベース領域１４の上方に設けられる。いずれのコンタクトホール５４も、Ｘ軸方向両端に配置されたベース領域１４およびウェル領域１１の上方には配置されていない。
半導体基板の上面と平行な方向において、Ｙ軸方向には各トレンチ部に接してメサ部が設けられる。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
トランジスタ部７０においては、境界部９０を除き、各トレンチ部に接してトランジスタメサ部６０が設けられる。境界部９０には、各トレンチ部に接して境界メサ部６２が設けられる。また、ダイオード部８０においては、隣り合うダミートレンチ部３０に挟まれた領域にダイオードメサ部６４が設けられる。トランジスタメサ部６０、境界メサ部６２およびダイオードメサ部６４のＸ軸方向における両端部には、一例としてベース領域１４が設けられている。なお、図１においては、Ｘ軸方向の一方の端部に設けられたベース領域１４のみを示している。
トランジスタメサ部６０の上面には、ゲートトレンチ部４０と接してエミッタ領域１２が設けられる。本例のエミッタ領域１２は第１導電型である。また、トランジスタメサ部６０の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。トランジスタメサ部６０において、エミッタ領域１２およびコンタクト領域１５は、ゲートトレンチ部４０の延伸方向に交互に設けられてよい。トランジスタメサ部６０において、エミッタ領域１２およびコンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
トランジスタメサ部６０の上面において、エミッタ領域１２はダミートレンチ部３０と接して設けられてよく、離れて設けられてもよい。図１の例におけるエミッタ領域１２は、ダミートレンチ部３０と接して設けられている。
境界メサ部６２の上面には、ベース領域１４よりドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。当該コンタクト領域１５は、境界メサ部６２のＸ軸方向における両端部に設けられるベース領域１４に挟まれる領域全体に設けられてよい。境界メサ部６２において、コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
ダイオードメサ部６４の上面には、Ｘ軸方向における両端部にコンタクト領域１５が設けられる。また、当該コンタクト領域１５に挟まれる領域にベース領域１４が設けられる。ベース領域１４は、当該コンタクト領域１５に挟まれる領域全体に設けられてよい。ダイオードメサ部６４において、ベース領域１４およびコンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
本例の半導体装置１００は、ダイオード部８０においてダミートレンチ部３０が設けられる。本例では、それぞれのダミートレンチ部３０の直線状の延伸部分２９が接続部分３１で接続される。それぞれのダミートレンチ部３０に挟まれる領域に、ダイオードメサ部６４が設けられる。
ダイオードメサ部６４には、エミッタ領域１２が設けられなくてよく、設けられてもよい。本例では、エミッタ領域１２が設けられない。ダイオードメサ部６４には、コンタクト領域１５またはベース領域１４が、ダイオードメサ部６４を挟む一方のダミートレンチ部３０から、他方のダミートレンチ部３０に渡って設けられている。即ち、半導体基板の上面において、ダイオードメサ部６４のＹ軸方向の幅と、ダイオードメサ部６４に設けられたコンタクト領域１５またはベース領域１４のＹ軸方向の幅は等しい。
ダイオード部８０は、半導体基板の下面側において、第１導電型のカソード領域８２を有する。図１に、半導体基板の上面視でカソード領域８２が設けられる領域を一点鎖線部で示している。ダイオード部８０は、カソード領域８２を半導体基板の上面に投影した領域であってよい。カソード領域８２を半導体基板の上面に投影した領域は、コンタクト領域１５から＋Ｘ軸方向に離れていてよい。半導体基板の下面に露出する領域においてカソード領域８２が設けられていない領域には、第２導電型のコレクタ領域が設けられてよい。トランジスタ部７０は、コレクタ領域を半導体基板の上面に投影した領域のうち、トレンチ部またはメサ部が設けられている領域であってよい。
本例の半導体装置１００は、ライフタイムキラーを含む上面側ライフタイム制御領域７２が、半導体基板の深さ方向において局所的に設けられる。図１において、半導体基板の上面視で上面側ライフタイム制御領域７２が設けられる領域を破線部で示している。上面側ライフタイム制御領域７２は、図１においてＹ軸負側の領域、並びにＸ軸正側および負側の領域の、図１において図示されない領域まで設けられる。なお、本明細書において、半導体基板の上面視で半導体基板に垂直な方向を深さ方向（Ｚ軸方向）と称する。
本例の半導体装置１００は、ライフタイムキラーを含む下面側ライフタイム制御領域７４が、半導体基板の深さ方向において、上面側ライフタイム制御領域７２の下方に局所的に設けられる。図１において、半導体基板の上面視で下面側ライフタイム制御領域７４が設けられる領域を破線部で示している。下面側ライフタイム制御領域７４は、図１においてＸ軸正側および負側の領域の、図１において図示されない領域まで設けられる。上面視で、上面側ライフタイム制御領域７２がＹ軸方向に設けられる範囲は、下面側ライフタイム制御領域７４が設けられる領域よりも広くてよい。
なお、上面視で、上面側ライフタイム制御領域７２が設けられる領域内のトレンチ部は、全てダミートレンチ部３０であってよい。上面側から粒子線を照射して、上面側ライフタイム制御領域７２を形成する場合がある。ゲートトレンチ部４０のゲート絶縁膜に粒子線が照射されると、当該ゲート絶縁膜にダメージを引き起こす場合がある。上面側ライフタイム制御領域７２内のトレンチ部をダミートレンチ部３０にすることで、当該ゲート絶縁膜へのダメージの発生を抑制できる。このため、トランジスタのゲート閾値変動やゲート絶縁膜破壊を防ぐことができる。
図２は、図１におけるａ−ａ'断面の一例を示す図である。ａ−ａ'断面は、トランジスタ部７０およびダイオード部８０において、エミッタ領域１２、コンタクト領域１５およびベース領域１４を通過するＹＺ面である。本例の半導体装置１００は、ａ−ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０の上面２１および層間絶縁膜３８の上面に設けられる。
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
本例の半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８はＮ＋型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。すなわちドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
また、ドリフト領域１８の下方には第１導電型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
ダイオード部８０は、バッファ領域２０の下方にカソード領域８２を有する。カソード領域８２は、トランジスタ部７０のコレクタ領域２２と同じ深さに設けられてよい。ダイオード部８０は、インバータ等の電力変換回路において、他の半導体装置１００のトランジスタ部７０がターンオフする場合に、逆方向に導通する還流電流を流す還流ダイオード（ＦＷＤ）として機能してよい。
トランジスタ部７０において、バッファ領域２０の下方には、第２導電型のコレクタ領域２２が設けられる。コレクタ領域２２は、境界メサ部６２の下面２３側の領域まで延伸していてよい。本例の半導体装置１００は、境界メサ部６２の下面２３までコレクタ領域２２が延伸しているので、トランジスタ部７０のエミッタ領域１２と、ダイオード部８０のカソード領域８２との距離を確保できる。このため、本例の半導体装置１００は、トランジスタ部７０のエミッタ領域１２を含むゲート構造部からドリフト領域１８に注入される電子が、ダイオード部８０のカソード領域８２に流出するのを防ぐことができる。
本例においては、カソード領域８２が境界メサ部６２の直下まで設けられる場合と比べて、境界メサ部６２のコンタクト領域１５と、ダイオード部８０のカソード領域８２との距離も長くできる。このため、本例の半導体装置１００は、ダイオード部８０が導通するときに、ベース領域１４よりも高いドーピング濃度のコンタクト領域１５から、カソード領域８２への正孔の注入を抑制できる。
トランジスタメサ部６０および境界メサ部６２においては、ドリフト領域１８の上方に第１導電型の蓄積領域１６が設けられてよい。蓄積領域１６は、ドリフト領域１８と同じドーパントが、ドリフト領域１８よりも高濃度に蓄積した領域である。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。
本例において、トランジスタメサ部６０および境界メサ部６２における蓄積領域１６の上方には、第２導電型のベース領域１４が設けられる。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。さらに、本例において、トランジスタメサ部６０におけるベース領域１４と上面２１との間には、エミッタ領域１２が設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。
本例において、境界メサ部６２における蓄積領域１６の上方には、第２導電型のコンタクト領域１５が設けられる。コンタクト領域１５は、ゲートトレンチ部４０に接して設けられる。境界メサ部６２には、エミッタ領域１２が設けられなくてよい。
本例において、ダイオードメサ部６４におけるドリフト領域１８の上方には、蓄積領域１６が設けられる。また、本例において、ダイオードメサ部６４における蓄積領域１６の上方には、ベース領域１４が設けられる。ダイオードメサ部６４においては、エミッタ領域１２は設けられなくてよい。
上面２１には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。各トレンチ部は、上面２１からドリフト領域１８まで設けられる。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達するように設けられる。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、上面２１において層間絶縁膜３８により覆われる。
ゲート導電部４４は、ゲート絶縁膜４２を挟んでトランジスタメサ部６０側で隣り合うベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、図２において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、上面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、上面２１において層間絶縁膜３８により覆われる。
本例の半導体装置１００は、図２に示すように、半導体基板１０の下面２３側に、トランジスタ部７０からダイオード部８０にわたって設けられた、下面側ライフタイム制御領域７４を有する。図２において、下面側ライフタイム制御領域７４のライフタイムキラー濃度分布のＺ軸方向におけるピーク位置を「×」の記号にて示している。本例においては、下面側ライフタイム制御領域７４はＺ軸方向において一つ設けられる。本例においては、下面側ライフタイム制御領域７４はＹ軸方向においてトランジスタ部７０の一部分に設けられ、トランジスタ部７０の他の部分には設けられない。また、本例においては、下面側ライフタイム制御領域７４は、Ｙ軸方向においてダイオード部８０の一部分に設けられ、ダイオード部８０の他の部分には設けられない。
半導体基板１０の厚さをＴとする。本例において、下面側ライフタイム制御領域７４は、上面２１を基準として、厚さＴの１／２よりも深い位置に設けられる。下面側ライフタイム制御領域７４を、上面２１を基準として厚さＴの１／２よりも浅い位置に設けると、トランジスタ部７０のリーク電流が増加しやすい。このため、本例においては、下面側ライフタイム制御領域７４は、上面２１を基準として厚さＴの１／２よりも浅い位置に設けられる。
本例の半導体装置１００は、半導体基板１０の上面２１側に、トランジスタ部７０からダイオード部８０にわたって設けられた上面側ライフタイム制御領域７２を有する。図２において、上面側ライフタイム制御領域７２のライフタイムキラー濃度分布のＺ軸方向におけるピーク位置を「×」の記号にて示している。本例において、上面側ライフタイム制御領域７２は、Ｙ軸方向におけるダイオード部８０の全体に設けられる。本例において、上面側ライフタイム制御領域７２は、ダイオード部８０のＹ軸負側で隣り合う、図２に図示されないトランジスタ部７０まで設けられる。本例において、トランジスタ部７０における下面側ライフタイム制御領域７４は、上面側ライフタイム制御領域７２よりもＹ軸負側に設けられる。即ち、トランジスタ部７０における下面側ライフタイム制御領域７４の端部Ｋｌｂは、上面側ライフタイム制御領域７２の端部ＫｌｓよりもＹ軸負側に位置する。
本例において、上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４は、半導体基板１０の深さ方向において局所的に設けられている。即ち、上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４は、半導体基板１０の他の領域に比べ、欠陥密度が高くなっている。ライフタイムキラーの一例は、所定の深さ位置に注入されたヘリウムである。ヘリウムを注入することで、半導体基板１０の内部に結晶欠陥を形成できる。
下面側ライフタイム制御領域７４は、上面側ライフタイム制御領域７２に起因するリーク電流特性を改善する機能を有する。下面側ライフタイム制御領域７４が設けられることで、ドリフト領域１８に生じた少数キャリアの正孔が、短いライフタイムで多数キャリアの電子と相殺しやすくなる。このため、本例の半導体装置１００は、トランジスタ部７０のリーク電流特性を改善できる。また、本例の半導体装置１００は、下面側ライフタイム制御領域７４が設けられているので、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。
距離Ａは、端部Ｋｌｓと端部Ｋｌｂとの間のＹ軸方向における距離である。距離Ｂは、端部Ｋｌｓからトランジスタ部７０とダイオード部８０との境界までのＹ軸方向における距離である。距離Ａは、距離Ｂよりも小さくてよい。距離Ａは距離Ｂの０．２５倍以上０．５倍以下であってよい。また、距離Ａは、５０μｍ以上１００μｍ以下であってよい。
本例においては、トランジスタ部７０において下面側ライフタイム制御領域７４が上面側ライフタイム制御領域７２よりもＹ軸負側に設けられる。このため、本例の半導体装置１００は、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。このため、本例の半導体装置１００は、ダイオード部８０の逆回復特性を改善できる。
長さＬｂは、トランジスタ部７０における下面側ライフタイム制御領域７４のＹ軸方向の長さである。長さＣは、ダイオード部８０における下面側ライフタイム制御領域７４のＹ軸方向の長さである。長さＬｂは、長さＣよりも長くてよい。本例の半導体装置１００は、長さＬｂが長さＣよりも長いので、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。このため、本例の半導体装置１００は、ダイオード部８０の逆回復特性を改善できる。
コレクタ領域２２は、図２においてｒ−ｒ'線で示すように、端部Ｋｌｓから端部Ｋｌｂへ至る経路の延長線上に設けられてよい。即ち、端部Ｋｌｓと端部Ｋｌｂを結ぶ直線は、コレクタ領域２２と交差してよい。端部Ｋｌｓと端部Ｋｌｂを結ぶ直線がコレクタ領域２２と交差するように配置されることで、トランジスタのエミッタ領域１２からダイオード部８０のカソード領域８２へ移動する正孔は、下面側ライフタイム制御領域７４の存在により電子と相殺しやすくなる。このため、本例の半導体装置１００は、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。
本例において、ダイオード部８０における下面側ライフタイム制御領域７４は、上面側ライフタイム制御領域７２よりも、Ｙ軸正側に設けられる。即ち、本例において、ダイオード部８０における上面側ライフタイム制御領域７２は、下面側ライフタイム制御領域７４の端部ＫｒｂよりもＹ軸負側にも設けられる。
図３は、図１におけるａ−ａ'断面の他の一例を示す図である。図３の半導体装置１００は、トランジスタ部７０の下面側ライフタイム制御領域７４が、上面側ライフタイム制御領域７２よりもＹ軸正側に延長して設けられる点で、図２の半導体装置１００と異なる。図３においては、端部Ｋｌｂが、端部ＫｌｓよりもＹ軸正側にＡ'の距離に配置される一例を示している。
本例の半導体装置１００は、トランジスタ部７０の下面側ライフタイム制御領域７４が、上面側ライフタイム制御領域７２よりも、Ｙ軸正側に設けられる。このため、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２へ移動する正孔は、下面側ライフタイム制御領域７４の存在により電子と相殺しやすくなる。このため、本例の半導体装置１００は、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。また、本例の半導体装置１００は、下面側ライフタイム制御領域７４が存在することで、トランジスタ部７０のリーク電流特性を改善できる。また、本例の半導体装置１００は、下面側ライフタイム制御領域７４が存在することで、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。
図４は、図１におけるａ−ａ'断面の他の一例を示す図である。図４の半導体装置１００は、下面側ライフタイム制御領域７４がバッファ領域２０に設けられる点で、図２の半導体装置１００と異なる。
本例の半導体装置１００は、下面側ライフタイム制御領域７４が上面側ライフタイム制御領域７２よりもＹ軸負側に設けられる。このため、本例の半導体装置１００は、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。このため、本例の半導体装置１００は、ダイオード部８０の逆回復特性を改善できる。また、本例の半導体装置１００は、下面側ライフタイム制御領域７４が設けられているので、トランジスタ部７０のリーク電流特性を改善できる。また、本例の半導体装置１００は、下面側ライフタイム制御領域７４が設けられているので、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。
図５は、図１におけるａ−ａ'断面の他の一例を示す図である。本例において、厚さＤｋは、上方に下面側ライフタイム制御領域７４が設けられたバッファ領域２０のＺ軸方向の厚さである。また、厚さＤは、上方に下面側ライフタイム制御領域７４が設けられないバッファ領域２０のＺ軸方向の厚さである。本例の半導体装置１００は、厚さＤｋが厚さＤよりも大きい点で、図２の半導体装置１００と異なる。
本例の半導体装置１００は、下面側ライフタイム制御領域７４が上面側ライフタイム制御領域７２よりも、Ｙ軸負側に設けられる。このため、本例の半導体装置１００は、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。このため、本例の半導体装置１００は、ダイオード部８０の逆回復特性を改善できる。また、本例の半導体装置１００は、下面側ライフタイム制御領域７４が設けられているので、トランジスタ部７０のリーク電流特性を改善できる。また、本例の半導体装置１００は、下面側ライフタイム制御領域７４が設けられているので、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。
図６は、比較例の半導体装置１５０の上面を部分的に示す図である。図６の半導体装置１５０は、下面側ライフタイム制御領域２７４が、Ｙ軸方向においてトランジスタ部７０およびダイオード部８０の全体にわたって設けられる。上面側ライフタイム制御領域７２は、半導体基板１０の上面視で図１と同じ位置に設けられる。比較例の半導体装置１５０は、下面側ライフタイム制御領域２７４が、図６において図示されないＹ軸正側および負側の領域まで設けられる。
図７は、図６におけるｚ−ｚ'断面の一例を示す図である。図７に示すように、比較例の半導体装置１５０は、下面側ライフタイム制御領域２７４が上面側ライフタイム制御領域２７２の下方に、Ｙ軸方向においてトランジスタ部７０およびダイオード部８０の全体にわたって設けられる。このため、比較例の半導体装置１５０は、ライフタイムキラーに起因するリーク電流特性を改善することが困難である。また、比較例の半導体装置１５０は、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフが悪化しやすい。
図８は、図２のｂ−ｂ'線に沿った、上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４のライフタイムキラー濃度分布の一例を示す図である。本例では、ヘリウムイオンを上面２１から注入して上面側ライフタイム制御領域７２が形成され、ヘリウムイオンを下面２３から注入して下面側ライフタイム制御領域７４が形成された場合のライフタイムキラー濃度分布の一例を示している。
上面側ライフタイム制御領域７２のライフタイムキラー濃度のピーク位置（上面２１からのＺ軸方向の深さ）は、図２において上面側ライフタイム制御領域７２を示す「×」の記号のＺ軸方向における位置に等しい。ヘリウムイオンを上面２１から注入する場合は、ピーク位置よりも上面２１側に、ピーク濃度より低い濃度のライフタイムキラーが分布してよい。
下面側ライフタイム制御領域７４のライフタイムキラー濃度のピーク位置（下面２３からのＺ軸方向の深さ）は、図２において下面側ライフタイム制御領域７４を示す「×」の記号のＺ軸方向における位置に等しい。ヘリウムイオンを下面２３から注入する場合は、ピーク位置よりも下面２３側に、ピーク濃度より低い濃度のライフタイムキラーが分布してよい。
下面側ライフタイム制御領域７４のライフタイムキラー濃度のピーク濃度は、上面側ライフタイム制御領域７２のライフタイムキラー濃度のピーク濃度より高くてよく、低くてもよい。本例では、下面側ライフタイム制御領域７４のライフタイムキラー濃度のピーク濃度は、上面側ライフタイム制御領域７２のライフタイムキラー濃度のピーク濃度よりも高い。下面側ライフタイム制御領域７４のライフタイムキラー濃度は、上面側ライフタイム制御領域７２のライフタイムキラー濃度よりも２倍から５倍高くてよい。
なお、ライフタイムキラー濃度分布の縦軸は、ヘリウム濃度であってもよいし、ヘリウムイオンの注入によって形成された結晶欠陥密度であってもよい。結晶欠陥は、格子間ヘリウム、空孔、複空孔等であってよい。これらの結晶欠陥により、キャリアの再結合中心が形成される。形成された再結合中心のエネルギー準位（トラップ準位）を介して、キャリアの再結合が促進される。ライフタイムキラー濃度は、トラップ準位密度に対応する。
本例においては、下面側ライフタイム制御領域７４のライフタイムキラー濃度が、上面側ライフタイム制御領域７２のライフタイムキラー濃度よりも高い。このため、本例の半導体装置１００は、上面側ライフタイム制御領域７２のキャリアライフタイムを長くできる。このため、本例の半導体装置１００は、ライフタイムキラーに起因するリーク電流特性を改善できる。また、本例の半導体装置１００は、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。
図９は、図１におけるａ−ａ'断面の他の一例を示す図である。図９の半導体装置１００は、下面側ライフタイム制御領域７４がＺ軸方向に複数設けられる点で、図２の半導体装置１００と異なる。図９の半導体装置１００は、下面側ライフタイム制御領域７４がＺ軸方向に４つ設けられる一例を示している。図９において、下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４のライフタイムキラー濃度分布のＺ軸方向におけるピーク位置を、それぞれ「×」の記号にて示している。
本例において、下面２３側に設けられた下面側ライフタイム制御領域７４−４は、上面２１側に設けられた下面側ライフタイム制御領域７４−１よりも、Ｙ軸負側に設けられる。即ち、図９の破線ｔ−ｔ'で示すように、下面側ライフタイム制御領域７４の端部は、下面側ライフタイム制御領域７４−１の端部Ｋｌｂ１から下面側ライフタイム制御領域７４−４の端部Ｋｌｂ４へ至るほど、図９のＹ軸負側に配置されてよい。端部Ｋｌｂ１から端部Ｋｌｂ４は、ＹＺ面内において、破線ｔ−ｔ'で示す直線状に配置されてよい。
本例においては、下面側ライフタイム制御領域７４−４が上面側ライフタイム制御領域７２よりもＹ軸負側に設けられる。このため、本例の半導体装置１００は、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。このため、本例の半導体装置１００は、ダイオード部８０の逆回復特性を改善できる。なお、４つの下面側ライフタイム制御領域７４のそれぞれのＹ軸方向の長さは、相互に異なっていてもよい。
ダイオード部８０において、下面２３側に設けられた下面側ライフタイム制御領域７４−４は、上面２１側に設けられた下面側ライフタイム制御領域７４−１よりも、Ｙ軸負側に設けられてよい。即ち、図９の破線ｕ−ｕ'で示すように、下面側ライフタイム制御領域７４の端部は、下面側ライフタイム制御領域７４−１の端部Ｋｒｂ１から下面側ライフタイム制御領域７４−４の端部Ｋｒｂ４へ至るほど、図９のＹ軸負側に位置してよい。端部Ｋｒｂ１から端部Ｋｒｂ４は、ＹＺ面内において、破線ｕ−ｕ'で示す直線状に配置されてよい。
本例の半導体装置１００は、下面側ライフタイム制御領域７４のＹ軸正側の端部が、端部Ｋｌｂ１から端部Ｋｌｂ４へ至るほどＹ軸負側に位置している。これにより、本例の半導体装置１００は、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。
図１０は、図１におけるａ−ａ'断面の他の一例を示す図である。図１０の半導体装置１００は、破線ｖ−ｖ'で示すように、端部Ｋｌｂ１から端部Ｋｌｂ４までが、ＹＺ面内において、Ｙ軸正側に凸形状となるように配置される点で、図９の半導体装置１００と異なる。図１０の半導体装置１００は、図９の半導体装置１００と比較して、端部Ｋｌｂ２および端部Ｋｌｂ３がＹ軸方向において正側に位置している。これにより、本例の半導体装置１００は、図９の半導体装置１００よりも、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を、より抑制できる。なお、図１０において、端部Ｋｒｂ１から端部Ｋｒｂ４までは、ＹＺ面内において直線状に配置されているが、Ｙ軸負側に凸形状となるように配置されてもよく、Ｙ軸正側に凸形状となるように配置されてもよい。
図１１は、図９のｆ−ｆ'線に沿った、上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４のライフタイムキラー濃度分布を示す図である。本例においては、ヘリウムイオンを下面２３から注入して、下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４をそれぞれ形成された場合のライフタイムキラー濃度分布の一例を示している。
下面側ライフタイム制御領域７４のライフタイムキラー濃度のピーク位置（下面２３からのＺ軸方向の深さ）は、図９において下面側ライフタイム制御領域７４を示す「×」の記号のＺ軸方向における位置に等しい。ヘリウムイオンを下面２３から注入する場合は、ピーク位置よりも下面２３側に、ピーク濃度より低い濃度のライフタイムキラーが分布してよい。
図１１に示すように、下面２３側に設けられた下面側ライフタイム制御領域７４−４のライフタイムキラー濃度は、上面２１側に設けられた下面側ライフタイム制御領域７４−１のライフタイムキラー濃度よりも高くてよい。下面側ライフタイム制御領域７４−４のライフタイムキラー濃度は、下面側ライフタイム制御領域７４−１のライフタイムキラー濃度の２倍から５倍高くてよい。
下面側ライフタイム制御領域７４のライフタイムキラー濃度は、下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４へ至るほど高くてよい。４つの下面側ライフタイム制御領域７４において、Ｚ軸方向に隣り合う２つの下面側ライフタイム制御領域７４のそれぞれのピーク濃度の間には、ライフタイムキラー濃度の極小を示す谷が形成されてよい。下面２３側の谷におけるライフタイムキラー濃度の極小値は、上面２１側の谷におけるライフタイムキラー濃度の極小値よりも高くてよい。さらに、下面側ライフタイム制御領域７４−４のピーク濃度の位置から下面２３の位置までにおけるライフタイムキラー濃度は、Ｚ軸方向に隣り合う２つの下面側ライフタイム制御領域７４の間に形成されるいずれの谷におけるライフタイムキラー濃度の極小値よりも高くて良い。
本例の半導体装置１００は、下面２３側に設けられた下面側ライフタイム制御領域７４−４のライフタイムキラー濃度が、上面２１側に設けられた下面側ライフタイム制御領域７４−１のライフタイムキラー濃度よりも高い。このため、本例の半導体装置１００は、下面２３側に設けられた下面側ライフタイム制御領域７４−４のライフタイムキラー濃度が上面２１側に設けられた下面側ライフタイム制御領域７４−１のライフタイムキラー濃度よりも低い場合よりも、上面側ライフタイム制御領域７２のキャリアライフタイムを長くできる。このため、本例の半導体装置１００は、ライフタイムキラーに起因するリーク電流特性を改善できる。また、本例の半導体装置１００は、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。
なお、下面側ライフタイム制御領域７４において、ライフタイムキラーの濃度は上面２１側から下面２３側にかけて全体的に高くなっていればよい。即ち、下面側ライフタイム制御領域７４−２のライフタイムキラー濃度が下面側ライフタイム制御領域７４−３のライフタイムキラー濃度より高い等、局所的にライフタイムキラー濃度の高低が逆になっていてもよい。
図１２は、本発明の実施形態に係る半導体チップ９８の一例を示す図である。図１２に示すように、本例の半導体チップ９８は、トランジスタ部７０およびダイオード部８０が、ＸＹ面内において交互に周期的に配列されている。図１２は、トランジスタ部７０がＸ軸方向に２つ、Ｙ軸方向に５つ設けられ、ダイオード部８０がＸ軸方向に２つ、Ｙ軸方向に６つ設けられる一例を示している。なお、図１は、図１２の領域Ｓを拡大した図である。
本例において、上面側ライフタイム制御領域７２は図１２における破線部の領域に設けられる。上面側ライフタイム制御領域７２は、図１２に示すように、ＸＹ平面内においてダイオード部８０のカソード領域８２を包含するように設けられてよい。また、本例において、下面側ライフタイム制御領域７４は図１２における一点鎖線部の領域に設けられる。下面側ライフタイム制御領域７４は、トランジスタ部７０からダイオード部８０にわたって設けられてよい。また、ダイオード部８０のカソード領域８２は、図１２の上面視で半導体チップ９８の深さ方向に設けられる。
幅ＷＩは、トランジスタ部７０のＹ軸方向における幅である。また、幅ＷＦは、ダイオード部８０のＹ軸方向における幅である。幅ＷＩは、幅ＷＦよりも大きくてよい。幅ＷＩは、幅ＷＦの２倍以上５倍以下であってよい。幅ＷＩは、一例として１５００μｍである。また、幅ＷＦは、一例として５００μｍである。
下面側ライフタイム制御領域７４は、図１２に示すように、Ｘ軸方向において上面側ライフタイム制御領域７２よりも外側である領域Ｅまで設けられてよい。即ち、下面側ライフタイム制御領域７４は、上面側ライフタイム制御領域７２よりも、半導体チップ９８のＸ軸両端まで設けられてよい。
図１３は、図１２における領域Ｆの拡大図である。距離Ｂは、Ｙ軸方向において、端部Ｋｌｓから、トランジスタ部７０とダイオード部８０との境界までの距離である。また、距離Ｃは、Ｙ軸方向において、トランジスタ部７０とダイオード部８０との境界と、端部Ｋｌｂとの間の距離である。距離Ｂは、トランジスタ部７０の幅ＷＩの０．０１倍以上０．１５倍以下であってよい。また、距離Ｃは、ダイオード部８０の幅ＷＦの０．０１５倍以上０．０３倍以下であってよい。なお、距離Ａは、Ｙ軸方向において、端部Ｋｌｓと端部Ｋｌｂとの間の距離である。
図１４は、図１２におけるｇ−ｇ'断面の一例を示す図である。本例の半導体装置１００は、上面側ライフタイム制御領域７２が、Ｙ軸方向において、トランジスタ部７０からダイオード部８０を経て、当該ダイオード部８０に反対側で隣り合うトランジスタ部７０まで設けられる。また、本例の半導体装置１００は、下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４が、Ｙ軸方向において、ダイオード部８０の両側で隣り合うトランジスタ部７０のそれぞれから、当該ダイオード部８０にわたって設けられる。
距離Ｄは、Ｙ軸方向において、Ｙ軸正側の下面側ライフタイム制御領域７４−４の端部Ｋｌｂ４と、Ｙ軸負側の下面側ライフタイム制御領域７４−４の端部Ｋｒｂ４との間の距離である。距離Ｄがダイオード部８０の幅ＷＦに占める割合は、９５％以上９９％以下であってよい。
本例において、上面側ライフタイム制御領域７２は、Ｙ軸正側のトランジスタ部７０からダイオード部８０を経て、Ｙ軸負側のトランジスタ部７０まで設けられる。長さＬｓは、端部Ｋｌｓと端部Ｋｒｓとの間の長さである。長さＬｓは、半導体基板１０の厚さＴよりも大きくてよい。長さＬｓを厚さＴよりも大きくすることで、ドリフト領域１８に生じた正孔が、電子と再結合しやすくなる。このため、本例の半導体装置１００は、トランジスタ部７０のスイッチング損失を抑制できる。
図１５は、図１２におけるｇ−ｇ'断面の他の一例を示す図である。本例の半導体装置１００は、下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４が、ダイオード部８０においてＹ軸方向における全体に設けられている点で、図１４の半導体装置１００と異なる。ダイオード部８０において、ＦＷＤの特性は、下面側ライフタイム制御領域７４に影響されにくい。このため、下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４は、ダイオード部８０のＹ軸方向における全体に設けられてもよい。
図１６は、図１２におけるｇ−ｇ'断面の他の一例を示す図である。図１６の半導体装置１００は、トランジスタ部７０とダイオード部８０との境界における下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４のライフタイムキラー濃度が、当該境界以外における下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４のライフタイムキラー濃度よりも高い点で、図１５の半導体装置１００と異なる。
図１６において、トランジスタ部７０とダイオード部８０との境界を領域Ｕおよび領域Ｕ'で示している。本例においては、領域Ｕおよび領域Ｕ'における下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４のライフタイムキラー濃度が、領域Ｕおよび領域Ｕ'以外よりも高い。このため、本例の半導体装置１００は、図１５の半導体装置１００よりも、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を、より抑制できる。このため、本例の半導体装置１００は、ダイオード部８０の逆回復特性を、より改善できる。なお、Ｙ軸方向における領域Ｕおよび領域Ｕ'以外の領域において、ダイオード部８０の下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４が部分的に設けられない領域があってもよい。
図１７は、図１５のｈ−ｈ'線および図１６のｊ−ｊ'線に沿った、下面側ライフタイム制御領域７４−４のＹ軸方向におけるライフタイムキラー濃度分布の一例を示す図である。本例において、ｊ−ｊ'断面における下面側ライフタイム制御領域７４−４のライフタイムキラー濃度は、領域Ｕおよび領域Ｕ'において局所的に高い。領域Ｕおよび領域Ｕ'において、ｊ−ｊ'断面における下面側ライフタイム制御領域７４−４のライフタイムキラー濃度は、ｈ−ｈ'断面における下面側ライフタイム制御領域７４−４のライフタイムキラー濃度の２倍から５倍高くてよい。
本例の半導体装置１００は、下面側ライフタイム制御領域７４のライフタイムキラー濃度が、領域Ｕおよび領域Ｕ'において局所的に高い。このため、本例の半導体装置１００は、図１５の例と比較して、ダイオード部８０の動作時にトランジスタ部７０のエミッタ領域１２からダイオード部８０への正孔の注入を、より抑制できる。このため、本例の半導体装置１００は、図１５の例と比較して、ダイオード部８０の逆回復特性を、より改善できる。
なお、領域Ｕおよび領域Ｕ'における下面側ライフタイム制御領域７４−１のライフタイムキラー濃度は、相互に異なっていてもよい。また、下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４のうちのいずれかのライフタイムキラー濃度が、領域Ｕおよび領域Ｕ'において局所的に高くてもよい。
図１８は、本実施形態に係る他の半導体装置２００の上面の一例を部分的に示す図である。図１８に示す半導体装置２００は、ダイオード部８０の上面２１よりも下方に、第２導電型のフローティング領域１７が設けられる点で、図１に示す半導体装置１００と異なる。フローティング領域１７は、一例としてＰ＋型である。
フローティング領域１７は、図１８に示す通り、半導体基板１０の上面視で、カソード領域８２のＸ軸負側の端から、Ｘ軸正側に所定の距離をおいて設けられてよい。フローティング領域１７は、半導体基板１０の上面視で、カソード領域８２のＹ軸正側の端から、Ｙ軸負側に所定の距離をおいて設けられてよい。
フローティング領域１７は、半導体基板１０の上面視で、Ｙ軸方向に複数設けられてよい。フローティング領域１７は、図１８において、Ｘ軸方向には１つを図示しているが、カソード領域８２のＸ軸負側の端に隣り合う領域から、Ｘ軸正側の端に隣り合う領域まで、Ｘ軸方向に複数設けられてよい。フローティング領域１７は、上面視でカソード領域８２の内側に設けられてよい。
図１９は、図１８における領域Ｇの拡大図である。図１９に示す通り、幅Ｗｆｌ１は、フローティング領域１７のＹ軸方向の幅である、幅Ｗｆｌ２は、フローティング領域１７のＸ軸方向の幅である。幅Ｗｆｆ１は、フローティング領域１７と、当該フローティング領域にＹ軸方向で隣り合う他のフローティング領域１７との間隔である。また、幅Ｗｍは、ダイオードメサ部６４のメサ幅である。なお、図１９に示すフローティング領域１７のＸ軸正側にも、当該フローティング領域１７に隣り合って、他のフローティング領域１７が所定の間隔をおいて複数設けられてよい。
幅Ｗｆｌ１は、幅Ｗｍよりも小さくてよい。幅Ｗｆｌ２は、幅Ｗｍよりも小さくてよい。幅Ｗｆｆ１は、幅Ｗｆｌ１よりも小さくてよい。幅Ｗｆｆ１は、幅Ｗｆｌ２よりも小さくてよい。
図２０は、図１８におけるｑ−ｑ'断面の一例を示す図である。図２０に示すように、本例の半導体装置２００は、ダイオード部８０において、下面２３側にフローティング領域１７が設けられる。フローティング領域１７は、バッファ領域２０の上方に設けられてよい。また、フローティング領域１７は、バッファ領域２０に接して設けられてよい。
フローティング領域１７は、電気的にフローティング状態の領域である。電気的にフローティング状態とは、コレクタ電極２４およびエミッタ電極５２のいずれにも電気的に接続されていない状態を指す。
フローティング領域１７は、Ｙ軸方向に複数設けられてよい。また、フローティング領域１７は、図２０に示すフローティング領域１７のＸ軸正側にも、複数設けられてよい。Ｚ軸方向において、フローティング領域１７は、下面側ライフタイム制御領域７４よりも下面２３側に設けられてよい。フローティング領域１７の少なくとも一部は、上面視で、ダイオード部８０の一部に設けられる下面側ライフタイム制御領域７４と重なってよい。図２０は、Ｙ軸方向において最も正側に設けられるフローティング領域１７が、上面視で下面側ライフタイム制御領域７４と重なる一例を示しているが、当該フローティング領域１７の少なくとも一部が、上面視で下面側ライフタイム制御領域７４と重なっていてもよい。
上面視で、少なくとも一つのフローティング領域１７は、Ｙ軸方向において下面側ライフタイム制御領域７４と重ならなくてよい。図２０は、Ｙ軸方向において最も正側に設けられるフローティング領域１７を除くフローティング領域１７が、Ｙ軸方向において下面側ライフタイム制御領域７４と重ならない一例を示している。
距離Ｄｓは、上面側ライフタイム制御領域７２の上面２１からのＺ軸方向における距離である。距離Ｄｂは、下面側ライフタイム制御領域７４の下面２３からのＺ軸方向における距離である。距離Ｄｓおよび距離Ｄｂは、共に半導体基板１０の厚さＴの１／２よりも小さくてよい。距離Ｄｂは、距離Ｄｓよりも小さくてよい。距離Ｄｓは、１０μｍ以上３０μｍ以下であってよい。距離Ｄｓは、一例として１７μｍである。距離Ｄｂは、５μｍ以上２０μｍ以下であってよい。距離Ｄｂは、一例として１０μｍである。
図２１は、図２０に示すｑ−ｑ'断面図を、ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０まで含めて示す図である。本例の半導体装置２００は、ダイオード部８０において、フローティング領域１７がＹ軸方向に間隔Ｗｆｆ１をおいて複数設けられる。Ｙ軸方向において最も正側に設けられるフローティング領域１７は、当該ダイオード部８０にＹ軸正側で隣り合うトランジスタ部７０との境界に隣り合って設けられてよい。Ｙ軸方向において最も負側に設けられるフローティング領域１７は、当該ダイオード部８０にＹ軸負側で隣り合うトランジスタ部７０との境界に隣り合って設けられてよい。
本例の半導体装置２００は、ダイオード部８０にフローティング領域１７が設けられるので、カソード領域８２からの電子の注入を抑制できる。このため、本例の半導体装置２００は、ダイオード部８０のサージ電圧を抑制できる。
Ｙ軸方向において最も正側に設けられるフローティング領域１７から、最も負側に設けられるフローティング領域１７までの、各フローティング領域１７の幅Ｗｆｌ１の総和は、ダイオード部８０のＹ軸方向の幅ＷＦよりも小さくてよい。即ち、フローティング領域１７は、カソード領域８２の上方において、カソード領域８２の一部を覆っていてよい。言い換えると、カソード領域８２のＹ軸方向における一部分は、フローティング領域１７に覆われなくてよい。本例に半導体装置２００は、カソード領域８２のＹ軸方向における一部分がフローティング領域１７に覆われないので、ダイオード部８０がダイオード動作できる。
Ｙ軸方向において最も正側に設けられるフローティング領域１７から、最も負側に設けられるフローティング領域１７までの、各フローティング領域１７の幅Ｗｆｌ１の総和は、ダイオード部８０のＹ軸方向の幅ＷＦの６５％以上９５％以下であってよい。より好ましくは、当該総和は、幅ＷＦの７５％以上８５％以下であってよい。本例の半導体装置２００は、当該総和を幅ＷＦの６５％以上９５％以下としているので、ダイオード部８０のサージ電圧を抑制しつつ、ダイオード部８０がダイオード動作できる。
距離Ｄは、Ｙ軸正側の下面側ライフタイム制御領域７４のＹ軸負側の端部から、Ｙ軸負側の下面側ライフタイム制御領域７４のＹ軸正側の端部までの距離である。即ち、距離Ｄは、ダイオード部８０において、下面側ライフタイム制御領域７４が設けられない領域のＹ軸方向における幅である。距離Ｄは、Ｙ軸方向において最も正側に設けられるフローティング領域１７から、最も負側に設けられるフローティング領域１７までの、各フローティング領域１７の幅Ｗｆｌ１の総和よりも大きくてよい。
距離Ｄは、ダイオード部８０のＹ軸方向の幅ＷＦの９５％以上９９％以下であってよい。より好ましくは、距離Ｄは、幅ＷＦの９６％以上９８％以下であってよい。即ち、下面側ライフタイム制御領域７４が設けられる領域は、Ｙ軸方向において、幅ＷＦの１％以上５％以下であってよく、より好ましくは２％以上４％以下であってよい。本例の半導体装置２００は、ダイオード部８０にフローティング領域１７が設けられるので、ダイオード部８０において、半導体基板１０の深さ方向におけるキャリア分布を調整できる。
また、本例の半導体装置２００は、トランジスタ部７０に下面側ライフタイム制御領域７４が設けられるので、ドリフト領域１８に生じた少数キャリアの正孔が、短いライフタイムで多数キャリアの電子と相殺しやすくなる。このため、本例の半導体装置２００は、トランジスタ部７０のリーク電流特性を改善できる。また、本例の半導体装置２００は、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。
図２２は、本実施形態に係る半導体チップ１２０の上面の一例を示す図である。図２２に示すように、本例の半導体チップ１２０は、トランジスタ部７０およびダイオード部８０が、ＸＹ面内において交互に周期的に配列されている。図２２は、トランジスタ部７０がＸ軸方向に３つ、Ｙ軸方向に７つ設けられ、ダイオード部８０がＸ軸方向に３つ、Ｙ軸方向に６つ設けられる一例を示している。
Ｘ軸方向に同じ位置を有するトランジスタ部７０およびダイオード部８０と、当該トランジスタ部７０および当該ダイオード部のＸ軸正側または負側で隣り合う、別のトランジスタ部７０およびダイオード部８０との間には、分割部４６が設けられてよい。分割部４６には、トランジスタ部７０にゲート電圧を供給するゲートランナー４８が設けられてよい。
幅ＷＩは、トランジスタ部７０のＹ軸方向における幅である。幅ＷＦはダイオード部８０のＹ軸方向における幅である。幅Ｗｈは、後述するように、Ｘ軸正側のウェル領域１１の端部から、Ｘ軸負側のウェル領域１１の端部までの幅である。当該幅は、ベース領域１４が半導体基板１０の上面２１側に設けられ、且つウェル領域１１が設けられていない部分の幅に等しい。
トランジスタ部７０において、幅Ｗｈで示される領域には、上面２１に露出してコンタクト領域１５およびエミッタ領域１２が設けられる。ダイオード部８０において、幅Ｗｈで示される領域には、上面２１に露出してコンタクト領域１５およびベース領域１４が設けられる。
半導体チップ１２０の外周縁と、トランジスタ部７０およびダイオード部８０の間には、エッジ終端部があってよい。また、エッジ終端部とトランジスタ部７０およびダイオード部８０の間には、ゲート金属層５０と、ゲート金属層５０が集約されたゲートパッド部（不図示）、または他の所定のパッド部があってよい。トランジスタ部７０およびダイオード部８０の配列方向（Ｙ軸方向）において、外周側の両端にはトランジスタ部７０が配置されてよい。当該トランジスタ部７０は、エッジ終端部と対向していてよい。
本例の半導体チップ１２０には、上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４が設けられる。図２２において、上面視で上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４が設けられる範囲を、それぞれ斜線部で示している。上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４は、Ｘ軸正側のエッジ終端部からＸ軸負側のエッジ終端部まで、分割部４６をまたいでＸ軸方向に連続して設けられてよい。
上面側ライフタイム制御領域７２は、ダイオード部８０のＹ軸正側で隣り合うトランジスタ部７０のＹ軸方向における一部から、当該ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０のＹ軸方向における一部まで、Ｙ軸方向に連続して設けられてよい。即ち、上面側ライフタイム制御領域７２は、ダイオード部８０のＹ軸方向における全体を覆うように、当該ダイオード部８０のＹ軸正側で隣り合うトランジスタ部７０から、Ｙ軸負側で隣り合うトランジスタ部７０まで、Ｙ軸方向に連続して設けられてよい。トランジスタ部７０のＹ軸方向における中央部には、上面側ライフタイム制御領域７２が設けられなくてよい。
下面側ライフタイム制御領域７４は、トランジスタ部７０のうちダイオード部８０に隣り合う領域から、当該ダイオード部８０のうち当該トランジスタ部７０に隣り合う領域まで、Ｙ軸方向に連続して設けられてよい。即ち、下面側ライフタイム制御領域７４は、トランジスタ部７０とダイオード部８０との境界をまたいで、当該トランジスタ部７０から当該ダイオード部８０にわたって、Ｙ軸方向に連続して設けられてよい。
ダイオード部８０のＹ軸方向における中央部には、下面側ライフタイムキラーが設けられなくてよい。上面視で、ダイオード部８０にＹ軸正側で隣り合うトランジスタ部７０との境界と重なる領域に設けられる下面側ライフタイム制御領域７４と、Ｙ軸負側で隣り合うトランジスタ部７０との境界と重なる領域に設けられる下面側ライフタイム制御領域７４は、それぞれ別の下面側ライフタイム制御領域７４であってよい。
図２３は、図２２における領域Ａ１の拡大図である。図２３は、ダイオード部８０におけるカソード領域８２およびフローティング領域１７の構成を示す図である。図２３においては、ダイオード部８０およびトランジスタ部７０に設けられるゲートトレンチ部４０およびダミートレンチ部３０等、カソード領域８２およびフローティング領域１７以外の構成を省略して示している。
本例の半導体装置３００は、ダイオード部８０において、カソード領域８２のＸＹ平面内における内側に、フローティング領域１７がＸ軸方向に１０個、Ｙ軸方向に２個設けられる。また、本例の半導体装置３００は、ダイオード部８０およびトランジスタ部７０のＸ軸正側に、Ｐ＋型のウェル領域１１の端部Ｓが設けられる。また、本例の半導体装置３００は、ダイオード部８０およびトランジスタ部７０のＸ軸負側に、Ｐ＋型のウェル領域１１の端部Ｓ'が設けられる。本例において、ウェル領域１１はトランジスタ部７０とダイオード部８０が交互に配置された領域の外側に設けられている。言い換えると、本例においては、端部Ｓよりもトランジスタ部７０およびダイオード部８０の内部の領域にはウェル領域１１が設けられていない。
カソード領域８２と、コンタクトホール５４、ダミートレンチ部３０、および、コンタクトホール５４のＸ軸方向における端部に設けられたコンタクト領域１５等、カソード領域８２以外の構成との位置関係は、図１および図１８に示した上面図における位置関係と等しくてよい。
本例の半導体装置３００は、ダイオード部８０のＹ軸正側およびＹ軸負側の双方に、当該ダイオード部８０と隣り合ってトランジスタ部７０が設けられる。トランジスタ部７０のＹ軸方向の幅ＷＩは、ダイオード部８０のＹ軸方向の幅ＷＦよりも大きくてよい。幅ＷＩは、幅ＷＦの２倍以上５倍以下であってよい。幅ＷＩは、１２００μｍ以上２０００μｍ以下であってよい。幅ＷＩは、一例として１５００μｍである。幅ＷＦは、４００μｍ以上６００μｍ以下であってよい。幅ＷＦは、一例として５００μｍである。
また、Ｘ軸正側のウェル領域１１の端部Ｓから、Ｘ軸負側のウェル領域１１の端部Ｓ'までの幅Ｗｈは、幅ＷＩより大きくてよい。幅Ｗｈは、幅ＷＩの１．５倍以上３倍以下であってよい。幅Ｗｈは、３０００μｍ以上３６００μｍ以下であってよい。幅Ｗｈは、一例として３１００μｍである。
幅Ｗｈは、幅ＷＩと幅ＷＦの和よりも大きくてよい。本例の半導体装置３００は、幅Ｗｈが幅ＷＩと幅ＷＦの和よりも大きいので、トランジスタ部７０がオン状態となる場合、またはダイオード部８０が導通状態となる場合に、スナップバック現象を抑制できる。スナップバック現象とは、コレクタ電極２４とエミッタ電極５２との間に流れる電流の増加に対して、コレクタ電極２４とエミッタ電極５２との間の電圧が急に減少する現象である。
本例の半導体装置３００は、上面側ライフタイム制御領域７２が、ダイオード部８０のＹ軸正側で隣り合うトランジスタ部７０のＹ軸方向における一部から、当該ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０のＹ軸方向における一部まで、Ｙ軸方向に連続して設けられる。上面側ライフタイム制御領域７２は、トランジスタ部７０およびダイオード部８０のＸ軸正側に設けられるウェル領域１１からＸ軸負側に設けられるウェル領域１１まで、Ｘ軸方向に連続して設けられてよい。図２３において、上面側ライフタイム制御領域が設けられる領域を斜線部で示している。上面側ライフタイム制御領域７２は、トランジスタ部７０のＹ軸方向における一部には設けられなくてよい。
長さＬｓは、上面側ライフタイム制御領域７２のＹ軸方向における長さである。距離Ｂは、ダイオード部８０にＹ軸正側で隣り合うトランジスタ部７０との境界から、上面側ライフタイム制御領域７２のＹ軸正側の端までの距離である。また、距離Ｂは、ダイオード部８０にＹ軸負側で隣り合うトランジスタ部７０との境界から、上面側ライフタイム制御領域７２のＹ軸負側の端までの距離である。
本例の半導体装置３００は、下面側ライフタイム制御領域７４が、トランジスタ部７０のうちダイオード部８０に隣り合う領域から、当該ダイオード部８０のうち当該トランジスタ部７０に隣り合う領域まで、Ｙ軸方向に連続して設けられる。即ち、本例において、下面側ライフタイム制御領域７４は、トランジスタ部７０とダイオード部８０との境界をまたいで、当該トランジスタ部７０から当該ダイオード部８０にわたって、Ｙ軸方向に連続して設けられる。長さＬｂは、下面側ライフタイム制御領域７４のＹ軸方向における長さである。
本例の半導体装置３００は、ダイオード部８０のＹ軸方向における中央部に下面側ライフタイムキラーが設けられない。また、本例においては、半導体基板１０の上面視で、ダイオード部８０にＹ軸正側で隣り合うトランジスタ部７０との境界と重なる領域と、Ｙ軸負側で隣り合うトランジスタ部７０との境界と重なる領域とには、それぞれ別の下面側ライフタイム制御領域７４が設けられる。
下面側ライフタイム制御領域７４は、上面視で、フローティング領域１７のうち、トランジスタ部７０とダイオード部８０との境界側のＹ軸方向における一部と重なるように設けられてよい。距離Ｃは、ダイオード部８０のＹ軸正側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸負側の端までの距離である。また、距離Ｃは、ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸正側の端までの距離である。
距離Ｄは、Ｙ軸正側の下面側ライフタイム制御領域７４のＹ軸負側の端から、Ｙ軸負側の下面側ライフタイム制御領域７４のＹ軸正側の端までの、Ｙ軸方向における距離である。距離Ａは、Ｙ軸正側の下面側ライフタイム制御領域７４のＹ軸正側の端から、上面側ライフタイム制御領域７２のＹ軸正側の端までの、Ｙ軸方向における距離である。
距離Ａは、距離Ｂよりも小さくてよい。即ち、トランジスタ部７０において、下面側ライフタイム制御領域７４は、上面側ライフタイム制御領域７２よりもダイオード部８０側に配置されてよい。本例の半導体装置３００は、距離Ａが距離Ｂよりも小さいので、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。このため、本例の半導体装置３００は、ダイオード部８０の逆回復特性を改善できる。なお、距離Ａは、距離Ｂの０．２５倍以上０．５倍以下であってよい。また、距離Ａは、５０μｍ以上１００μｍ以下であってよい。
長さＬｂは、距離Ｃよりも長くてよい。即ち、トランジスタ部７０とダイオード部８０との境界からダイオード部８０側に設けられる下面側ライフタイム制御領域７４よりも、当該境界からトランジスタ部７０側に設けられる下面側ライフタイム制御領域７４の方が、Ｙ軸方向に長くてよい。本例の半導体装置３００は、長さＬｂが距離Ｃよりも長いので、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制できる。このため、本例の半導体装置３００は、ダイオード部８０の逆回復特性を改善できる。
図２４は、図２３における領域Ｂ１の拡大図である。図２４は、図２３におけるダイオード部８０のＸ軸正側のウェル領域１１の端ＳからＸ軸負側のウェル領域１１の端Ｓ'までを、拡大して示している。本例の半導体装置３００は、ダイオード部８０において、カソード領域８２のＸＹ平面内における内側に、フローティング領域１７が、Ｘ軸方向に１０個、Ｙ軸方向に２個設けられる。
幅Ｗｗｃは、Ｘ軸正側のウェル領域１１の端部Ｓからカソード領域８２のＸ軸正側の端までのＸ軸方向における幅である。また、幅Ｗｗｃは、Ｘ軸負側のウェル領域１１の端部Ｓ'からカソード領域８２のＸ軸負側の端までのＸ軸方向における幅である。
幅Ｗｗｃは、ダイオード部８０の幅ＷＦよりも小さくてよい。幅Ｗｗｃは、幅ＷＦの０．２５倍以上０．７５倍以下であってよい。幅Ｗｗｃは、１５０μｍ以上３００μｍ以下であってよい。幅Ｗｗｃは、一例として２５０μｍである。
コンタクトホール５４は、Ｙ軸方向に複数並んで設けられる。図２４においては、コンタクトホール５４は１つが図示されているが、実際には、図１および図１８に示した上面図から明らかなように、Ｘ軸方向における位置が当該コンタクトホール５４の端部Ｔの位置に等しく、且つ、当該コンタクトホール５４の端部Ｔ'の位置に等しいコンタクトホール５４が、Ｙ軸方向に複数設けられている。
幅Ｗｗｃａは、ウェル領域１１のＸ軸正側の端部Ｓと、コンタクトホール５４のＸ軸正側の端部Ｔとの間のＸ軸方向における幅である。また、幅Ｗｗｃａは、ウェル領域１１のＸ軸負側の端部Ｓ'と、コンタクトホール５４のＸ軸負側の端部Ｔ'との間のＸ軸方向における幅である。
本例において、コンタクトホール５４のＸ軸正側の端部Ｔは、ウェル領域１１のＸ軸正側の端部ＳからＸ軸負側に、幅Ｗｗｃａ離れて設けられている。また、コンタクトホール５４のＸ軸負側の端部Ｔ'は、ウェル領域１１のＸ軸負側の端部Ｓ'からＸ軸正側に、幅Ｗｗｃａ離れて設けられている。コンタクトホール５４は、端部Ｔから端部Ｔ'まで、Ｘ軸方向に連続して設けられてよい。
幅Ｗｗｃｂは、コンタクトホール５４の端部Ｔとカソード領域８２のＸ軸正側の端との間のＸ軸方向における幅である。また、幅Ｗｗｃｂは、コンタクトホール５４の端部Ｔ'とカソード領域８２のＸ軸負側の端との間のＸ軸方向における幅である。
幅Ｗｗｃａは、幅Ｗｗｃｂよりも小さくてよい。幅Ｗｗｃａは、幅Ｗｗｃｂの０．１倍以上０．９倍以下であってよい。幅Ｗｗｃａは、２０μｍ以上１１０μｍ以下であってよい。幅Ｗｗｃｂは、１２０μｍ以上１８０μｍ以下であってよい。幅Ｗｗｃａは、一例として１００μｍである。幅Ｗｗｃｂは、一例として１５０μｍである。幅Ｗｗｃａと幅Ｗｗｃｂの和は、幅Ｗｗｃである。
本例において、カソード領域８２のＸＹ平面内における内側には、フローティング領域１７が設けられる。フローティング領域１７は、コレクタ電極２４およびエミッタ電極５２のいずれにも電気的に接続されない。
本例において、フローティング領域１７は、ＸＹ平面内において格子状に設けられる。格子状とは、フローティング領域１７がＸ軸方向およびＹ軸方向の双方に、周期的に配列されている状態を指す。本例において、フローティング領域１７はＹ軸方向に２つ設けられ、Ｘ軸方向に１０個設けられる。
開口領域８５は、Ｘ軸方向に隣り合って設けられる２つのフローティング領域１７のＸ軸方向における間の領域である。また、開口領域８５は、Ｙ軸方向に隣り合って設けられる２つのフローティング領域１７のＹ軸方向における間の領域である。本例において、フローティング領域１７は、カソード領域８２のＸ軸負側からＸ軸正側にわたって、開口領域８５を挟んで１０個設けられる。
幅Ｗｆｆ２は、開口領域８５のＸ軸方向における幅である。幅Ｗｆｆ２は、フローティング領域１７のＸ軸方向における幅Ｗｆｌ２よりも小さい。幅Ｗｆｆ２は、ダイオード部８０の幅ＷＦより小さくてよい。幅Ｗｆｆ２は、幅ＷＦの０．０１倍以上０．０５倍以下であってよい。幅Ｗｆｆ２は、６μｍ以上２０μｍ以下であってよい。幅Ｗｆｆ２は、一例として１０μｍである。
フローティング領域１７のＸ軸方向における幅Ｗｆｌ２は、ダイオード部８０の幅ＷＦより小さくてよい。幅Ｗｆｌ２は、幅ＷＦの０．２５倍以上０．７５倍以下であってよい。幅Ｗｆｌ２は、１５０μｍ以上３００μｍ以下であってよい。幅Ｗｆｌ２は、一例として２４０μｍである。
フローティング領域１７のＹ軸方向における幅Ｗｆｌ１は、ダイオード部８０の幅ＷＦより小さくてよい。幅Ｗｆｌ１は、幅ＷＦの０．２５倍以上０．７５倍以下であってよい。幅Ｗｆｌ１は、１５０μｍ以上３００μｍ以下であってよい。幅Ｗｆｌ１は、幅Ｗｆｌ２と等しくてもよいし、異なっていてもよい。幅Ｗｆｌ１は、一例として２４０μｍである。
幅Ｗｃｆ２は、カソード領域８２のＸ軸正側の端と、Ｘ軸方向の最も正側に配置されるフローティング領域１７のＸ軸正側の端との間のＸ軸方向における幅である。幅Ｗｃｆ２は、幅Ｗｆｆ２よりも小さくてよい。幅Ｗｃｆ２は、幅Ｗｆｆ２の０．１倍以上０．９倍以下であってよい。幅Ｗｃｆ２は、ゼロでなければよい。幅Ｗｃｆ２は、２μｍ以上６μｍ以下であってよい。幅Ｗｃｆ２は、一例として５μｍである。なお、カソード領域８２のＸ軸負側の端と、Ｘ軸方向の最も負側に配置されるフローティング領域１７のＸ軸負側の端との間のＸ軸方向における幅も、幅Ｗｃｆ２に等しくてよい。
本例の半導体装置３００において、フローティング領域１７は、Ｙ軸方向に開口領域８５を挟んで２つ設けられる。ここで、幅Ｗｆｆ１は、開口領域８５のＹ軸方向における幅である。幅Ｗｆｆ１は、幅Ｗｆｌ１よりも小さくてよい。幅Ｗｆｆ１は、ダイオード部８０の幅ＷＦよりも小さくてよい。幅Ｗｆｆ１は、ダイオード部８０の幅ＷＦの０．０１倍以上０．０５倍以下であってよい。幅Ｗｆｆ１は、６μｍ以上２０μｍ以下であってよい。幅Ｗｆｆ１は、幅Ｗｆｆ２と等しくてもよいし、異なっていてもよい。幅Ｗｆｆ１は、一例として１０μｍである。
カソード領域８２の内側に配置される複数のフローティング領域１７のＸＹ平面内における面積の合計は、当該カソード領域８２のＸＹ平面内における面積よりも小さくてよい。当該複数のフローティング領域１７のＸＹ平面内における面積の合計は、当該カソード領域８２のＸＹ平面内における面積の５０％以上９９％以下であってよい。一例として、Ｗｈが３１００μｍ、Ｗｗｃが２５０μｍ、Ｗｆｌ２およびＷｆｌ１が２４０μｍ、Ｗｃｆ２およびＷｃｆ１が５μｍ、並びにＷｆｆ２およびＷｆｆ１が１０μｍの場合、ＸＹ平面内において、カソード領域８２の面積に占める複数のフローティング領域１７の面積の合計は、８８．６％となる。即ち、カソード領域８２の一部分は、フローティング領域１７に覆われなくてよい。本例の半導体装置３００は、カソード領域８２の一部分がフローティング領域１７に覆われないので、ダイオード部８０がダイオード動作できる。
幅Ｗｃｆ１は、カソード領域８２のＹ軸正側の端から、Ｙ軸正側のフローティング領域１７のＹ軸正側の端までの幅である。また、幅Ｗｃｆ１は、カソード領域８２のＹ軸負側の端から、Ｙ軸負側のフローティング領域１７のＹ軸負側の端までの幅である。
幅Ｗｃｆ１は、ダイオード部８０の幅ＷＦより小さくてよい。幅Ｗｃｆ１は、幅ＷＦの０．０１倍以上０．０５倍以下であってよい。幅Ｗｃｆ１は、ゼロでなければよい。また、幅Ｗｃｆ１は、幅Ｗｃｆ２と等しくてもよいし、異なっていてもよい。幅Ｗｃｆ１は、２μｍ以上６μｍ以下であってよい。幅Ｗｃｆ１は、一例として５μｍである。
幅Ｗｃｎｔは、コンタクトホール５４の配列方向（Ｙ軸方向）の幅である。幅Ｗｃｎｔは、Ｗｆｆ２より小さくてよい。本例において幅Ｗｃｎｔは、Ｗｆｆ１より小さくてよい。本例において幅Ｗｃｎｔは、Ｗｃｆ２より小さくてよい。本例において幅Ｗｃｎｔは、Ｗｃｆ１より小さくてよい。幅Ｗｃｎｔは、０．３μｍ以上０．７μｍ以下であってよい。幅Ｗｃｎｔは、一例として０．５μｍである。
本例において、上面側ライフタイム制御領域７２は、上面視で領域Ｂ１の全面に設けられる。本例において、下面側ライフタイム制御領域７４は、Ｘ軸方向における領域ＢのＸ軸正側から負側まで、連続して設けられる。本例において、下面側ライフタイム制御領域７４は、上面視でダイオード部８０にＹ軸正側で隣り合うトランジスタ部７０との境界と重なる領域と、Ｙ軸負側で隣り合うトランジスタ部７０との境界と重なる領域とに、それぞれ設けられる。本例において、ダイオード部８０のＹ軸方向における中央部には、下面側ライフタイム制御領域７４が設けられない。
距離Ｃは、ダイオード部８０のＹ軸正側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸負側の端までの距離である。また、距離Ｃは、ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸正側の端までの距離である。距離Ｄは、Ｙ軸正側の下面側ライフタイム制御領域７４のＹ軸負側の端から、Ｙ軸負側の下面側ライフタイム制御領域７４のＹ軸正側の端までの、Ｙ軸方向における距離である。即ち、距離Ｄは、Ｙ軸方向において、下面側ライフタイム制御領域７４が設けられない領域の幅である。
図２５は、図２４における領域Ｂ２の拡大図である。本例において、幅Ｗｃｆ２は、カソード領域８２のＸ軸正側の端と、Ｘ軸方向において最も正側に配置されるフローティング領域１７のＸ軸正側の端との間のＸ軸方向における幅である。また、幅Ｗｃｆ１は、カソード領域８２のＹ軸正側の端と、Ｙ軸正側のフローティング領域１７のＹ軸正側の端との間のＹ軸方向における幅である。幅Ｗｃｆ１は、一例として５μｍである。
幅Ｗｆｆ２は、開口領域８５のＸ軸方向における幅である。幅Ｗｆｌ２は、フローティング領域１７のＸ軸方向における幅である。幅Ｗｃｆ２は、幅Ｗｆｌ２よりも小さくてよい。本例の半導体装置３００は、幅Ｗｃｆ２が幅Ｗｆｌ２よりも小さいので、ダイオード部８０の端部において、カソード領域８２からの電子の注入を抑制できる。距離Ｃは、ダイオード部８０にＹ軸正側で隣り合うトランジスタ部７０との境界と、下面側ライフタイム制御領域７４のＹ軸負側の端との間のＹ軸方向における距離である。
図２６は、図２４におけるｈ−ｈ'断面の一例を示す図である。ダイオード部８０においては、上面２１に設けられるベース領域１４の下方に、第１導電型の高濃度領域１９が設けられてよい。本例の高濃度領域１９は、一例としてＮ＋型である。ダイオード部８０には、高濃度領域１９が設けられなくてもよい。
高濃度領域１９は、Ｚ軸方向に複数設けられてもよい。本例においては、高濃度領域１９が２つ、即ち、高濃度領域１９−１および高濃度領域１９−２が設けられている。Ｚ軸方向において、高濃度領域１９−１と高濃度領域１９−２の間には、Ｎ型の領域が設けられる。当該Ｎ型の領域におけるドーピング濃度は、高濃度領域１９−１および高濃度領域１９−２よりも低濃度であってよい。当該Ｎ型の領域におけるドーピング濃度は、ドリフト領域１８のドーピング濃度と等しいか、またはドリフト領域１８のドーピング濃度よりも高濃度であってよい。
高濃度領域１９においては、ドリフト領域１８と比べて、電荷中性条件により正孔の濃度が減少する。即ち、高濃度領域１９が、ベース領域１４からドリフト領域１８への正孔の注入を抑制する。このため、本例の半導体装置３００は、ベース領域１４からドリフト領域１８への少数キャリアの注入効率を格段に低減できる。
少数キャリアの注入効率は、高濃度領域１９の個数が多いほど低減される。このため、高濃度領域１９の個数が多いほど、ダイオード部８０の逆回復特性、特にリカバリー電流が大きく低減される。
本例の半導体装置３００は、ダイオード部８０において、カソード領域８２の上方に設けられたバッファ領域２０内に、フローティング領域１７が設けられる。本例において、フローティング領域１７は、ｈ−ｈ'断面において、Ｙ軸方向に２つ設けられる。
本例においては、半導体基板１０の下面２３と平行な面内において、コレクタ領域２２とカソード領域８２との境界位置が２つ存在する。境界位置Ｐ１は、Ｙ軸正側の境界位置である。また、境界位置Ｐ１'は、Ｙ軸負側の境界位置である。境界位置Ｐ１およびＰ１'は、ｈ−ｈ'断面と平行な断面における境界位置である。本例において、ｈ−ｈ'断面は下面２３と垂直であり、且つ、ダミートレンチ部３０の配列方向と平行な面である。
本例においては、下面２３と平行な面内において、フローティング領域１７の端部位置が２つ存在する。端部位置Ｐ２は、Ｙ軸正側に配置されるフローティング領域１７の、境界位置Ｐ１に最も近い端部のＹ軸方向における位置である。また、端部位置Ｐ２'は、Ｙ軸負側に配置されるフローティング領域１７の、境界位置Ｐ１'に最も近い端部のＹ軸方向における位置である。フローティング領域１７は、端部位置Ｐ２から端部位置Ｐ２'まで、Ｙ軸方向に複数設けられてよい。本例においては、フローティング領域１７は、端部位置Ｐ２から端部位置Ｐ２'まで、Ｙ軸方向に２つ設けられる。
また、本例においては、Ｚ軸方向においてフローティング領域１７と略同一の深さ位置に、フローティング領域１７が設けられていない開口領域８５が存在する。開口領域８５は、Ｙ軸方向においてフローティング領域１７に挟まれた領域を指してよい。一例として、開口領域８５はＮ＋型の領域である。開口領域８５のドーピング濃度は、ドリフト領域１８またはバッファ領域２０のドーピング濃度と略同一であってよい。開口領域８５は、フローティング領域１７が形成されずに残存したドリフト領域１８またはバッファ領域２０であってよい。
幅Ｗｃｆ１は、端部位置Ｐ１から端部位置Ｐ２までの幅である。また、幅Ｗｃｆ１は、端部位置Ｐ１'から端部位置Ｐ２'までの幅である。幅Ｗｆｆ１は、Ｙ軸方向において、開口領域８５を挟んで隣り合う２つのフローティング領域１７の間隔である。幅Ｗｃｆ１は、幅Ｗｆｆ１よりも小さくてよい。幅Ｗｃｆ１は、幅Ｗｆｆ１の半分以下であってよく、１／４以下であってもよい。幅Ｗｃｆ１は、ゼロでなければよい。本例の半導体装置３００は、幅Ｗｃｆ１が小さいので、ダイオード部８０の端部において、カソード領域８２からの電子の注入を抑制できる。
幅Ｗｄは、フローティング領域１７のＺ軸方向の幅である。幅Ｗｄは、幅Ｗｃｆ１よりも小さくてよい。幅Ｗｄは、幅Ｗｃｆ１の０．０５倍以上０．５倍以下であってよい。幅Ｗｄは、０．３μｍ以上１μｍ以下であってよい。幅Ｗｄは、一例として０．５μｍである。
本例の半導体装置３００は、上面２１側に上面側ライフタイム制御領域７２が設けられる。また、下面２３側に下面側ライフタイム制御領域７４が設けられる。上面側ライフタイム制御領域７２のライフタイムキラー濃度のピークは、上面２１からＺ軸負側に距離Ｄｓの位置に設けられる。下面側ライフタイム制御領域７４のライフタイムキラー濃度のピークは、下面２３からＺ軸正側に距離Ｄｂの位置に設けられる。距離Ｄｓおよび距離Ｄｂは、共に半導体基板１０の厚さＴの１／２よりも小さくてよい。距離Ｄｂは、距離Ｄｓよりも小さくてよい。距離Ｄｓは、１０μｍ以上３０μｍ以下であってよい。距離Ｄｓは、一例として１７μｍである。距離Ｄｂは、５μｍ以上２０μｍ以下であってよい。距離Ｄｂは、一例として１０μｍである。
本例において、上面側ライフタイム制御領域７２は、ｈ−ｈ'断面においてＹ軸方向における全体に設けられる。即ち、本例において、上面側ライフタイム制御領域７２は、ダイオード部８０のＹ軸正側に隣り合うトランジスタ部７０からＹ軸正側に隣り合うトランジスタ部７０にわたって、当該ダイオード部８０を通ってＹ軸方向に連続して設けられる。
距離Ｃは、ダイオード部８０のＹ軸正側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸負側の端までのＹ軸方向における距離である。また、距離Ｃは、ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸正側の端までのＹ軸方向における距離である。距離Ｄは、Ｙ軸正側の下面側ライフタイム制御領域７４のＹ軸負側の端と、Ｙ軸負側の下面側ライフタイム制御領域７４のＹ軸正側の端との間のＹ軸方向における距離である。即ち、距離Ｄは、Ｙ軸方向において、下面側ライフタイム制御領域７４が設けられない領域の幅である。
距離Ｄは、幅ＷＦの９５％以上９９％以下であってよい。より好ましくは、距離Ｄは、幅ＷＦの９８％であってよい。即ち、下面側ライフタイム制御領域７４が設けられる領域は、Ｙ軸方向において、幅ＷＦの１％以上５％以下であってよく、より好ましくは２％以上４％以下であってよい。本例の半導体装置３００は、ダイオード部８０にフローティング領域１７が設けられるので、ダイオード部８０において、半導体基板１０の深さ方向におけるキャリア分布を調整できる。
また、本例の半導体装置３００は、トランジスタ部７０に下面側ライフタイム制御領域７４が設けられるので、ドリフト領域１８に生じた少数キャリアの正孔が、短いライフタイムで多数キャリアの電子と相殺しやすくなる。このため、本例の半導体装置３００は、トランジスタ部７０のリーク電流特性を改善できる。また、本例の半導体装置３００は、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。
図２７は、図２４におけるｊ−ｊ'断面の一例を示す図である。ｊ−ｊ'断面は、図２６におけるＪ''―Ｊ'''線を通るＸＺ平面である。本例の半導体装置３００は、ダイオード部８０において、カソード領域８２の上方に設けられたバッファ領域２０内に、フローティング領域１７が設けられる。
本例の半導体装置３００は、ｊ−ｊ'断面において、上面２１側に上面側ライフタイム制御領域７２が設けられる。当該ｊ−ｊ'断面においては、下面２３側に下面側ライフタイム制御領域７４が設けられない。
本例においては、半導体基板１０の下面２３と平行な面内において、コレクタ領域２２とカソード領域８２との境界位置が２つ存在する。境界位置Ｐ５は、Ｘ軸負側の境界のＸ軸方向における位置である。また、境界位置Ｐ５'は、Ｘ軸正側の境界のＸ軸方向における位置である。境界位置Ｐ５およびＰ５'は、ｊ−ｊ'断面と平行な断面における境界位置である。本例において、ｊ−ｊ'断面は下面２３と垂直であり、且つ、ダミートレンチ部３０の延伸方向と平行な面である。
本例においては、下面２３と平行な面内において、フローティング領域１７の端部位置が２つ存在する。端部位置Ｐ６は、Ｘ軸方向において最も負側に配置されるフローティング領域１７の、境界位置Ｐ５に最も近い端部のＸ軸方向における位置である。また、端部位置Ｐ６'は、Ｘ軸方向において最も正側に配置されるフローティング領域１７の、境界位置Ｐ５'に最も近い端部のＸ軸方向における位置である。
また、本例においては、Ｚ軸方向において、フローティング領域１７と略同一深さ位置には、フローティング領域１７が設けられていない開口領域８５が存在する。開口領域８５は、Ｘ軸方向においてフローティング領域１７に挟まれた領域を指してよい。一例として、開口領域８５はＮ＋型の領域である。開口領域８５のドーピング濃度は、ドリフト領域１８またはバッファ領域２０のドーピング濃度と略同一であってよい。開口領域８５は、フローティング領域１７が形成されずに残存したドリフト領域１８またはバッファ領域２０であってよい。
幅Ｗｆｌ２は、フローティング領域１７のＸ軸方向における幅である。幅Ｗｃｆ２は、境界位置Ｐ５と端部位置Ｐ６との間のＸ軸方向における幅である。また、幅Ｗｃｆ２は、境界位置Ｐ５'と端部位置Ｐ６'との間のＸ軸方向における幅である。また、幅Ｗｆｆ２は、Ｘ軸方向において、開口領域８５を挟んで隣り合う２つのフローティング領域１７の間隔である。幅Ｗｃｆ２は、幅Ｗｆｆ２よりも小さくてよい。本例の半導体装置３００は、ダイオード部８０において、フローティング領域１７をＸＹ平面内において格子状に設けているので、ダイオード部８０の逆回復時のサージ電圧（オーバーシュート電圧）を抑制できる。
図２８は、図２２における領域Ａ１の他の拡大図である。本例の半導体装置３００は、図２３に示す半導体装置３００と同様に、ダイオード部８０のＹ軸正側および負側に、ダイオード部８０と隣り合ってトランジスタ部７０が設けられる。
本例の半導体装置３００は、ダイオード部８０におけるフローティング領域１７の配置が、図２３に示す半導体装置３００と異なる。本例の半導体装置３００は、ダイオード部８０において、ＸＹ平面内におけるカソード領域８２の内側に、フローティング領域１７が、破線部で示すカソード領域８２のＹ軸正側の境界側からＹ軸負側の境界側まで、連続的に設けられる。フローティング領域１７がＹ軸方向に連続的に設けられるとは、カソード領域８２のＹ軸正側の境界側からＹ軸負側の境界側までのＹ軸方向何れの場所においても、Ｘ軸方向に、フローティング領域１７が設けられない領域が無いことを指す。
図２９は、図２８における領域Ｃ１の拡大図である。図２９は、図２８におけるダイオード部８０のＸ軸正側のウェル領域１１の端ＳからＸ軸負側のウェル領域１１の端Ｓ'までを、拡大して示している。
本例においては、フローティング領域１７は、ＸＹ平面内においてストライプ状に設けられる。ストライプ状とは、長方形状のフローティング領域１７が、当該長方形の短辺方向に、所定の間隔を置いて複数設けられている状態を指す。本例のフローティング領域１７は、Ｙ軸方向を長辺、Ｘ軸方向を短辺とする長方形状である。本例においては、当該フローティング領域１７が、カソード領域８２のＸ軸方向における最も負側から最も正側にわたって、Ｘ軸方向に複数設けられてい。幅Ｗｆｆ２'は、Ｘ軸方向に隣り合って設けられる２つのフローティング領域１７の間のＸ軸方向における幅である。
幅Ｗｆｆ２'は、ダイオード部８０の幅ＷＦより小さくてよい。幅Ｗｆｆ２'は、幅ＷＦの０．０１倍以上０．０５倍以下であってよい。幅Ｗｆｆ２'は、６μｍ以上２０μｍ以下であってよい。幅Ｗｆｆ２'は、一例として１０μｍである。
幅Ｗｆｌ２'は、フローティング領域１７のＸ軸方向の幅である。幅Ｗｆｌ２'は、ダイオード部８０の幅ＷＦよりも小さくてよい。幅Ｗｆｌ２'は、幅ＷＦの０．０４倍以上０．１３倍以下であってよい。幅Ｗｆｌ２'は、２５μｍ以上５０μｍ以下であってよい。幅Ｗｆｌ２'は、一例として４０μｍである。
幅Ｗｆｌ１'は、フローティング領域１７のＹ軸方向における幅である。幅Ｗｆｌ１'は、ダイオード部８０の幅ＷＦより小さくてよい。幅Ｗｆｌ１'は、幅ＷＦの０．５倍以上０．９９倍以下であってよい。幅Ｗｆｌ１'は、４４０μｍ以上５４０μｍ以下であってよい。幅Ｗｆｌ１'は、一例として４９０μｍである。
幅Ｗｃｆ２は、カソード領域８２のＸ軸正側の端と、Ｘ軸方向において最も正側に配置されるフローティング領域１７のＸ軸正側の端との間のＸ軸方向における幅である。また、幅Ｗｃｆ２は、カソード領域８２のＸ軸負側の端と、Ｘ軸方向において最も負側に配置されるフローティング領域１７のＸ軸負側の端との間のＸ軸方向における幅である。
幅Ｗｃｆ２は、幅Ｗｆｆ２'よりも小さくてよい。幅Ｗｃｆ２は、幅Ｗｆｆ２'の０．１倍以上０．９倍以下であってよい。幅Ｗｃｆ２は、ゼロでなければよい。幅Ｗｃｆ２は、２μｍ以上６μｍ以下であってよい。幅Ｗｃｆ２は、一例として５μｍである。
カソード領域８２の内側に配置される複数のフローティング領域１７のＸＹ平面内における面積の合計は、当該カソード領域８２のＸＹ平面内における面積よりも小さくてよい。当該複数のフローティング領域１７のＸＹ平面内における面積の合計は、当該カソード領域８２のＸＹ平面内における面積の５０％以上９９％以下であってよい。一例として、Ｗｈが３１００μｍ、Ｗｗｃが２５０μｍ、Ｗｆｌ２'が４０μｍ、Ｗｆｌ１'が４９０μｍ、Ｗｃｆ２およびＷｃｆ１が５μｍ、並びにＷｆｆ２'が１０μｍの場合、フローティング領域１７は、上面視で、カソード領域８２の内側にＸ軸方向に５１個、Ｙ軸方向に１個、設けられる。この場合、カソード領域８２の面積に占める複数のフローティング領域１７の面積の合計は、７６．８％となる。本例の半導体装置３００は、カソード領域８２の一部分がフローティング領域１７に覆われないので、ダイオード部８０がダイオード動作できる。
カソード領域８２のＹ軸正側の端と、フローティング領域１７のＹ軸正側の端との間のＹ軸方向における幅Ｗｃｆ１は、ダイオード部８０の幅ＷＦよりも小さくてよい。幅Ｗｃｆ１は、幅ＷＦの０．０１倍以上０．０５倍以下であってよい。また、幅Ｗｃｆ１は、幅Ｗｃｆ２と等しくてもよいし、異なっていてもよい。幅Ｗｃｆ１は、ゼロでなければよい。幅Ｗｃｆ１は、２μｍ以上６μｍ以下であってよい。幅Ｗｃｆ１は、一例として５μｍである。なお、カソード領域８２のＹ軸負側の端から、フローティング領域１７のＹ軸負側の端までの幅も、幅Ｗｃｆ１に等しくてよい。
本例において、上面側ライフタイム制御領域７２は、上面視で領域Ｂ１の全面に設けられる。本例において、下面側ライフタイム制御領域７４は、Ｘ軸方向において領域ＢのＸ軸正側から負側まで、連続して設けられる。本例において、下面側ライフタイム制御領域７４は、上面視でダイオード部８０にＹ軸正側で隣り合うトランジスタ部７０との境界と重なる領域と、Ｙ軸負側で隣り合うトランジスタ部７０との境界と重なる領域とに、それぞれ設けられる。本例において、ダイオード部８０のＹ軸方向における中央部には、下面側ライフタイム制御領域７４が設けられない。
距離Ｃは、ダイオード部８０のＹ軸正側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸負側の端までのＹ軸方向における距離である。また、距離Ｃは、ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸正側の端までのＹ軸方向における距離である。距離Ｄは、Ｙ軸正側の下面側ライフタイム制御領域７４のＹ軸負側の端と、Ｙ軸負側の下面側ライフタイム制御領域７４のＹ軸正側の端との間の、Ｙ軸方向における距離である。即ち、距離Ｄは、Ｙ軸方向において、下面側ライフタイム制御領域７４が設けられない領域の幅である。
図３０は、図２９における領域Ｃ２の拡大図である。本例において、幅Ｗｃｆ２は、カソード領域８２のＸ軸正側の端と、Ｘ軸方向において最も正側に配置されるフローティング領域１７のＸ軸正側の端との間のＸ軸方向における幅である。また、幅Ｗｃｆ１は、カソード領域８２のＹ軸正側の端と、フローティング領域１７のＹ軸正側の端との間のＹ軸方向における幅である。幅Ｗｃｆ１は、一例として５μｍである。幅Ｗｆｆ２'は、開口領域８５のＸ軸方向における幅である。幅Ｗｆｌ２'は、フローティング領域１７のＸ軸方向における幅である。距離Ｃは、ダイオード部８０にＹ軸正側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸負側の端までのＹ軸方向における距離である。
図３１は、図２９におけるｋ−ｋ'断面の一例を示す図である。本例の半導体装置３００は、ダイオード部８０において、カソード領域８２の上方に設けられたバッファ領域２０内に、フローティング領域１７が設けられる。本例のフローティング領域１７は、ｋ−ｋ'断面において、Ｙ軸正側から負側に渡って連続的に設けられる。
本例においては、図２６の例と同様に、境界位置Ｐ１および境界位置Ｐ２、並びに境界位置Ｐ１'および境界位置Ｐ２'が存在する。本例においては、フローティング領域１７が、端部位置Ｐ２から端部位置Ｐ２'にわたって連続的に設けられる。このため、本例において開口領域８５は存在しない。
幅Ｗｃｆ１は、図２６の例と同様に、端部位置Ｐ１と端部位置Ｐ２との間の距離である。また、幅Ｗｃｆ１は、端部位置Ｐ１'と端部位置Ｐ２'との間の距離である。フローティング領域１７のＺ軸方向における幅Ｗｄは、幅Ｗｃｆ１よりも小さくてよい。幅Ｗｃｆ１は、幅Ｗｄの０．０５倍以上０．５倍以下であってよい。幅Ｗｄは、０．３μｍ以上１μｍ以下であってよい。幅Ｗｄは、一例として０．５μｍである。また、幅Ｗｃｆ１は、幅Ｗｆｌ１よりも小さくてよい。本例の半導体装置３００は、幅Ｗｃｆ１が小さいので、ダイオード部８０の端部において、カソード領域８２からの電子の注入を抑制できる。
本例の半導体装置３００は、上面２１側に上面側ライフタイム制御領域７２が設けられる。また、下面２３側に下面側ライフタイム制御領域７４が設けられる。本例において、上面側ライフタイム制御領域７２のライフタイムキラー濃度のピークは、上面２１からＺ軸負側に距離Ｄｓの位置に設けられる。本例において、下面側ライフタイム制御領域７４のライフタイムキラー濃度のピークは、下面２３からＺ軸正側に距離Ｄｂの位置に設けられる。
本例において、上面側ライフタイム制御領域７２は、ｋ−ｋ'断面においてＹ軸方向の全体に設けられる。即ち、本例において、上面側ライフタイム制御領域７２は、ダイオード部８０のＹ軸正側に隣り合うトランジスタ部７０からＹ軸正側に隣り合うトランジスタ部７０にわたって、当該ダイオード部８０を通ってＹ軸方向に連続して設けられる。
距離Ｃは、ダイオード部８０のＹ軸正側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸負側の端までのＹ軸方向における距離である。また、距離Ｃは、ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０との境界から、下面側ライフタイム制御領域７４のＹ軸正側の端までのＹ軸方向における距離である。距離Ｄは、Ｙ軸正側の下面側ライフタイム制御領域７４のＹ軸負側の端と、Ｙ軸負側の下面側ライフタイム制御領域７４のＹ軸正側の端との間のＹ軸方向における距離である。即ち、距離Ｄは、Ｙ軸方向において、下面側ライフタイム制御領域７４が設けられない領域の幅である。
距離Ｄは、ダイオード部８０の幅ＷＦの９５％以上９９％以下であってよい。より好ましくは、距離Ｄは、幅ＷＦの９８％であってよい。即ち、本例において、下面側ライフタイム制御領域７４が設けられる領域は、Ｙ軸方向において、幅ＷＦの１％以上５％以下であってよく、より好ましくは２％であってよい。本例の半導体装置３００は、ダイオード部８０にフローティング領域１７が設けられるので、ダイオード部８０において、半導体基板１０の深さ方向におけるキャリア分布を調整できる。
また、本例の半導体装置３００は、トランジスタ部７０に下面側ライフタイム制御領域７４が設けられるので、ドリフト領域１８に生じた少数キャリアの正孔が、短いライフタイムで多数キャリアの電子と相殺しやすくなる。このため、本例の半導体装置３００は、トランジスタ部７０のリーク電流特性を改善できる。また、本例の半導体装置３００は、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。
図３２は、図２９におけるｍ−ｍ'断面の一例を示す図である。ｍ−ｍ'断面は、図３１におけるｍ''ーｍ'''線を通るＸＺ平面である。本例の半導体装置３００は、ダイオード部８０において、カソード領域８２の上方に設けられたバッファ領域２０内に、フローティング領域１７が設けられる。
本例の半導体装置３００は、ｍ−ｍ'断面において、上面２１側に上面側ライフタイム制御領域７２が設けられる。本例の半導体装置３００は、ｍ−ｍ'断面においては、下面２３側に下面側ライフタイム制御領域７４が設けられない。
本例においては、図２７の例と同様に、境界位置Ｐ５および端部位置Ｐ６、並びに境界位置Ｐ５'および端部位置Ｐ６'が存在する。本例において、ｍ−ｍ'断面は、半導体基板１０の下面２３と垂直であり、且つ、ダミートレンチ部３０の延伸方向と平行な面である。本例においても、図２７の例と同様に、Ｚ軸方向において、フローティング領域１７と同一の深さ位置には、フローティング領域１７が設けられていない開口領域８５が存在する。
幅Ｗｆｌ２'は、フローティング領域１７のＸ軸方向における幅である。幅Ｗｃｆ２は、図２７の例と同様に、境界位置Ｐ５と端部位置Ｐ６との間のＸ軸方向における距離である。また、幅Ｗｃｆ２は、境界位置Ｐ５'と端部位置Ｐ６'との間のＸ軸方向における距離である。また、幅Ｗｆｆ２'は、Ｘ軸方向において、開口領域８５を挟んで隣り合うフローティング領域１７の間隔である。幅Ｗｃｆ２は、幅Ｗｆｆ２'よりも小さくてよい。
本例の半導体装置３００は、ダイオード部８０において、フローティング領域１７が、端部位置Ｐ６から端部位置Ｐ６'にわたって開口領域８５を挟んで複数設けられる。また、本例の半導体装置３００は、フローティング領域１７をＸＹ平面内においてストライプ状に設けられる。このため、本例の半導体装置３００は、ダイオード部８０の逆回復時のサージ電圧を抑制できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４６・・・分割部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６０・・・トランジスタメサ部、６２・・・境界メサ部、６４・・・ダイオードメサ部、７０・・・トランジスタ部、７２・・・上面側ライフタイム制御領域、７４・・・下面側ライフタイム制御領域、７４−１・・・下面側ライフタイム制御領域、７４−２・・・下面側ライフタイム制御領域、７４−３・・・下面側ライフタイム制御領域、７４−４・・・下面側ライフタイム制御領域、８０・・・ダイオード部、８２・・・カソード領域、９０・・・境界部、９８・・・半導体チップ、１００・・・半導体装置、１２０・・・半導体チップ、１５０・・・半導体装置、２００・・・半導体装置、２７２・・・上面側ライフタイム制御領域、２７４・・・下面側ライフタイム制御領域、３００・・・半導体装置
本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。 図１におけるａ−ａ'断面の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 比較例の半導体装置１５０の上面を部分的に示す図である。 図６におけるａａ−ａａ'断面の一例を示す図である。 図２のｂ−ｂ'断面における上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４のライフタイムキラー濃度分布の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 図１におけるａ−ａ'断面の他の一例を示す図である。 図９のｆ−ｆ'断面における上面側ライフタイム制御領域７２および下面側ライフタイム制御領域７４−１から下面側ライフタイム制御領域７４−４のライフタイムキラー濃度分布の一例を示す図である。 本発明の実施形態に係る半導体チップ９８の一例を示す図である。 図１２における領域Ｆの拡大図である。 図１２におけるｇ−ｇ'断面の一例を示す図である。 図１２におけるｇ−ｇ'断面の他の一例を示す図である。 図１２におけるｇ−ｇ'断面の他の一例を示す図である。 図１５のｈ−ｈ'断面および図１６のｊ−ｊ'断面における下面側ライフタイム制御領域７４−４のＹ軸方向のライフタイムキラー濃度分布の一例を示す図である。 本実施形態に係る他の半導体装置２００の上面を部分的に示す図である。 図１８における領域Ｇの拡大図である。 図１８におけるｑ−ｑ'断面の一例を示す図である。 図２０に示すｑ−ｑ'断面図を、ダイオード部８０のＹ軸負側で隣り合うトランジスタ部７０まで含めて示す図である。 本実施形態に係る半導体チップ１２０の上面の一例を示す図である。 図２２における領域Ａ１の拡大図である。 図２３における領域Ｂ１の拡大図である。 図２４における領域Ｂ２の拡大図である。 図２４におけるｈ−ｈ'断面の一例を示す図である。 図２４におけるｊ−ｊ'断面の一例を示す図である。 図２２における領域Ａ１の他の拡大図である。 図２８における領域Ｃ１の拡大図である。 図２９における領域Ｃ２の拡大図である。 図２９におけるｋ−ｋ'断面の一例を示す図である。 図２９におけるｍ−ｍ'断面の一例を示す図である。
本例の半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８はＮ−型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。すなわちドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
本例において、境界メサ部６２における蓄積領域１６の上方には、第２導電型のコンタクト領域１５が設けられる。コンタクト領域１５は、ダミートレンチ部３０に接して設けられる。境界メサ部６２には、エミッタ領域１２が設けられなくてよい。
図６は、比較例の半導体装置１５０の上面を部分的に示す図である。図６の半導体装置１５０は、下面側ライフタイム制御領域２７４が、Ｙ軸方向においてトランジスタ部７０およびダイオード部８０の全体にわたって設けられる。上面側ライフタイム制御領域２７２は、半導体基板１０の上面視で図１と同じ位置に設けられる。比較例の半導体装置１５０は、下面側ライフタイム制御領域２７４が、図６において図示されないＹ軸正側および負側の領域まで設けられる。
幅Ｗｃｆ１は、境界位置Ｐ１から端部位置Ｐ２までの幅である。また、幅Ｗｃｆ１は、境界位置Ｐ１'から端部位置Ｐ２'までの幅である。幅Ｗｆｆ１は、Ｙ軸方向において、開口領域８５を挟んで隣り合う２つのフローティング領域１７の間隔である。幅Ｗｃｆ１は、幅Ｗｆｆ１よりも小さくてよい。幅Ｗｃｆ１は、幅Ｗｆｆ１の半分以下であってよく、１／４以下であってもよい。幅Ｗｃｆ１は、ゼロでなければよい。本例の半導体装置３００は、幅Ｗｃｆ１が小さいので、ダイオード部８０の端部において、カソード領域８２からの電子の注入を抑制できる。
本例において、上面側ライフタイム制御領域７２は、ｈ−ｈ'断面においてＹ軸方向における全体に設けられる。即ち、本例において、上面側ライフタイム制御領域７２は、ダイオード部８０のＹ軸正側に隣り合うトランジスタ部７０からＹ軸負側に隣り合うトランジスタ部７０にわたって、当該ダイオード部８０を通ってＹ軸方向に連続して設けられる。
本例においては、図２６の例と同様に、境界位置Ｐ１および端部位置Ｐ２、並びに境界位置Ｐ１'および端部位置Ｐ２'が存在する。本例においては、フローティング領域１７が、端部位置Ｐ２から端部位置Ｐ２'にわたって連続的に設けられる。このため、本例において開口領域８５は存在しない。
幅Ｗｃｆ１は、図２６の例と同様に、境界位置Ｐ１と端部位置Ｐ２との間の距離である。また、幅Ｗｃｆ１は、境界位置Ｐ１'と端部位置Ｐ２'との間の距離である。フローティング領域１７のＺ軸方向における幅Ｗｄは、幅Ｗｃｆ１よりも小さくてよい。幅Ｗｃｆ１は、幅Ｗｄの０．０５倍以上０．５倍以下であってよい。幅Ｗｄは、０．３μｍ以上１μｍ以下であってよい。幅Ｗｄは、一例として０．５μｍである。また、幅Ｗｃｆ１は、幅Ｗｆｌ１よりも小さくてよい。本例の半導体装置３００は、幅Ｗｃｆ１が小さいので、ダイオード部８０の端部において、カソード領域８２からの電子の注入を抑制できる。
本例において、上面側ライフタイム制御領域７２は、ｋ−ｋ'断面においてＹ軸方向の全体に設けられる。即ち、本例において、上面側ライフタイム制御領域７２は、ダイオード部８０のＹ軸正側に隣り合うトランジスタ部７０からＹ軸負側に隣り合うトランジスタ部７０にわたって、当該ダイオード部８０を通ってＹ軸方向に連続して設けられる。

Claims (25)

  1. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記半導体基板に設けられ、予め定められた配列方向に沿って前記トランジスタ部と配列されたダイオード部と、
    を備え、
    前記トランジスタ部および前記ダイオード部の双方が、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板の上面から前記ベース領域を貫通し、前記半導体基板の上面において前記配列方向に垂直な延伸方向に延伸し、内部に導電部が設けられた複数のトレンチ部と、
    前記半導体基板の下面側に、前記トランジスタ部から前記ダイオード部に渡って設けられ、ライフタイムキラーを含む下面側ライフタイム制御領域と、
    を有し、
    前記下面側ライフタイム制御領域は、前記配列方向において前記トランジスタ部の一部分に設けられ、他の部分には設けられていない、
    半導体装置。
  2. 前記下面側ライフタイム制御領域は、前記配列方向において、前記ダイオード部の一部分に設けられ、他の部分には設けられていない、請求項１に記載の半導体装置。
  3. 前記ダイオード部は、前記半導体基板の下面に露出して設けられた第１導電型のカソード領域と、前記半導体基板の下面側に設けられた、電気的にフローティングとなっている第２導電型のフローティング領域と、を有し、
    前記フローティング領域は、前記カソード領域の上方において、前記カソード領域の一部を覆っている、
    請求項１または２に記載の半導体装置。
  4. 前記フローティング領域が、前記下面側ライフタイム制御領域よりも前記半導体基板の下面側に設けられる、請求項３に記載の半導体装置。
  5. 前記半導体基板の上面視で、前記フローティング領域の少なくとも一部が、前記下面側ライフタイム制御領域と重なる、請求項３または４に記載の半導体装置。
  6. 前記フローティング領域は、前記配列方向に複数設けられ、
    前記半導体基板の上面視で、複数の前記フローティング領域のうち、少なくとも一つのフローティング領域は、前記配列方向において前記下面側ライフタイム制御領域と重ならない、請求項３から５のいずれか一項に記載の半導体装置。
  7. 前記下面側ライフタイム制御領域は、前記配列方向において、前記ダイオード部の全体に設けられる、請求項１に記載の半導体装置。
  8. 前記配列方向において、前記トランジスタ部における前記下面側ライフタイム制御領域の長さは、前記ダイオード部における前記下面側ライフタイム制御領域の長さよりも長い、請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記半導体基板の上面側に、前記トランジスタ部から前記ダイオード部に渡って設けられ、ライフタイムキラーを含む上面側ライフタイム制御領域をさらに有し、
    前記トランジスタ部において、前記下面側ライフタイム制御領域が前記上面側ライフタイム制御領域よりも、前記配列方向における前記ダイオード部の側に設けられる、
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記半導体基板の上面側に、前記トランジスタ部から前記ダイオード部に渡って設けられ、ライフタイムキラーを含む上面側ライフタイム制御領域をさらに有し、
    前記トランジスタ部において、前記下面側ライフタイム制御領域が前記上面側ライフタイム制御領域よりも、前記配列方向における前記トランジスタ部の側に設けられる、
    請求項１から８のいずれか一項に記載の半導体装置。
  11. 前記トランジスタ部は、前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域をさらに有し、
    前記配列方向において、前記トランジスタ部における前記上面側ライフタイム制御領域の端部から、前記トランジスタ部における前記下面側ライフタイム制御領域の端部へ至る経路の延長上に、前記コレクタ領域が設けられる、請求項９または１０に記載の半導体装置。
  12. 前記ダイオード部において、前記下面側ライフタイム制御領域が前記上面側ライフタイム制御領域よりも、前記配列方向における前記トランジスタ部の側に設けられる、
    請求項９から１１のいずれか一項に記載の半導体装置。
  13. 前記下面側ライフタイム制御領域のライフタイムキラー濃度が、前記上面側ライフタイム制御領域のライフタイムキラー濃度よりも高い、請求項９から１２のいずれか一項に記載の半導体装置。
  14. 前記配列方向において、前記トランジスタ部における前記上面側ライフタイム制御領域の長さが、前記トランジスタ部の長さの０．０１倍以上０．１５倍以下である、請求項９から１３のいずれか一項に記載の半導体装置。
  15. 前記配列方向において、
    前記トランジスタ部における前記上面側ライフタイム制御領域の端部と、前記トランジスタ部における前記下面側ライフタイム制御領域の端部との、前記半導体基板の下面と平行な方向の距離が、前記トランジスタ部における前記上面側ライフタイム制御領域の長さの０．２５倍以上０．５倍以下である、請求項９から１４のいずれか一項に記載の半導体装置。
  16. 前記下面側ライフタイム制御領域が、前記延伸方向において、前記上面側ライフタイム制御領域よりも外側まで設けられる、請求項９から１５のいずれか一項に記載の半導体装置。
  17. 前記配列方向において、前記上面側ライフタイム制御領域の長さは、前記半導体基板の厚さよりも大きい、請求項９から１６のいずれか一項に記載の半導体装置。
  18. 前記下面側ライフタイム制御領域は、前記半導体基板の深さ方向に複数設けられ、
    前記トランジスタ部において、前記半導体基板の下面側に設けられた前記下面側ライフタイム制御領域の方が、前記半導体基板の上面側に設けられた前記下面側ライフタイム制御領域よりも、前記配列方向において前記ダイオード部の側に設けられる、請求項１から１７のいずれか一項に記載の半導体装置。
  19. 前記トランジスタ部において、前記半導体基板の上面側に設けられた前記下面側ライフタイム制御領域の端部から、前記半導体基板の下面側に設けられた前記下面側ライフタイム制御領域の端部までが、凸形状となるように配置される、請求項１８に記載の半導体装置。
  20. 前記ダイオード部において、前記半導体基板の下面側に設けられた前記下面側ライフタイム制御領域の方が、前記半導体基板の上面側に設けられた前記下面側ライフタイム制御領域よりも、前記配列方向において前記ダイオード部の側に設けられる、請求項１８または１９に記載の半導体装置。
  21. 前記半導体基板の下面側に設けられた前記下面側ライフタイム制御領域のライフタイムキラー濃度が、前記半導体基板の上面側に設けられた前記下面側ライフタイム制御領域のライフタイムキラー濃度よりも高い、請求項１８から２０のいずれか一項に記載の半導体装置。
  22. 前記トランジスタ部と前記ダイオード部との境界における前記下面側ライフタイム制御領域のライフタイムキラー濃度が、前記境界以外における前記下面側ライフタイム制御領域のライフタイムキラー濃度よりも高い、請求項１から２１のいずれか一項に記載の半導体装置。
  23. 前記配列方向において、前記ダイオード部における前記下面側ライフタイム制御領域の長さが、前記ダイオード部の長さの０．０１５倍以上０．０３倍以下である、請求項１、２および８から２２のいずれか一項に記載の半導体装置。
  24. 前記ドリフト領域の下方に、前記トランジスタ部から前記ダイオード部に渡って設けられた第１導電型のバッファ領域をさらに備え、
    前記下面側ライフタイム制御領域が、前記バッファ領域に設けられる、
    請求項１から２３のいずれか一項に記載の半導体装置。
  25. 前記ドリフト領域の下方に、前記トランジスタ部から前記ダイオード部に渡って設けられた第１導電型のバッファ領域をさらに備え、
    前記下面側ライフタイム制御領域の下方に設けられた前記バッファ領域の厚さが、前記下面側ライフタイム制御領域の下方に設けられない前記バッファ領域の厚さよりも大きい、請求項１から２３のいずれか一項に記載の半導体装置。
JP2019529782A 2017-07-14 2018-07-12 半導体装置 Active JP6747593B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017138603 2017-07-14
JP2017138603 2017-07-14
JP2017238637 2017-12-13
JP2017238637 2017-12-13
PCT/JP2018/026339 WO2019013286A1 (ja) 2017-07-14 2018-07-12 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019013286A1 true JPWO2019013286A1 (ja) 2019-11-21
JP6747593B2 JP6747593B2 (ja) 2020-08-26

Family

ID=65002074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019529782A Active JP6747593B2 (ja) 2017-07-14 2018-07-12 半導体装置

Country Status (4)

Country Link
US (1) US11069529B2 (ja)
JP (1) JP6747593B2 (ja)
CN (1) CN110140199B (ja)
WO (1) WO2019013286A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102017107174B4 (de) * 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102018130095B4 (de) * 2018-11-28 2021-10-28 Infineon Technologies Dresden GmbH & Co. KG Halbleiterleistungsschalter mit verbesserter Steuerbarkeit
JP7395844B2 (ja) * 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
JP7198236B2 (ja) * 2020-03-13 2022-12-28 株式会社東芝 半導体装置
CN116569307A (zh) * 2021-06-17 2023-08-08 富士电机株式会社 半导体装置以及制造半导体装置的方法
JPWO2023100454A1 (ja) * 2021-11-30 2023-06-08

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056942A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 電力用半導体装置
WO2014156849A1 (ja) * 2013-03-25 2014-10-02 富士電機株式会社 半導体装置
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
WO2015145929A1 (ja) * 2014-03-25 2015-10-01 株式会社デンソー 半導体装置
JP2015211149A (ja) * 2014-04-28 2015-11-24 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016072359A (ja) * 2014-09-29 2016-05-09 トヨタ自動車株式会社 半導体装置
JP2017045949A (ja) * 2015-08-28 2017-03-02 株式会社デンソー 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147381A (ja) * 2008-12-22 2010-07-01 Denso Corp 半導体装置の製造方法
CN102422416B (zh) * 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
JP2011129619A (ja) 2009-12-16 2011-06-30 Toyota Motor Corp 半導体装置の製造方法
JP5190485B2 (ja) 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
CN103125023B (zh) * 2011-09-28 2016-05-25 丰田自动车株式会社 半导体装置及其制造方法
JP5811861B2 (ja) * 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
US9559171B2 (en) * 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
JP6018163B2 (ja) 2014-12-02 2016-11-02 トヨタ自動車株式会社 半導体装置
JP2016162807A (ja) * 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体装置とその製造方法
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
JP6384425B2 (ja) * 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6547724B2 (ja) * 2016-11-15 2019-07-24 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056942A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 電力用半導体装置
WO2014156849A1 (ja) * 2013-03-25 2014-10-02 富士電機株式会社 半導体装置
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
WO2015145929A1 (ja) * 2014-03-25 2015-10-01 株式会社デンソー 半導体装置
JP2015211149A (ja) * 2014-04-28 2015-11-24 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016072359A (ja) * 2014-09-29 2016-05-09 トヨタ自動車株式会社 半導体装置
JP2017045949A (ja) * 2015-08-28 2017-03-02 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US11069529B2 (en) 2021-07-20
CN110140199B (zh) 2022-07-05
WO2019013286A1 (ja) 2019-01-17
US20190326118A1 (en) 2019-10-24
CN110140199A (zh) 2019-08-16
JP6747593B2 (ja) 2020-08-26

Similar Documents

Publication Publication Date Title
JP6747593B2 (ja) 半導体装置
CN107924951B (zh) 半导体装置
JP6780777B2 (ja) 半導体装置
US8232593B2 (en) Power semiconductor device
US9214535B2 (en) Semiconductor device
CN108074924B (zh) 半导体装置
US9059238B2 (en) Semiconductor device
US11195941B2 (en) Semiconductor device
JP6784337B2 (ja) 半導体装置
JP7020570B2 (ja) 半導体装置およびその製造方法
CN109564943B (zh) 半导体装置
JPWO2019159657A1 (ja) 半導体装置
JP2020177973A (ja) 半導体装置
JP2023139265A (ja) 半導体装置
JP6733829B2 (ja) 半導体装置
JP7414047B2 (ja) 半導体装置
US10600867B2 (en) Semiconductor device having an emitter region and a contact region inside a mesa portion
JP2019021891A (ja) 半導体装置
JP6992476B2 (ja) 半導体装置
US20220149191A1 (en) Semiconductor device
JP7364027B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20190723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6747593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250