CN116569307A - 半导体装置以及制造半导体装置的方法 - Google Patents

半导体装置以及制造半导体装置的方法 Download PDF

Info

Publication number
CN116569307A
CN116569307A CN202280007629.1A CN202280007629A CN116569307A CN 116569307 A CN116569307 A CN 116569307A CN 202280007629 A CN202280007629 A CN 202280007629A CN 116569307 A CN116569307 A CN 116569307A
Authority
CN
China
Prior art keywords
peak
region
semiconductor device
semiconductor substrate
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280007629.1A
Other languages
English (en)
Inventor
八尾典明
铃木启久
泷下博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116569307A publication Critical patent/CN116569307A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第一导电型的缓冲区，其设置于比漂移区更靠半导体基板的背面侧，并具有掺杂浓度的第一峰以及设置于比该第一峰更靠所述半导体基板的正面侧的位置的第二峰；以及第一寿命控制区，其在半导体基板的深度方向上，设置于第一峰与第二峰之间。在半导体基板的深度方向上，从漂移区的上端起到第二峰为止的积分浓度在临界积分浓度以上。

Description

半导体装置以及制造半导体装置的方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
在专利文献1中，记载了提供“具有简单的寿命控制结构，拖尾损耗小且能够进行高速的开关的绝缘栅双极型晶体管”。
现有技术文献
专利文献
专利文献1：日本特开2011-086883号公报
发明内容
技术问题
优选改善半导体装置的电特性。
技术方案
在本发明的第一方式中，提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第一导电型的缓冲区，其设置于比漂移区更靠半导体基板的背面侧的位置，并具有掺杂浓度的第一峰以及设置于比该第一峰更靠半导体基板的正面侧的位置的第二峰；以及第一寿命控制区，其在半导体基板的深度方向上设置于第一峰与第二峰之间。
在所述半导体装置的半导体基板的深度方向上，在从漂移区的上端到第二峰为止的方向上对掺杂浓度进行积分而得的积分浓度可以为临界积分浓度以上。
在上述任一所述半导体装置中，缓冲区可以具有第三峰，所述第三峰设置于比第二峰更靠半导体基板的正面侧的位置。在半导体基板的深度方向上，从漂移区的上端到第三峰为止的积分浓度可以小于临界积分浓度。
在上述任一所述半导体装置中，第一峰可以是缓冲区所具有的多个峰中的最靠近半导体基板的背面的峰。
在上述任一所述半导体装置中，第一寿命控制区可以在半导体基板的深度方向上从第二峰向背面侧分离0.5μm以上。
在上述任一所述半导体装置中，第一寿命控制区可以在半导体基板的深度方向上从第一峰向正面侧分离1.0μm以上。
在上述任一所述半导体装置中，第一峰可以设置于距半导体基板的背面0.5μm以上且2.0μm以下的深度。
在上述任一所述半导体装置中，第二峰可以设置于距半导体基板的背面2.0μm以上且7.0μm以下的深度。
在上述任一所述半导体装置的半导体基板的深度方向上，第二峰与第一寿命控制区的寿命抑制剂浓度的峰之间的距离可以为0.2μm以上。
在上述任一所述半导体装置中，半导体装置可以具备设置于半导体基板的背面的第二导电型的集电区。在半导体基板的深度方向上，第二峰与第一寿命控制区的掺杂浓度的峰之间的距离可以小于集电区的上端与第一寿命控制区的峰之间的距离。
在上述任一所述半导体装置中，半导体装置可以具备设置于半导体基板的背面的第二导电型的集电区。在半导体基板的深度方向上，第二峰与第一寿命控制区的掺杂浓度的峰之间的距离可以大于集电区的上端与第一寿命控制区的峰之间的距离。
在上述任一所述半导体装置的半导体基板的深度方向上，集电区的上端与第一寿命控制区的峰之间的距离可以为0.1μm以上。
在上述任一所述半导体装置中，第一寿命控制区的峰的掺杂浓度可以大于第一峰的掺杂浓度，且小于集电区的峰的掺杂浓度。
在上述任一所述半导体装置中，集电区的峰的掺杂浓度可以为1.0E17cm-3以上且1.0E19cm-3以下。
在上述任一所述半导体装置中，第一寿命控制区的峰的掺杂浓度可以为1.0E15cm-3以上且1.0E17cm-3以下。
在上述任一所述半导体装置中，第一寿命控制区的掺杂浓度的峰的半峰全宽可以为0.5μm以下。
在上述任一所述半导体装置中，半导体装置可以具备设置于半导体基板的晶体管部和二极管部。
在上述任一所述半导体装置中，漂移区可以在比第一寿命控制区靠近半导体基板的正面侧的位置具备第二寿命控制区。
在上述任一所述半导体装置中，第二寿命控制区的峰的掺杂浓度可以小于第一寿命控制区的峰的掺杂浓度。
在本发明的第二方式中，提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；以及第一导电型的缓冲区，其设置于比漂移区更靠半导体基板的背面侧的位置，并具有掺杂浓度的多个峰。缓冲区可以具有：第一峰，其在缓冲区所具有的多个峰中，设置于最靠半导体基板的背面侧；副峰组，其设置于比该第一峰更靠半导体基板的正面侧且具有掺杂浓度为一个以上的峰；以及第一寿命控制区，其设置于副峰组。
在所述半导体装置的半导体基板的深度方向上，在从漂移区的上端朝向背面侧的方向上对掺杂浓度进行积分而得的积分浓度成为临界积分浓度的位置可以位于副峰组。
在上述任一所述半导体装置中，第一寿命控制区的寿命抑制剂浓度的峰位置可以从积分浓度成为临界积分浓度的位置向背面侧分离0.1μm以上。
在上述任一所述半导体装置中，副峰组的一个峰可以在该峰的半峰全宽的范围内包括积分浓度为临界积分浓度的位置。
在上述任一所述半导体装置中，第一寿命控制区的寿命抑制剂浓度的峰位置可以从包括积分浓度成为临界积分浓度的位置的副峰组的一个峰的位置向背面侧分离0.1μm以上。
在上述任一所述半导体装置中，第一寿命控制区的寿命抑制剂浓度的峰位置可以从积分浓度成为临界积分浓度的位置向背面侧分离0.1μm以上。
在上述任一所述半导体装置中，副峰组中的一个峰的掺杂浓度可以为3.0E15cm-3以上。
在上述任一所述半导体装置中，副峰组的一个峰可以是与第一峰的正面侧相邻的第二峰。
在上述任一所述半导体装置中，副峰组的各峰的掺杂浓度可以小于第一峰的掺杂浓度。
在上述任一所述半导体装置中，副峰组可以具备多个峰。副峰组的多个峰的掺杂浓度可以朝向正面侧减少。
在本发明的第三方式中，提供一种半导体装置的制造方法，所述半导体装置的制造方法包括：在半导体基板设置第一导电型的漂移区的步骤；在比漂移区更靠半导体基板的背面侧的位置设置第一导电型的缓冲区的步骤；以及在缓冲区设置第一寿命控制区的步骤。缓冲区可以具有掺杂浓度的第一峰和设置于比该第一峰更靠半导体基板的正面侧的第二峰。第一寿命控制区可以在半导体基板的深度方向上设置于第一峰与第二峰之间。
在所述半导体装置的制造方法中，用于形成第一寿命控制区的离子的剂量可以是用于形成第一峰的离子的剂量的0.1倍以上且10倍以下。
在上述任一所述半导体装置的制造方法中，用于形成第一寿命控制区的加速能量可以是50keV以上且2000keV以下。
在上述任一所述半导体装置的制造方法中，半导体装置的制造方法可以具备在半导体基板的背面形成第二导电型的集电区的步骤。用于形成集电区的离子的剂量可以为2.3E13/cm2以上且5.0E13/cm2以下。
在上述任一所述半导体装置的制造方法中，用于形成集电区的离子的剂量可以是用于形成第一峰的离子的剂量的10倍以上且50倍以下。
在上述任一所述半导体装置的制造方法中，用于形成集电区的离子的剂量可以是用于形成第一寿命控制区的离子的剂量的300倍以上且500倍以下。
应予说明，上述发明内容并未列举本发明的全部特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1A示出半导体装置100的俯视图的一例。
图1B示出图1A中的a-a’截面的一例。
图2A示出集电区22、缓冲区20和漂移区18的掺杂浓度分布的一例。
图2B是第一寿命控制区151附近的掺杂浓度分布的放大图。
图3A示出半导体装置100的变形例的俯视图。
图3B示出半导体装置100的变形例的b-b’截面。
图4示出半导体基板10的掺杂浓度分布的一例。
图5是示出半导体装置100的制造工序的一例的流程图。
图6示出半导体装置100的针对第一寿命控制区151的峰深度的特性。
图7示出比较例的半导体装置的掺杂浓度分布的一例。
图8是示出漏电流与关断损耗Eoff之间的关系的图表。
符号说明
10…半导体基板、12…发射区、14…基区、15…接触区、16…蓄积区、17…阱区、18…漂移区、20…缓冲区、21…正面、22…集电区、23…背面、24…集电电极、25…连接部、30…虚设沟槽部、31…延伸部分、32…虚设绝缘膜、33…连接部分、34…虚设导电部、38…层间绝缘膜、40…栅极沟槽部、41…延伸部分、42…栅极绝缘膜43…连接部分，、44…栅极导电部、50…栅极金属层、52…发射电极、54…接触孔、55…接触孔、56…接触孔、61…第一峰、62…第二峰、63…第三峰、64…第四峰、70…晶体管部、71…台面部、80…二极管部、81…台面部、82…阴极区、90…边界部、91…台面部、100…半导体装置、151…第一寿命控制区、152…第二寿命控制区、520…缓冲区、550…寿命控制区、600…副峰组。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合并不一定是发明的解决手段所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向或半导体装置的实际安装时的方向。
在本说明书中，有时使用X轴、Y轴和Z轴的直角坐标轴来说明技术事项。直角坐标轴仅仅确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是彼此反向的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴且与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有因制造偏差等引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电型说明为P型或N型。在本说明书中，杂质有时特别是指N型的施主或P型的受主中的某一个，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，并且制成呈现N型的导电型的半导体或呈现P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指，将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，包括电荷的极性在内相加而得到的实质的浓度。作为一例，如果将施主浓度设为ND，并将受主浓度设为NA，则任意位置处的实质的净掺杂浓度为ND-NA。在本说明书中，有时将净掺杂浓度简称为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)及氢(H)键合而成的VOH缺陷作为供给电子的施主而发挥功能。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中，在记载为P+型或N+型的情况下，意味着掺杂浓度高于P型或N型的掺杂浓度，在记载为P-型或N-型的情况下，意味着掺杂浓度低于P型或N型的掺杂浓度。另外，在本说明书中，在记载为P++型或N++型的情况下，意味着掺杂浓度高于P+型或N+型的掺杂浓度。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度可以通过例如二次离子质谱法(SIMS)来测量。上述净掺杂浓度可以通过电压-电容测定法(CV法)来测定。另外，可以将通过扩展电阻测定法(SR法)测量的载流子浓度作为净掺杂浓度。通过CV法或SR法测量的载流子浓度可以设为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子浓度作为施主浓度。同样地，在P型区域中，也可以将该区域中的载流子浓度作为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，有时将P型区域的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均匀的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。
通过SR法测量的载流子浓度也可以低于施主或受主的浓度。在测定扩展电阻时电流流通的范围内，有时半导体基板的载流子迁移率低于结晶状态的载流子迁移率的值。由于晶格缺陷等引起的晶体结构的紊乱(无序)而使载流子散乱，从而产生载流子迁移率下降。
根据利用CV法或SR法测量的载流子浓度而计算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度或者成为受主的硼(boron)的受主浓度为它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度为氢的化学浓度的0.1％至10％左右。在本说明书中，采用SI单位制。在本说明书中，距离、长度的单位有时用cm(厘米)表示。在该情况下，各计算可以换算为m(米)来计算。
图1A示出半导体装置100的俯视图的一例。本例的半导体装置100是具备晶体管部70的半导体芯片。
晶体管部70是将设置于半导体基板10的背面侧的集电区22投影到半导体基板10的上表面而得的区域。关于集电区22将在后面进行叙述。晶体管部70包括IGBT等晶体管。
在图1A中，示出半导体装置100的边缘侧即芯片端部周边的区域，省略了其他区域。例如，可以在本例的半导体装置100的Y轴方向的负侧的区域设置边缘终端结构部。边缘终端结构部缓和半导体基板10的上表面侧的电场集中。边缘终端结构部例如具有保护环、场板、降低表面电场以及将它们组合而成的结构。应予说明，在本例中，为了方便，对Y轴方向的负侧的边缘进行说明，但对于半导体装置100的其他边缘也是同样的。
半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。
本例的半导体装置100在半导体基板10的正面21具备栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15和阱区17。关于正面21在后面进行叙述。另外，本例的半导体装置100具备设置于半导体基板10的正面21的上方的发射电极52和栅极金属层50。
发射电极52设置于栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15和阱区17的上方。另外，栅极金属层50设置于栅极沟槽部40和阱区17的上方。
发射电极52和栅极金属层50由包含金属的材料形成。发射电极52的至少一部分区域可以由铝(Al)等金属、或者铝-硅合金(AlSi)、铝-硅-铜合金(AlSiCu)等金属合金形成。栅极金属层50的至少一部分区域可以由铝(Al)等金属、或者铝-硅合金(AlSi)、铝-硅-铜合金(AlSiCu)等金属合金形成。发射电极52和栅极金属层50可以在由铝等形成的区域的下层具有由钛和/或钛化合物等形成的阻挡金属。发射电极52和栅极金属层50彼此分离地设置。
发射电极52和栅极金属层50隔着层间绝缘膜38设置于半导体基板10的上方。在图1A中省略了层间绝缘膜38。在层间绝缘膜38贯通地设置有接触孔54、接触孔55和接触孔56。
接触孔55将栅极金属层50与晶体管部70内的栅极导电部连接。在接触孔55的内部也可以形成有由钨等形成的插塞。
接触孔56将发射电极52与虚设沟槽部30内的虚设导电部连接。在接触孔56的内部也可以形成有由钨等形成的插塞。
连接部25将发射电极52或栅极金属层50等正面侧电极与半导体基板10电连接。在一例中，连接部25设置于栅极金属层50与栅极导电部之间。连接部25也设置于发射电极52与虚设导电部之间。连接部25是掺杂有杂质的多晶硅等具有导电性的材料。本例的连接部25是掺杂有N型杂质的多晶硅(N+)。连接部25隔着氧化膜等绝缘膜等而设置于半导体基板10的正面21的上方。
栅极沟槽部40沿着预先设定的排列方向(在本例中为X轴方向)以预先设定的间隔排列。本例的栅极沟槽部40可以具有沿着与半导体基板10的正面21平行且与排列方向垂直的延伸方向(在本例中为Y轴方向)延伸的两个延伸部分41、以及将两个延伸部分41连接的连接部分43。
连接部分43优选至少一部分形成为曲线状。通过将栅极沟槽部40的两个延伸部分41的端部连接，从而能够缓和延伸部分41的端部处的电场集中。在栅极沟槽部40的连接部分43，栅极金属层50可以与栅极导电部连接。
虚设沟槽部30是与发射电极52电连接的沟槽部。虚设沟槽部30与栅极沟槽部40同样地沿着预先设定的排列方向(在本例中为X轴方向)以预先设定的间隔排列。本例的虚设沟槽部30可以与栅极沟槽部40同样地在半导体基板10的正面21具有U字形状。即，虚设沟槽部30可以具有沿着延伸方向延伸的两个延伸部分31和将两个延伸部分31连接的连接部分33。
本例的晶体管部70具有使两个栅极沟槽部40和三个虚设沟槽部30重复排列的结构。即，本例的晶体管部70以2：3的比率具有栅极沟槽部40和虚设沟槽部30。例如，晶体管部70在两个延伸部分41之间具有一个延伸部分31。另外，晶体管部70与栅极沟槽部40相邻，并具有两条延伸部分31。
但是，栅极沟槽部40与虚设沟槽部30的比率不限定于本例。栅极沟槽部40与虚设沟槽部30的比率可以为1：1，也可以为2：4。另外，晶体管部70可以将所有沟槽部作为栅极沟槽部40而不具有虚设沟槽部30。
阱区17是设置于比后述的漂移区18更靠近半导体基板10的正面21侧的第二导电型的区域。阱区17是设置于半导体装置100的边缘侧的阱区的一例。作为一例，阱区17为P+型。阱区17从有源区的设置有栅极金属层50的一侧的端部起在预先设定的范围内形成。阱区17的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的栅极金属层50侧的一部分区域形成于阱区17。栅极沟槽部40和虚设沟槽部30的延伸方向的端部的底可以被阱区17覆盖。
接触孔54在晶体管部70形成于发射区12和接触区15这些各区域的上方。接触孔54不设置于阱区17的上方，所述阱区17设置于Y轴方向两端。这样，在层间绝缘膜形成有一个或多个接触孔54。一个或多个接触孔54可以以沿着延伸方向延伸的方式设置。
台面部71是在与半导体基板10的正面21平行的面内与沟槽部邻接地设置的台面部。台面部可以指被相邻的两个沟槽部夹持的半导体基板10的部分，并且是从半导体基板10的正面21到各沟槽部的最深的底部的深度为止的部分。可以将各沟槽部的延伸部分设为一个沟槽部。即，可以将被两个延伸部分夹持的区域设为台面部。
台面部71在晶体管部70与虚设沟槽部30或栅极沟槽部40中的至少一者邻接地设置。台面部71在半导体基板10的正面21具有阱区17、发射区12、基区14和接触区15。在台面部71，发射区12和接触区15在延伸方向上交替地设置。
基区14是设置于半导体基板10的正面21侧的第二导电型的区域。作为一例，基区14为P-型。基区14在半导体基板10的正面21可以设置于台面部71的Y轴方向上的两端部。应予说明，图1A仅示出该基区14的Y轴方向的一侧的端部。
发射区12是掺杂浓度高于漂移区18的掺杂浓度的第一导电型的区域。作为一例，本例的发射区12为N+型。发射区12的掺杂剂的一例为砷(As)。发射区12在台面部71的正面21与栅极沟槽部40接触地设置。发射区12可以设置为从夹持台面部71的两个沟槽部中的一个沟槽部沿X轴方向延伸到另一个沟槽部。发射区12也设置于接触孔54的下方。
另外，发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。本例的发射区12与虚设沟槽部30接触。
接触区15是掺杂浓度高于基区14的掺杂浓度的第二导电型的区域。作为一例，本例的接触区15为P+型。本例的接触区15设置于台面部71的正面21。接触区15可以从夹持台面部71的两个沟槽部中的一个沟槽部沿X轴方向设置到另一个沟槽部。接触区15可以与栅极沟槽部40或虚设沟槽部30接触，也可以不与栅极沟槽部40或虚设沟槽部30接触。本例的接触区15与虚设沟槽部30和栅极沟槽部40接触。接触区15也设置于接触孔54的下方。
图1B示出图1A中的a-a’截面的一例。a-a’截面是在晶体管部70中通过发射区12的XZ面。本例的半导体装置100在a-a’截面具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。发射电极52形成在半导体基板10和层间绝缘膜38的上方。
漂移区18是设置于半导体基板10的第一导电型的区域。作为一例，本例的漂移区18为N-型。漂移区18可以是在半导体基板10中未形成其他掺杂区而残留的区域。即，漂移区18的掺杂浓度可以是半导体基板10的掺杂浓度。
缓冲区20是设置于比漂移区18更靠半导体基板10的背面23侧的第一导电型的区域。作为一例，本例的缓冲区20为N型。缓冲区20的掺杂浓度高于漂移区18的掺杂浓度。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达第二导电型的集电区22的场截止层而发挥功能。
集电区22在晶体管部70设置于缓冲区20的下方。集电区22具有第二导电型。作为一例，本例的集电区22为P+型。
集电电极24形成于半导体基板10的背面23。集电电极24由金属等导电材料形成。
基区14是设置于漂移区18的上方的第二导电型的区域。基区14与栅极沟槽部40接触地设置。基区14可以与虚设沟槽部30接触地设置。
发射区12设置于基区14与正面21之间。发射区12与栅极沟槽部40接触地设置。发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。
蓄积区16是设置于比漂移区18更靠半导体基板10的正面21侧的第一导电型的区域。作为一例，本例的蓄积区16为N+型。但是，也可以不设置蓄积区16。
另外，蓄积区16与栅极沟槽部40接触地设置。蓄积区16可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。蓄积区16的掺杂浓度高于漂移区18的掺杂浓度。蓄积区16的离子注入的剂量可以为1.0E12cm-2以上且1.0E13cm-2以下。另外，蓄积区16的离子注入剂量可以为3.0E12cm-2以上且6.0E12cm-2以下。通过设置蓄积区16，能够提高载流子注入促进效果(IE效果)，降低晶体管部70的导通电压。应予说明，E是指10的幂，例如1.0E12cm-2是指1.0×1012cm-2。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30设置于正面21。各沟槽部从正面21设置到漂移区18。在设置有发射区12、基区14、接触区15和蓄积区16中的至少任一者的区域中，各沟槽部也贯通这些区域而到达漂移区18。沟槽部贯通掺杂区并不限于以形成掺杂区后形成沟槽部的顺序进行制造。形成沟槽部之后在沟槽部之间形成掺杂区的情况也包括在沟槽部贯通掺杂区的情况中。
栅极沟槽部40具有形成于正面21的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42更靠内侧的位置。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。栅极沟槽部40在正面21被层间绝缘膜38覆盖。
栅极导电部44包括在半导体基板10的深度方向上隔着栅极绝缘膜42与在台面部71侧相邻的基区14对置的区域。如果对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成于正面21侧的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设绝缘膜32覆盖虚设沟槽的内壁而形成。虚设导电部34形成于虚设沟槽的内部，并且形成于比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设沟槽部30在正面21被层间绝缘膜38覆盖。
层间绝缘膜38设置于正面21。在层间绝缘膜38的上方设置有发射电极52。在层间绝缘膜38设置有用于将发射电极52与半导体基板10电连接的一个或多个接触孔54。接触孔55和接触孔56也同样可以贯通层间绝缘膜38而设置。
第一寿命控制区151是通过向半导体基板10的内部注入杂质等而有意地形成寿命抑制剂的区域。在一例中，第一寿命控制区151通过向半导体基板10注入氦而形成。通过设置第一寿命控制区151，能够减少关断时间，通过抑制尾电流，能够减小开关时的损耗。
寿命抑制剂是载流子的复合中心。寿命抑制剂可以是晶格缺陷。例如，寿命抑制剂可以是空位、多空位、它们与构成半导体基板10的元素的复合缺陷、或者位错。另外，寿命抑制剂也可以是氦、氖等稀有气体元素或铂等金属元素等。为了形成晶格缺陷也可以使用电子束。
寿命抑制剂浓度是指载流子的复合中心浓度。寿命抑制剂浓度可以是晶格缺陷的浓度。例如寿命抑制剂浓度可以是空位、多空位等空位浓度，也可以是这些空穴与构成半导体基板10的元素的复合缺陷浓度，或者也可以是位错浓度。另外，寿命抑制剂浓度可以是氦、氖等稀有气体元素的化学浓度，或者也可以是铂等金属元素的化学浓度。
第一寿命控制区151在半导体基板10的深度方向上设置于比半导体基板10的中心更靠背面23侧的位置。本例的第一寿命控制区151设置于缓冲区20。本例的第一寿命控制区151在XY平面中设置于半导体基板10的整个面，能够以不使用掩模的方式形成。第一寿命控制区151可以在XY平面中设置于半导体基板10的一部分。用于形成第一寿命控制区151的杂质的剂量可以是0.5E10cm-2以上且1.0E13cm-2以下，也可以是5.0E10cm-2以上且5.0E11cm-2以下。
另外，本例的第一寿命控制区151通过从背面23侧的注入而形成。由此，能够避免对半导体装置100的正面21侧的影响。例如，第一寿命控制区151通过从背面23侧照射氦而形成。在此，能够通过SR法或者漏电流的测定获取正面21侧的状态来判断第一寿命控制区151是通过从正面21侧的注入形成还是通过从背面23侧的注入而形成。
图2A示出集电区22、缓冲区20和漂移区18中的掺杂浓度分布的一例。在本图中，一并示出第一寿命控制区151的寿命抑制剂浓度的分布。在本例中，第一寿命控制区151的寿命抑制剂浓度为氦浓度。
应予说明，集电区22、缓冲区20和漂移区18中的掺杂浓度分布表示将除第一寿命控制区151以外的各杂质的浓度综合而得的实质的掺杂浓度(净掺杂浓度)。
缓冲区20具有多个掺杂浓度的峰。本例的缓冲区20具有第一峰61、第二峰62、第三峰63和第四峰64这四个峰。缓冲区20的下端可以是集电区22与第一峰61之间的边界。缓冲区20的上端可以是第四峰64与漂移区18之间的边界。缓冲区20的深度方向的厚度可以为10.0μm以上且30.0μm以下。应予说明，在本说明书中，各个峰的位置是掺杂浓度呈现极大值的位置。
第一峰61设置于比集电区22更靠正面21侧的位置。第一峰61是缓冲区20所具有的多个峰中最靠背面23的峰。第一峰61可以设置于距背面23为0.5μm以上且2.0μm以下的深度位置。例如，第一峰61的距背面23的深度位置为0.7μm。深度位置是指半导体基板10的深度方向上的距背面23的位置。
第一峰61可以是在缓冲区20中掺杂浓度最高的峰。第一峰61的掺杂浓度可以为1.0E15cm-3以上，也可以为1.0E16cm-3以上。第一峰61的掺杂浓度可以为1.0E17cm-3以下，也可以为5.0E16cm-3以下。例如，第一峰61的掺杂浓度为2.0E16cm-3。第一峰61的掺杂剂可以是磷、砷或氢。在本例中，第一峰61的掺杂剂为磷。
第二峰62设置于比第一峰61更靠正面21侧的位置。第二峰62可以设置于距背面23为2.0μm以上且7.0μm以下的深度位置。例如，第二峰62的距背面23的深度位置为4.0μm。第二峰62的掺杂浓度可以为1.0E15cm-3以上，也可以为3.0E15cm-3以上。第二峰62的掺杂浓度可以为2.0E16cm-3以下，也可以为1.0E16cm-3以下。本例的第二峰62的掺杂浓度为5.0E15cm-3以上。
第三峰63设置于比第二峰62更靠正面21侧的位置。第三峰63可以设置于距背面23为7.0μm以上且13.0μm以下的深度位置。例如，第三峰63的距背面23的深度位置为10.0μm。
第四峰64设置于比第三峰63更靠正面21侧的位置。第四峰64可以设置于距背面23为半导体基板10的基板厚度的10％以上且20％以下的深度位置。例如，第四峰64的距背面23的深度位置为15.0μm。
缓冲区20的各峰可以由相同的掺杂剂形成，也可以由不同的掺杂剂形成。缓冲区20的各峰的掺杂剂可以是氢。第一峰61可以通过磷的离子注入而形成，除此以外的峰可以通过氢离子的离子注入而形成。氢离子可以是氕离子(プロトン)、氘离子(デュトロン、)、氚离子(トリトン)。在本例中，氢离子是氕离子。或者，也可以是，第一峰61的掺杂剂为磷，除此以外的峰的掺杂剂为氢。
第一峰61的掺杂浓度可以高于除第一峰61以外的峰的掺杂浓度。第一峰61的掺杂浓度可以低于集电区22的掺杂浓度的最大值。第一峰61的掺杂浓度可以以调节在栅极导通的状态下从集电区22注入的空穴浓度或空穴电流的方式决定。
缓冲区20中的除第一峰61以外的峰的掺杂浓度可以朝向正面21侧减少。或者，除第一峰61以外的峰中的最靠正面21侧的峰的掺杂浓度可以高于与该峰的背面23侧相邻的峰的掺杂浓度，也可以与该峰的背面23侧相邻的峰的掺杂浓度相等。在本例中，最靠正面21侧的峰为第四峰64，在背面23侧与第四峰64相邻的峰为第三峰63。第四峰64的掺杂浓度Dp4可以低于第三峰63的掺杂浓度Dp3，也可以与第三峰63的掺杂浓度Dp3相同，还可以高于第三峰63的掺杂浓度Dp3。在本例中，掺杂浓度Dp4低于掺杂浓度Dp3。
缓冲区20的峰的个数可以为4个以上。即，缓冲区20的峰的个数可以为5个，也可以为6个，还可以为7个以上。
第一寿命控制区151在半导体基板10的深度方向上设置于第一峰61与第二峰62之间。由此，容易抑制漏电流的增加并且降低关断损耗Eoff。第一寿命控制区151可以设置于距背面23为1.0μm以上且4.0μm以下的深度位置。第一寿命控制区151在寿命抑制剂浓度分布中可以具有一个峰，也可以具有多个峰。本例的第一寿命控制区151的寿命抑制剂浓度分布是具有一个峰的氦化学浓度分布。
图2B是第一寿命控制区151附近的寿命抑制剂浓度分布的放大图。本图示出集电区22、第一峰61、第二峰62和第一寿命控制区151的掺杂浓度。
深度位置Pk表示第一寿命控制区151的峰距背面23的深度位置。深度位置Pa表示第二峰62距背面23的深度位置。深度位置Pb表示集电区22的上端距背面23的深度位置。集电区22的上端是指集电区22的正面21侧的面。深度位置Pb表示集电区22的深度方向的厚度。集电区22的深度方向的厚度可以为从背面23起算为0.2μm以上且1.0μm以下。
距离A是半导体基板10的深度方向上的第二峰62与第一寿命控制区151的掺杂浓度的峰之间的距离。即，距离A用Pa-Pk来计算。通过设置距离A，能够抑制第一寿命控制区151的晶格缺陷的消失。距离A可以为0.2μm以上，也可以为0.5μm以上。
距离B是半导体基板10的深度方向上的集电区22的上端与第一寿命控制区151的峰之间的距离。即，距离B用Pk-Pb来计算。通过设置距离B，能够抑制第一寿命控制区151的晶格缺陷的消失。距离B可以为0.1μm以上，也可以为1.0μm以上。
在此，距离A可以小于距离B。即，第一寿命控制区151的峰可以在深度位置Pa与深度位置Pb之间配置于靠近第二峰62的一侧。距离A可以是距离B的1/2以下，也可以是1/3以下。应予说明，距离A也可以大于距离B。距离A可以是距离B的2倍以上，也可以是3倍以上。
第一寿命控制区151的寿命抑制剂浓度分布可以具备峰浓度Dk1和峰浓度Dk1的半峰全宽(FWHM)。通过减小峰浓度Dk1的半峰全宽，能够降低对相邻的缓冲区20的峰的影响。即，通过进一步减小第一寿命控制区151的半峰全宽，能够抑制第一寿命控制区151的晶格缺陷的消失。例如，第一寿命控制区151的半峰全宽为0.5μm以下。
第一寿命控制区151的寿命抑制剂浓度的峰可以位于距半导体基板10的背面为0.6μm以上且3.8μm以下的深度。通过使第一寿命控制区151的深度位置变深，容易降低关断损耗Eoff。但是，如果使第一寿命控制区151的深度位置过深，则存在与从基区14的下表面侧扩展的耗尽层连接而漏电流增加的情况。
另外，第一寿命控制区151的寿命抑制剂浓度的峰浓度Dk1可以大于第一峰61的掺杂浓度的峰浓度Dp1。第一寿命控制区151的寿命抑制剂浓度的峰浓度Dk1可以是第一峰61的2倍以上，也可以是5倍以上，还可以是10倍以上。在一例中，第一寿命控制区151的寿命抑制剂浓度的峰浓度Dk1为1.0E15cm-3以上且1.0E17cm-3以下。
通过使第一寿命控制区151的寿命抑制剂浓度的峰浓度Dk1大于第一峰61的掺杂浓度的峰浓度Dp1，从而起到以下的效果。用于形成缓冲区20的氢在缓冲区20的峰浓度附近终止晶格缺陷的悬空键。由此，有时导入的晶格缺陷消失。即使晶格缺陷在缓冲区20的峰浓度附近消失，只要第一寿命控制区151的峰浓度Dk1高于缓冲区20的峰浓度，就能够抑制晶格缺陷的消失。由此，能够充分减少反向恢复动作时的背面23侧的剩余载流子。
第一寿命控制区151的峰的寿命抑制剂浓度的峰浓度Dk1小于集电区22的掺杂浓度的峰浓度Dc。集电区22的峰的掺杂浓度可以为1.0E17cm-3以上且1.0E19cm-3以下。
图3A示出半导体装置100的变形例的俯视图。本例的半导体装置100具备晶体管部70和二极管部80。例如，半导体装置100是反向导通IGBT(RC-IGBT：Reverse ConductingIGBT)。本例的晶体管部70包括位于晶体管部70与二极管部80之间的边界的边界部90。
二极管部80是将设置于半导体基板10的背面侧的阴极区82投影到半导体基板10的上表面而得的区域。阴极区82具有第一导电型。作为一例，本例的阴极区82为N+型。二极管部80包括在半导体基板10的上表面与晶体管部70相邻而设置的续流二极管(FWD：FreeWheel Diode)等二极管。
边界部90是设置于晶体管部70并与二极管部80相邻的区域。边界部90具有接触区15。本例的边界部90不具有发射区12。在一例中，边界部90的沟槽部为虚设沟槽部30。本例的边界部90以X轴方向上的两端成为虚设沟槽部30的方式配置。
接触孔54在二极管部80设置于基区14的上方。接触孔54在边界部90设置于接触区15的上方。在设置于Y轴方向两端的阱区17的上方，不设置任何接触孔54。
台面部91设置于边界部90。台面部91在半导体基板10的正面21具有接触区15。本例的台面部91在Y轴方向的负侧具有基区14和阱区17。
台面部81在二极管部80中设置于被相邻的虚设沟槽部30夹持的区域。台面部81在半导体基板10的正面21具有基区14。本例的台面部81在Y轴方向的负侧具有基区14和阱区17。
发射区12设置于台面部71，但也可以不设置于台面部81和台面部91。接触区15设置于台面部71和台面部91，但也可以不设置于台面部81。
图3B示出半导体装置100的变形例的b-b’截面。本例的半导体装置100具备第一寿命控制区151和第二寿命控制区152。
接触区15在台面部91设置于基区14的上方。接触区15在台面部91中与虚设沟槽部30接触地设置。在其他截面中，接触区15可以设置于台面部71的正面21。
蓄积区16设置于晶体管部70和二极管部80。本例的蓄积区16设置于晶体管部70和二极管部80的整个面。但是，蓄积区16也可以不设置于二极管部80。
阴极区82在二极管部80中设置于缓冲区20的下方。集电区22与阴极区82的边界是晶体管部70与二极管部80的边界。即，在本例的边界部90的下方设置有集电区22。
第一寿命控制区151设置于晶体管部70和二极管部80这两者。由此，本例的半导体装置100能够加快二极管部80的恢复，进一步改善开关损耗。第一寿命控制区151可以通过与其他实施例的第一寿命控制区151相同的方法形成。
第二寿命控制区152在半导体基板10的深度方向上设置于比半导体基板10的中心更靠正面21侧的位置。本例的第二寿命控制区152设置于漂移区18。第二寿命控制区152设置于晶体管部70和二极管部80这两者。第二寿命控制区152可以通过从正面21侧注入杂质而形成，也可以通过从背面23侧注入杂质而形成。第二寿命控制区152可以设置于二极管部80和边界部90，而不设置于晶体管部70的一部分。
第二寿命控制区152可以通过第一寿命控制区151的形成方法中的任意的方法来形成。用于形成第一寿命控制区151和第二寿命控制区152的元素和剂量等可以相同也可以不同。
图4示出半导体基板10中的掺杂浓度分布的一例。在本图中，一并示出第一寿命控制区151和第二寿命控制区152的掺杂浓度的分布。另外，在本图中，一并示出了从漂移区18的上端起的积分浓度。
在本说明书中，将从基区14的下表面侧到半导体基板10的特定的位置为止沿着半导体基板10的深度方向对掺杂浓度进行积分而得的值称为积分浓度。另外，在本说明书中，在集电电极24与发射电极52之间施加正向偏压，在电场强度的最大值达到临界电场强度而发生了雪崩击穿的情况下，在从基区14的下表面至半导体基板10的深度方向上的特定位置为止被耗尽的情况下，称为积分浓度达到临界积分浓度Nc。应予说明，在半导体装置100中，向集电电极24与发射电极52之间施加正向偏压是指，在栅极截止的状态下，集电电极24的电位高于发射电极52的电位。如果在半导体装置100发生雪崩击穿，则在集电电极24与发射电极52之间流通雪崩电流，集电电极24与发射电极52之间的电压VCE的增加停止。在该情况下，耗尽层不会扩展到比积分浓度达到临界积分浓度Nc的位置PNc更靠背面侧的位置。
本例的第一寿命控制区151设置于比第二峰62更靠背面23侧的位置。在半导体基板10的深度方向上，从漂移区18的上端到第二峰62为止的积分浓度可以为临界积分浓度Nc以上。达到临界积分浓度Nc的位置PNc可以与第二峰62的位置Pa一致。由此，从基区14的下表面侧扩展的耗尽层被第二峰62阻止，因此能够在未耗尽的区域配置第一寿命控制区151的峰。因此，也能够抑制因注入第一寿命控制区151而引起的漏电流的增大。应予说明，在半导体基板10的深度方向上，从漂移区18的上端到第三峰63的积分浓度可以小于临界积分浓度Nc。即，从基区14的下表面侧扩展的耗尽层可以被第二峰62阻止。
达到临界积分浓度Nc的位置PNc与缓冲区20的峰位置(在本例中为峰Pa)也可以不一致。达到临界积分浓度Nc的位置PNc可以位于第二峰62的位置Pa与第三峰63之间。达到临界积分浓度Nc的位置PNc可以位于第三峰63的位置。达到临界积分浓度Nc的位置PNc可以位于第四峰64与第三峰63之间。达到临界积分浓度Nc的位置PNc可以位于第四峰64的位置。
第二寿命控制区152的寿命抑制剂浓度的峰浓度Dk2可以小于第一寿命控制区151的寿命抑制剂浓度的峰浓度Dk1，也可以等于第一寿命控制区151的寿命抑制剂浓度的峰浓度Dk1，还可以大于第一寿命控制区151的寿命抑制剂浓度的峰浓度Dk1。在本例中，第二寿命控制区152的峰浓度Dk2小于第一寿命控制区151的峰浓度Dk1。第二寿命控制区152的峰浓度Dk2可以小于蓄积区16的掺杂浓度的峰浓度Dacc，也可以等于蓄积区16的掺杂浓度的峰浓度Dacc，还可以大于蓄积区16的掺杂浓度的峰浓度Dacc。在本例中，第二寿命控制区152的峰浓度Dk2小于蓄积区16的峰浓度Dacc。第二寿命控制区152的峰浓度Dk2可以大于第四峰64的掺杂浓度的峰浓度Dp4，也可以等于第四峰64的掺杂浓度的峰浓度Dp4，还可以小于第四峰64的掺杂浓度的峰浓度Dp4。在本例中，第二寿命控制区152的峰浓度Dk2大于第四峰64的掺杂浓度的峰浓度Dp4。
图5是示出半导体装置100的制造工序的一例的流程图。在步骤S100中，形成半导体装置100的正面侧的结构。另外，在步骤S100中，在形成正面侧的结构之后，对半导体基板10的背面23侧进行研磨，根据所要求的耐压来调整半导体基板10的厚度。
在步骤S102中，通过从半导体基板10的背面23侧的离子注入而形成第一峰61。在一例中，第一峰61的掺杂剂为磷。例如，第一峰61的掺杂剂的剂量可以为1.0E12cm-2以上，也可以为2.0E12cm-2以上。第一峰61的掺杂剂的剂量可以为1.0E13cm-2以下，也可以为5.0E12cm-2以下。在本例中为3.0E12cm-2。第一峰61的掺杂剂的加速能量可以为500keV以上，也可以为700keV以上。第一峰61的掺杂剂的加速能量可以为4000keV以下，也可以为3000keV以下。在本例中为2000keV。
在步骤S104中，形成集电区22。集电区22可以形成于半导体基板10的背面23的整个面。用于形成集电区22的离子的剂量可以为2.0E13/cm2以上，也可以为5.0E13/cm2以下。另外，用于形成集电区22的离子的剂量可以是用于形成第一峰61的离子的剂量的10倍以上且50倍以下。
在步骤S106中，形成阴极区82。应予说明，也可以在形成阴极区82之后形成集电区22。在半导体装置100不具有二极管部80的情况下，也可以省略步骤S106。在步骤S108中，通过激光退火，对从半导体基板10的背面23侧注入了杂质的区域进行加热。
在步骤S110中，离子注入氢离子而形成缓冲区20。在缓冲区20形成多个峰的情况下，使加速能量不同而多次注入氢离子。例如，在步骤S110中，形成第二峰62、第三峰63及第四峰64。
作为一例，与第二峰62对应的氢离子的剂量为7.0×1012/cm2，加速能量为1100keV。与第三峰63对应的氢离子的剂量为1.0×1013/cm2，加速能量为820keV。与第四峰64对应的氢离子的剂量为3.0×1014/cm2，加速能量为400keV。在步骤S112中，在氮气气氛等的退火炉中加热半导体基板10。作为一例，退火温度为370度，退火时间为5小时。
在步骤S114中，从半导体基板10的背面23侧离子注入氦而形成第一寿命控制区151。用于形成第一寿命控制区151的离子的剂量可以是1.0E11cm-2以上，也可以是3.0E11cm-2以上。用于形成第一寿命控制区151的离子的剂量可以是5.0E12cm-2以下，也可以是2.0E12cm-2以下。通过使第一寿命控制区151的剂量大于预先设定的下限，能够降低关断损耗Eoff。但是，如果使第一寿命控制区151的剂量大于预先设定的上限，则有时因晶格缺陷而产生特性的偏差。
用于形成集电区22的离子的剂量可以是用于形成第一寿命控制区151的离子的剂量的300倍以上且500倍以下。用于形成第一寿命控制区151的加速能量可以是50keV以上且2000keV以下。作为一例，以2×1012/cm2的剂量和700keV的加速能量注入He2+。在步骤S116中，在氮气气氛等的退火炉中对半导体基板10进行加热。
应予说明，用于形成第一寿命控制区151的离子的剂量可以是用于形成第一峰61的离子的剂量的0.1倍以上且10倍以下，也可以是0.5倍以上且5倍以下，还可以是0.7倍以上且3倍以下。
在步骤S118中，形成集电电极24。例如，集电电极24通过溅射法形成。集电电极24可以是铝层、钛层以及镍层等层叠而成的层叠电极。通过这样的工序，能够制造半导体装置100。
图6示出针对第一寿命控制区151的峰深度的半导体装置100的特性。本图示出关断损耗Eoff相对于第一寿命控制区151的峰深度的变化以及IGBT额定电压施加时的漏电流相对于第一寿命控制区151的峰深度的变化。如果增大第一寿命控制区151的峰深度，则有关断损耗Eoff降低的倾向。另一方面，如果使第一寿命控制区151的峰深度过大，则存在第一寿命控制区151与从基区14的下表面侧扩展的耗尽层连接而漏电流增加的情况。
在图6、图2A、图2B或图4中，在第一寿命控制区151的寿命抑制剂浓度的峰位置Pk距背面23为4.0μm时，关断损耗Eoff异常地增加。在峰位置Pk为4.0μm的情况下，峰位置Pk与缓冲区20的第二峰62的位置Pa一致。因此，第一寿命控制区151的寿命抑制剂浓度分布与第二峰62的掺杂浓度分布重叠。通过分布的重叠，第一寿命控制区151的空位中的悬空键终止于缓冲区20的第二峰62中的氢。由此，第一寿命控制区151的寿命抑制剂浓度的峰浓度Dk降低，从而关断损耗Eoff增加。
缓冲区20可以具有第一峰61和副峰组600。副峰组600是除第一峰61以外的设置于比第一峰61更靠半导体基板10的正面21侧的一个以上的峰。在本例中，副峰组600具有第二峰62、第三峰63和第四峰64。达到临界积分浓度Nc的位置PNc可以位于副峰组600。在副峰组600可以设置有第一寿命控制区151。
第一寿命控制区151的峰位置Pk可以从达到临界积分浓度Nc的位置PNc朝向背面23侧分离0.1μm以上，也可以分离0.5μm以上，还可以分离1.0μm以上。峰位置Pk可以位于从位置PNc朝向背面23侧3.0μm以下的深度，也可以位于2.0μm以下的深度。在本例中，位置PNc是位置Pa，峰位置Pk位于从位置PNc或位置Pa向背面23侧分离1μm的深度。
位置PNc可以位于副峰组600中的一个峰x的峰浓度Dpx的半峰全宽FWHM的范围内。在本例中，峰x为第二峰62。第二峰62与第一峰61的半导体基板10的正面21侧相邻。而且，将峰x的峰浓度Dpx的30％处的全宽称为30％全宽(FW30％M)，位置PNc可以位于30％全宽的范围内。而且，将峰x的峰浓度Dpx的20％处的全宽称为20％全宽(FW20％M)，位置PNc可以位于20％全宽的范围内。而且，将峰x的峰浓度Dpx的10％处的全宽称为10％全宽(FW10％M)，位置PNc可以位于10％全宽的范围内。
即，副峰组600的一个峰x在峰x的半峰全宽、30％全宽、20％全宽或10％全宽的范围内包含积分浓度成为临界积分浓度Nc的位置PNc。在这些情况下，峰x的峰浓度Dpx可以为3.0E15cm-3以上，也可以为4.0E15cm-3以上，还可以为5.0E15cm-3以上。峰浓度Dpx可以为1.0E16cm-3以下，也可以为8.0E15cm-3以下，还可以为6.0E15cm-3以下。在本例中，峰x为第二峰62，Dpx为Dp2且为7.0E15cm-3。副峰组600的各个峰x的掺杂浓度可以小于第一峰61的掺杂浓度。
而且，第一寿命控制区151的位置Pk可以从将位置PNc包含于FWHM、FW30％M、FW20％M或者FW10％M的峰x的位置Px朝向背面23侧分离0.1μm以上，也可以分离0.5μm以上，还可以分离1.0μm以上。峰位置Pk可以位于从位置PNc朝向背面23侧为3.0μm以下的深度，也可以位于2.0μm以下的深度。
而且，第一寿命控制区151的位置Pk可以从将位置PNc包含于FWHM、FW30％M、FW20％M或者FW10％M的峰x中的位置PNc朝向背面23侧分离0.1μm以上，也可以分离0.5μm以上，还可以分离1.0μm以上。峰位置Pk可以位于从位置PNc朝向背面23侧为3.0μm以下的深度，也可以位于2.0μm以下的深度。
由此，关断损耗Eoff降低并且漏电流也能够降低，能够改善关断损耗Eoff与漏电流的权衡。
图7示出比较例的半导体装置的掺杂浓度分布的一例。在本图中，一并示出寿命控制区550的掺杂浓度的分布。
缓冲区520具有多个掺杂浓度的峰。本例的缓冲区520具有第一峰61、第二峰62、第三峰63和第四峰64这四个峰。
寿命控制区550在半导体基板10的深度方向上设置于比第二峰62靠近正面21侧的位置。即，寿命控制区550有时与从基区14的下表面侧扩展的耗尽层连接。另外，寿命控制区550的峰的掺杂浓度小于第一峰61的掺杂浓度。寿命控制区550通过使轻离子的照射量增加，能够进一步降低能量损失，但有时漏电流以生成的晶格缺陷为起点而增加。
图8是示出漏电流与关断损耗Eoff之间的关系的曲线图。纵轴表示关断损耗Eoff，横轴表示漏电流。在本例中，示出了实施例和比较例这两者的结果。
在实施例的半导体装置100中，即使使用于形成第一寿命控制区151的轻离子照射量增加，也能够在抑制漏电流的增加的同时降低关断损耗Eoff。另一方面，在比较例的半导体装置中，如果用于形成寿命控制区550的轻离子照射量增加，则漏电流以生成的晶格缺陷为起点而增加。
由此，本例的半导体装置100通过将第一寿命控制区151的寿命抑制剂浓度的峰设置于第一峰61与第二峰62之间，从而即使在掺杂浓度增加的情况下，也能够抑制漏电流。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
需要注意的是，权利要求书、说明书和附图中所示的装置、系统、程序以及方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要没有特别明示“先于”、“早于”等，另外，只要在后面的处理中不使用前面的处理的输出，则能够以任意的顺序实现。关于权利要求书、说明书及附图中的动作流程，即使为了方便而使用“首先”、“接下来”等进行了说明，也并不意味着必须按照该顺序实施。

Claims (34)

1.一种半导体装置，其特征在于，具备：
第一导电型的漂移区，其设置于半导体基板；
第一导电型的缓冲区，其设置于比所述漂移区更靠所述半导体基板的背面侧的位置，并具有掺杂浓度的第一峰和第二峰，所述掺杂浓度的第二峰设置于比该第一峰更靠所述半导体基板的正面侧的位置；以及
第一寿命控制区，其在所述半导体基板的深度方向上设置于所述第一峰与所述第二峰之间。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述半导体基板的深度方向上，在从所述漂移区的上端到所述第二峰为止的方向上对掺杂浓度进行积分而得的积分浓度为临界积分浓度以上。
3.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区具有第三峰，所述第三峰设置于比所述第二峰更靠所述半导体基板的正面侧的位置，
在所述半导体基板的深度方向上，从所述漂移区的上端到所述第三峰为止的积分浓度小于临界积分浓度。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第一峰是所述缓冲区所具有的多个峰中的最靠所述半导体基板的背面的峰。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第一寿命控制区在所述半导体基板的深度方向上从所述第二峰向所述背面侧分离0.5μm以上。
6.根据权利要求1所述的半导体装置，其特征在于，
所述第一寿命控制区在所述半导体基板的深度方向上从所述第一峰向所述正面侧分离1.0μm以上。
7.根据权利要求1所述的半导体装置，其特征在于，
所述第一峰设置于距所述半导体基板的背面0.5μm以上且2.0μm以下的深度。
8.根据权利要求1所述的半导体装置，其特征在于，
所述第二峰设置于距所述半导体基板的背面2.0μm以上且7.0μm以下的深度。
9.根据权利要求1所述的半导体装置，其特征在于，
在所述半导体基板的深度方向上，所述第二峰与所述第一寿命控制区的寿命抑制剂浓度的峰的距离为0.2μm以上。
10.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置具备设置于所述半导体基板的背面的第二导电型的集电区，
在所述半导体基板的深度方向上，所述第二峰与所述第一寿命控制区的掺杂浓度的峰之间的距离小于所述集电区的上端与所述第一寿命控制区的所述峰之间的距离。
11.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置具备设置于所述半导体基板的背面的第二导电型的集电区，
在所述半导体基板的深度方向上，所述第二峰与所述第一寿命控制区的掺杂浓度的峰之间的距离大于所述集电区的上端与所述第一寿命控制区的所述峰之间的距离。
12.根据权利要求10所述的半导体装置，其特征在于，
在所述半导体基板的深度方向上，所述集电区的上端与所述第一寿命控制区的所述峰之间的距离为0.1μm以上。
13.根据权利要求10所述的半导体装置，其特征在于，
所述第一寿命控制区的峰的掺杂浓度大于所述第一峰的掺杂浓度且小于所述集电区的峰的掺杂浓度。
14.根据权利要求10所述的半导体装置，其特征在于，
所述集电区的峰的掺杂浓度为1.0E17cm-3以上且1.0E19cm-3以下。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述第一寿命控制区的峰的掺杂浓度为1.0E15cm-3以上且1.0E17cm-3以下。
16.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述第一寿命控制区的掺杂浓度的峰的半峰全宽为0.5μm以下。
17.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述半导体装置具备设置于所述半导体基板的晶体管部和二极管部。
18.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述漂移区在比所述第一寿命控制区更靠所述半导体基板的正面侧的位置具备第二寿命控制区。
19.根据权利要求18所述的半导体装置，其特征在于，
所述第二寿命控制区的峰的掺杂浓度小于所述第一寿命控制区的峰的掺杂浓度。
20.一种半导体装置，其特征在于，具备：
第一导电型的漂移区，其设置于半导体基板；以及
第一导电型的缓冲区，其设置于比所述漂移区更靠所述半导体基板的背面侧的位置，并具有掺杂浓度的多个峰，
所述缓冲区具有：
第一峰，其在所述缓冲区所具有的多个峰中，设置于最靠所述半导体基板的背面侧的位置；
副峰组，其设置于比该第一峰更靠所述半导体基板的正面侧的位置，并具有掺杂浓度的一个以上的峰；以及
第一寿命控制区，其设置于所述副峰组。
21.根据权利要求20所述的半导体装置，其特征在于，
在所述半导体基板的深度方向上，在从所述漂移区的上端朝向所述背面侧的方向上对掺杂浓度进行积分而得的积分浓度成为临界积分浓度的位置位于所述副峰组。
22.根据权利要求21所述的半导体装置，其特征在于，
所述第一寿命控制区的寿命抑制剂浓度的峰位置从所述积分浓度成为临界积分浓度的位置向所述背面侧分离0.1μm以上。
23.根据权利要求21所述的半导体装置，其特征在于，
所述副峰组的一个峰在该峰的半峰全宽的范围内包含所述积分浓度成为临界积分浓度的位置。
24.根据权利要求23所述的半导体装置，其特征在于，
所述第一寿命控制区的寿命抑制剂浓度的峰位置从包含所述积分浓度成为临界积分浓度的位置的所述副峰组的一个峰的位置向所述背面侧分离0.1μm以上。
25.根据权利要求23所述的半导体装置，其特征在于，
所述副峰组的一个峰的掺杂浓度为3.0E15cm-3以上。
26.根据权利要求23所述的半导体装置，其特征在于，
所述副峰组的一个峰是与所述第一峰的所述正面侧相邻的第二峰。
27.根据权利要求20至26中任一项所述的半导体装置，其特征在于，
所述副峰组的各峰的掺杂浓度小于所述第一峰的掺杂浓度。
28.根据权利要求27所述的半导体装置，其特征在于，
所述副峰组具备多个峰，
所述副峰组的多个峰的掺杂浓度朝向所述正面侧减少。
29.一种半导体装置的制造方法，其特征在于，包括：
在半导体基板设置第一导电型的漂移区的步骤；
在比所述漂移区更靠所述半导体基板的背面侧的位置设置第一导电型的缓冲区的步骤；以及
在所述缓冲区设置第一寿命控制区的步骤，
所述缓冲区具有掺杂浓度的第一峰和第二峰，所述掺杂浓度的第二峰设置于比该第一峰更靠所述半导体基板的正面侧的位置，
所述第一寿命控制区在所述半导体基板的深度方向上设置于所述第一峰与所述第二峰之间。
30.根据权利要求29所述的半导体装置的制造方法，其特征在于，
用于形成所述第一寿命控制区的离子的剂量为用于形成所述第一峰的离子的剂量的0.1倍以上且10倍以下。
31.根据权利要求29所述的半导体装置的制造方法，其特征在于，
用于形成所述第一寿命控制区的加速能量为50keV以上且2000keV以下。
32.根据权利要求29至31中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法包括在所述半导体基板的背面形成第二导电型的集电区的步骤，
用于形成所述集电区的离子的剂量为2.0E13/cm2以上且5.0E13/cm2以下。
33.根据权利要求32所述的半导体装置的制造方法，其特征在于，
用于形成所述集电区的离子的剂量为用于形成所述第一峰的离子的剂量的10倍以上且50倍以下。
34.根据权利要求32所述的半导体装置的制造方法，其特征在于，
用于形成所述集电区的离子的剂量为用于形成所述第一寿命控制区的离子的剂量的300倍以上且500倍以下。
CN202280007629.1A 2021-06-17 2022-06-16 半导体装置以及制造半导体装置的方法 Pending CN116569307A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021100678 2021-06-17
JP2021-100678 2021-06-17
PCT/JP2022/024088 WO2022265061A1 (ja) 2021-06-17 2022-06-16 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN116569307A true CN116569307A (zh) 2023-08-08

Family

ID=84527120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280007629.1A Pending CN116569307A (zh) 2021-06-17 2022-06-16 半导体装置以及制造半导体装置的方法

Country Status (4)

Country Link
US (1) US20230307532A1 (zh)
JP (1) JPWO2022265061A1 (zh)
CN (1) CN116569307A (zh)
WO (1) WO2022265061A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
CN107004716B (zh) * 2015-06-17 2020-12-18 富士电机株式会社 半导体装置
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
JP6747593B2 (ja) * 2017-07-14 2020-08-26 富士電機株式会社 半導体装置
DE112020000333T5 (de) * 2019-08-09 2021-09-16 Fuji Electric Co., Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
JPWO2022265061A1 (zh) 2022-12-22
WO2022265061A1 (ja) 2022-12-22
US20230307532A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US11824095B2 (en) Semiconductor device and semiconductor device manufacturing method
CN112055887B (zh) 半导体装置及制造方法
WO2021075330A1 (ja) 半導体装置および半導体装置の製造方法
US20240186383A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220278094A1 (en) Semiconductor device
EP3842574B1 (en) Semiconductor device and manufacturing method
US20230197772A1 (en) Semiconductor device
CN116364771A (zh) 半导体装置及其制造方法
CN116569307A (zh) 半导体装置以及制造半导体装置的方法
WO2023176887A1 (ja) 半導体装置および半導体装置の製造方法
US20220328313A1 (en) Semiconductor device and manufacturing method
US20230402511A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240162285A1 (en) Semiconductor device and manufacturing method of semiconductor device
WO2021145079A1 (ja) 半導体装置
CN117913137A (zh) 半导体装置及半导体装置的制造方法
CN117836952A (zh) 半导体装置及其制造方法
CN116348995A (zh) 半导体装置及制造方法
CN117096184A (zh) 半导体装置
CN118216005A (zh) 半导体装置
CN115443543A (zh) 半导体装置
CN118352354A (zh) 半导体装置
CN114051653A (zh) 半导体装置和半导体装置的制造方法
CN118056280A (zh) 半导体装置
CN116490960A (zh) 半导体装置
CN117650157A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination