DE112020000333T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112020000333T5
DE112020000333T5 DE112020000333.7T DE112020000333T DE112020000333T5 DE 112020000333 T5 DE112020000333 T5 DE 112020000333T5 DE 112020000333 T DE112020000333 T DE 112020000333T DE 112020000333 T5 DE112020000333 T5 DE 112020000333T5
Authority
DE
Germany
Prior art keywords
peak
concentration
semiconductor substrate
area
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020000333.7T
Other languages
English (en)
Inventor
Kota OHI
Yoshihiro Ikura
Yosuke Sakurai
Mutsumi Kitamura
Yuichi Onozawa
Yoshiharu Kato
Toru AJIKI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112020000333T5 publication Critical patent/DE112020000333T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Bereitgestellt wird eine Halbleitervorrichtung, umfassend: einen Driftbereich eines ersten Leitfähigkeitstyps, der in einem Halbleitersubstrat angeordnet ist, und einen Pufferbereich des ersten Leitfähigkeitstyps, der zwischen dem Driftbereich und einer unteren Oberfläche des Halbleitersubstrats angeordnet ist und der drei oder mehr Konzentrationspeaks aufweist, die größer als eine Dotierungskonzentration des Driftbereichs des Halbleitersubstrats in Tiefenrichtung sind. Drei oder mehr der Konzentrationspeaks umfassen einen flachsten Peak, der am nächsten an der unteren Oberfläche des Halbleitersubstrats liegt, einen Hochkonzentrationspeak, der an einer Position liegt, die von der unteren Oberfläche des Halbleitersubstrats weiter entfernt ist als der flachste Peak, und einen oder mehrere Niedrigkonzentrationspeaks, die an Positionen liegen, die von der unteren Oberfläche des Halbleitersubstrats weiter entfernt ist als der Hochkonzentrationspeak und deren Dotierungskonzentration 1/5 oder weniger des Hochkonzentrationspeaks beträgt.

Description

  • TECHNISCHER HINTERGRUND
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Konventionell ist eine Struktur in einem Halbleiterelement wie einem IGBT (Bipolartransistor mit isolierter Gatter-Elektrode) bekannt, bei der ein N+-Pufferbereich unter einem Driftbereich angeordnet ist (siehe z.B. Patentliteratur 1).
  • Patentliteratur 1: WO 2013/147275
  • Vorzugsweise wird die elektrische Feldkonzentration im Pufferbereich entspannt.
  • Um die obige Aufgabe zu lösen, wird als ein Gesichtspunkt der Erfindung eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung kann einen Driftbereich eines ersten Leitfähigkeitstyp aufweisen, der in einem Halbleitersubstrat angeordnet ist. Die Halbleitervorrichtung kann einen Pufferbereich des ersten Leitfähigkeitstyps aufweisen, der zwischen dem Driftbereich und einer unteren Oberfläche des Halbleitersubstrats angeordnet ist und der drei oder mehr Konzentrationspeaks aufweist, die größer als eine Dotierungskonzentration des Driftbereichs des Halbleitersubstrats in Tiefenrichtung sind. Die drei oder mehr Konzentrationspeaks können einen flachsten Peak umfassen, der am nächsten an der unteren Oberfläche des Halbleitersubstrats liegt. Die drei oder mehr Konzentrationspeaks können einen Hochkonzentrationspeak umfassen, der an einer Position liegt, die von der unteren Oberfläche des Halbleitersubstrats weiter entfernt ist als der flachste Peak. Die drei oder mehr Konzentrationspeaks können einen oder mehrere Niedrigkonzentrationspeaks umfassen, die an einer Position liegen, die von der unteren Oberfläche des Halbleitersubstrats weiter entfernt ist als der Hochkonzentrationspeak und deren Dotierungskonzentration 1/5 oder weniger des Hochkonzentrationspeaks beträgt.
  • Der Pufferbereich kann einen Peak der Wasserstoffkonzentration aufweisen, der dem Konzentrationspeak entspricht. Die Halbleitervorrichtung kann einen Kollektorbereich eines zweiten Leitfähigkeitstyps aufweisen, der zwischen dem Pufferbereich und der unteren Oberfläche des Halbleitersubstrats angeordnet ist.
  • Der Niedrigkonzentrationspeak kann ein tiefster Peak sein, der unter den Konzentrationspeaks am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt.
  • Die drei oder mehr Konzentrationspeaks können einen tiefsten Peak umfassen, der am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, und der Niedrigkonzentrationspeak kann zwischen dem Hochkonzentrationspeak und dem tiefsten Peak liegen.
  • Die drei oder mehr Konzentrationspeaks können zwei oder mehr der Niedrigkonzentrationspeaks umfassen.
  • Die zwei oder mehr Niedrigkonzentrationspeaks können zwei oder mehr Konzentrationspeaks sein, die unter den Konzentrationspeaks am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegen.
  • Die Dotierungskonzentration des Niedrigkonzentrationspeaks kann 50 mal oder weniger einer Gesamtdotierungskonzentration des Halbleitersubstrats betragen.
  • Die Dotierungskonzentration des Niedrigkonzentrationspeaks kann 50 mal oder weniger der Dotierungskonzentration in einer Mitte des Halbleitersubstrats in Tiefenrichtung betragen.
  • Die drei oder mehr Konzentrationspeaks können einen ersten Peak umfassen, der am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, und einen zweiten Peak, der in Tiefenrichtung neben dem ersten Peak liegt. Ein Mittelwert der Spitzenwerte der Dotierungskonzentration des ersten Peaks und des zweiten Peaks kann 1/5 oder weniger des Spitzenwerts der Dotierungskonzentration des Hochkonzentrationspeaks betragen.
  • Ein Mittelwert der Spitzenwerte der Dotierungskonzentration des ersten Peaks und des zweiten Peaks kann 50 mal oder weniger einer Gesamtdotierungskonzentration des Hochkonzentrationspeaks betragen.
  • Ein Mittelwert der Spitzenwerte der Dotierungskonzentration des ersten Peaks und des zweiten Peaks kann 50 mal oder weniger der Dotierungskonzentration in einer Mitte des Halbleitersubstrats in Tiefenrichtung betragen.
  • Der Pufferbereich kann ein Rekombinationszentrum aufweisen. Der Dichtepeak des Rekombinationszentrums kann in Tiefenrichtung zwischen einem flachsten Peak und einem Hochkonzentrationspeak liegen.
  • Der Dichtepeak kann zwischen dem flachsten Peak und dem Hochkonzentrationspeak vom flachsten Peak liegen.
  • Die Dotierungskonzentration des tiefsten Peaks, der unter den Konzentrationspeaks am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, kann 1,1 mal oder mehr als die Dotierungskonzentration eines Konzentrationspeaks neben dem tiefsten Peak in Tiefenrichtung betragen oder 5 mal oder weniger.
  • Die Dotierungskonzentration des tiefsten Peaks, der unter den Konzentrationspeaks am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, kann 1,0 × 1014 Atome/cm3 oder mehr oder 5,0 × 1014 Atome/cm3 oder weniger betragen.
  • Der Pufferbereich kann zwischen der unteren Oberfläche des Halbleitersubstrats und der Mitte des Halbleitersubstrats in Tiefenrichtung angeordnet sein.
  • Der tiefste Peak, der unter den Konzentrationspeaks am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, kann zwischen der oberen Oberfläche des Halbleitersubstrats und der Mitte des Halbleitersubstrats in Tiefenrichtung liegen.
  • Die Zusammenfassung beschreibt nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale sein.
  • Figurenliste
    • 1 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung illustriert.
    • 2 ist eine vergrößerte Ansicht eines Bereichs A in 1.
    • 3 ist ein Schaubild, das ein Beispiel eines Querschnitts b-b in 2 illustriert.
    • 4 ist ein Schaubild, das ein Beispiel einer Verteilung der Dotierungskonzentration an einer Position der Linie d-d in 3 in Tiefenrichtung illustriert.
    • 5 ist eine vergrößerte Ansicht der Verteilung der Dotierungskonzentration in einem Pufferbereich 20.
    • 6 ist ein Schaubild, das ein Beispiel einer Wellenform der Gatterspannung illustriert, wenn die Halbleitervorrichtung 100 in einem Kurzschlusszustand eingeschaltet wird.
    • 7 ist ein Schaubild, das ein Beispiel einer Verteilung des elektrischen Feldes in Tiefenrichtung eines Halbleitersubstrats 10 gemäß einer Ausführungsform illustriert.
    • 8 ist ein Schaubild, das ein Beispiel einer Verteilung der elektrischen Feldstärke im Kurzschlusszustand in einer Ausführungsform und in einem Vergleichsbeispiel illustriert.
    • 9 ist ein Schaubild, das die Verteilung des elektrischen Feldes der Halbleitervorrichtung 100 gemäß einer Ausführungsform für jede zwischen einem Emitter und einem Kollektor angelegten Spannung illustriert.
    • 10 ist ein Diagramm, das ein Beispiel einer chemischen Konzentrationsverteilung von Wasserstoff im Pufferbereich 20 illustriert.
    • 11 ist ein Schaubild, das ein weiteres Beispiel des Querschnitts b-b der Halbleitervorrichtung 100 illustriert.
    • 12 ist ein Schaubild, das ein Beispiel der Verteilung der Dotierungskonzentration in der Linie d-d in 11 illustriert.
    • 13 ist ein Schaubild, das ein weiteres Beispiel der Verteilung der Dotierungskonzentration in der Linie d-d in 11 illustriert.
    • 14 ist ein Diagramm, das ein weiteres Beispiel der Verteilung der Dotierungskonzentration im Pufferbereich 20 illustriert.
    • 15 ist ein Schaubild, das ein weiteres Beispiel des Querschnitts b-b der Halbleitervorrichtung 100 illustriert.
    • 16 ist ein Diagramm, das ein Beispiel der Verteilung der Dotierungskonzentration im Pufferbereich 20, der in 15 dargestellt ist, illustriert.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen der Erfindung beschrieben, wobei die folgenden Ausführungsbeispiel die in den Ansprüchen offenbarte Erfindung nicht einschränken. Außerdem sind nicht alle Kombinationen von Merkmalen, die in den Ausführungsbeispielen beschrieben werden, essenziell für die Lösung der erfindungsgemäßen Aufgabe.
  • In der vorliegenden Beschreibung wird eine Seite in Richtung parallel zur Tiefenrichtung eines Halbleitersubstrats als „obere“ und die andere Seite als „untere“ bezeichnet. Eine der zwei Hauptflächen des Substrats, der Schicht oder eines anderen Elements wird als eine obere Oberfläche und die andere Oberfläche als eine untere Oberfläche bezeichnet. Die Richtungen „oben“ und „unten“ sind nicht auf die Richtung der Schwerkraft oder die Richtung beim Befestigen einer Halbleitervorrichtung beschränkt.
  • In dieser Beschreibung können technische Sachverhalte unter Verwendung orthogonaler Koordinatenachsen X, Y und Z beschrieben werden. Die orthogonale Koordinatenachse bezeichnet lediglich eine relative Position von Komponenten und schränkt nicht auf eine bestimmte Richtung ein. Beispielsweise ist die Z-Achse nicht auf eine Höhenrichtung relativ zur Bodenfläche beschränkt. Außerdem sind eine +Z-Richtung und eine -Z-Richtung einander entgegengesetzte Richtungen. Wenn die Z-Achsen-Richtung ohne Vorzeichen beschrieben wird, wird auf eine Richtung parallel zur +Z-Achse und zur -Z-Achse Bezug genommen.
  • In der vorliegenden Beschreibung werden die orthogonalen Achsen parallel zur oberen Oberfläche und zur unteren Oberfläche eines Halbleitersubstrats als die X-Achse und die Y-Achse bezeichnet. Außerdem wird die Achse senkrecht zur oberen Oberfläche und zur unteren Oberfläche des Halbleitersubstrats als die Z-Achse bezeichnet. In der vorliegenden Beschreibung kann die Richtung der Z-Achse als die Tiefenrichtung bezeichnet werden. Außerdem kann in der vorliegenden Beschreibung eine Richtung parallel zur oberen Oberfläche und zur unteren Oberfläche des Halbleitersubstrats, einschließlich der X-Achse und der Y-Achse, als eine horizontale Richtung bezeichnet werden.
  • In der vorliegenden Beschreibung kann der Begriff „gleich“ oder „selbe“ einen Fall einschließen, bei dem ein Fehler aufgrund einer Abweichung bei der Herstellung oder dergleichen enthalten ist. Der entsprechende Fehler liegt beispielsweise innerhalb von 10%.
  • In der vorliegenden Beschreibung wird die Leitfähigkeitsart eines mit Verunreinigungen dotierten Dotierungsbereichs als P-artig oder N-artig bezeichnet. In der vorliegenden Beschreibung können sich die Verunreinigungen insbesondere auf einen beliebigen N-artigen Donator und einen P-artigen Akzeptor beziehen und sie können als Dotierstoff beschrieben werden. In der vorliegenden Beschreibung bezieht sich Dotieren darauf, dass ein Donator oder ein Akzeptor in das Halbleitersubstrat eingebracht wird, um einen Halbleiter mit N-artiger Leitfähigkeit oder einen Halbleiter mit P-artiger Leitfähigkeit zu bilden.
  • In der vorliegenden Beschreibung bezeichnet eine Dotierungskonzentration die Konzentration eines Donators oder die Konzentration eines Akzeptors in einem thermisch Gleichgewichtszustand. In der vorliegenden Beschreibung bezeichnet eine Netto-Dotierungskonzentration eine Netto-Konzentration, die durch Hinzufügen der Donatorenkonzentration als Konzentration positiver Ionen zur Akzeptorenkonzentration als Konzentration negativer Ionen erhalten wird, einschließlich der Polaritäten der Ladungen. Wenn beispielsweise die Donatorenkonzentration ND ist und die Akzeptorenkonzentration NA ist, wird die Netto-Dotierungskonzentration an einer beliebigen Position ND - NA. In der vorliegenden Beschreibung kann eine Netto-Dotierungskonzentration einfach als eine Dotierungskonzentration bezeichnet werden.
  • Der Donator hat die Funktion, Elektronen an den Halbleiter bereitzustellen. Der Akzeptor hat die Funktion, Elektronen vom Halbleiter anzunehmen. Der Donator und der Akzeptor sind nicht auf die Verunreinigung selbst beschränkt. Beispielsweise kann ein VOH-Defekt, der durch eine Kombination aus einer Leerstelle (V), einem Sauerstoff (O) und einem Wasserstoff (H), die im Halbleiter vorhanden sind, als ein Donator fungieren, der Elektronen bereitstellt. In der vorliegenden Beschreibung kann ein VOH-Defekt als ein Wasserstoffdonator bezeichnet werden.
  • In der vorliegenden Beschreibung bedeuten die Bezeichnungen P+-artig oder N+-artig, dass die Dotierungskonzentration größer ist als die von P-artig oder N-artig, und die Bezeichnungen P-artig oder N-artig bedeuten, dass die Dotierungskonzentration niedriger ist als die der Bezeichnungen P-artig oder N-artig. Außerdem bedeuten in der vorliegenden Beschreibung die Bezeichnungen P++-artig oder N++-artig, dass die Dotierungskonzentration größer als als die von P+-artig oder N+-artig.
  • Eine chemische Konzentration in der vorliegenden Beschreibung bezeichnet eine Konzentration von Verunreinigungen, die unabhängig vom Zustand elektrischer Aktivierung gemessen wird. Die chemische Konzentration kann beispielsweise durch Sekundärionen-Massenspektrometrie (SIMS) gemessen werden. Die oben genannte Netto-Dotierungskonzentration kann durch ein Kapazitäts-Spannungs-Verfahren (CV-Verfahren) gemessen werden. Außerdem kann eine durch ein Ausbreitungswiderstands-Verfahren („Spreading Resistance“, SR-Verfahren) gemessene Ladungsträgerkonzentration als die Dotierungskonzentration verwendet werden. Die durch das CV-Verfahren gemessene Ladungsträgerkonzentration kann ein Wert im thermischen Gleichgewichtszustand sein. Da außerdem die Donatorenkonzentration ausreichend größer als die Akzeptorenkonzentration im N-artigen Bereich ist, kann die Ladungsträgerkonzentration im entsprechenden Bereich als die Donatorenkonzentration verwendet werden. In ähnlicher Weise kann die Ladungsträgerkonzentration im entsprechenden Bereich im P-artigen Bereich als die Akzeptorenkonzentration verwendet werden. In der vorliegenden Beschreibung kann die Dotierungskonzentration des N-artigen Bereichs als Donatorenkonzentration bezeichnet werden und die Dotierungskonzentration des P-artigen Bereichs kann als Akzeptorenkonzentration bezeichnet werden.
  • In einem Fall, wo die Verteilung der Konzentration des Donators, des Akzeptors oder der Netto-Dotierung einen Peak aufweist, kann der entsprechende Spitzenwert außerdem als die Konzentration des Donators, des Akzeptors oder der Netto-Dotierung im entsprechenden Bereich verwendet werden. In einem Fall, wo die Konzentration des Donators, des Akzeptors oder der Netto-Dotierung im Wesentlichen gleichförmig oder dergleichen ist, kann ein Mittelwert der Konzentration des Donators, des Akzeptors oder der Netto-Dotierung im entsprechenden Bereich als die Konzentration des Donators, des Akzeptors oder der Netto-Dotierung verwendet werden.
  • Die durch das SR-Verfahren gemessene Ladungsträgerkonzentration kann kleiner als die Konzentration des Donators oder des Akzeptors sein. In einem Bereich, wo der Strom beim Messen eines Ausbreitungswiderstands fließt, gibt es einen Fall, wo die Ladungsträgermobilität des Halbleitersubstrats niedriger ist als der Wert des Kristallzustands. Die Abnahme der Ladungsträgermobilität tritt auf durch Unordnung in der Kristallstruktur, die durch einen Gitterdefekt oder dergleichen verursacht wird, um die Ladungsträger zu streuen.
  • Die aus der mittels CV-Verfahren oder SR-Verfahren gemessenen Ladungsträgerkonzentration berechnete Konzentration des Donators oder des Akzeptors kann niedriger als die chemische Konzentration des Elements sein, welches den Donator oder den Akzeptor bildet. Beispielsweise beträgt die Donatorenkonzentration von Phosphor oder Arsen als Donator oder die Akzeptorenkonzentration von Bor als Akzeptor in einem Siliziumhalbleiter ungefähr 99% deren chemischen Konzentration. Andererseits beträgt die Donatorenkonzentration von Wasserstoff als Donator im Siliziumhalbleiter ungefähr 0,1% bis 10% der chemischen Konzentration von Wasserstoff. Das Einheitensystem der vorliegenden Beschreibung ist, sofern nicht anders angegeben, das SI-Einheitensystem. Die Einheit der Länge kann in cm oder dergleichen angegeben sein und verschiedene Berechnungen können nach Konvertieren in Meter (m) durchgeführt werden.
  • 1 ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung illustriert. 1 illustriert Positionen, die durch Projektion jedes der Bauteile auf die obere Oberfläche eines Halbleitersubstrats 10 erhalten werden. In 1 sind nur einige Elemente der Halbleitervorrichtung 100 dargestellt, während andere Elemente weggelassen wurden.
  • Die Halbleitervorrichtung 100 umfasst das Halbleitersubstrat 10. Das Halbleitersubstrat 10 umfasst eine Randseite 102, wenn von der oberen Oberfläche aus gesehen. Wenn in der vorliegenden Beschreibung lediglich „von der oberen Oberfläche aus gesehen“ angegeben ist, so ist eine Ansicht von der oberen Oberflächenseite des Halbleitersubstrats 10 gemeint. Das Halbleitersubstrat 10 dieses Beispiels umfasst zwei Sätze Randseiten 102, die von der oberen Oberfläche aus gesehen einander gegenüberliegen. In 1 sind die X-Achse und die Y-Achse parallel zu einer der Randseiten 102. Ferner ist die Z-Achse senkrecht zur oberen Oberfläche des Halbleitersubstrats 10.
  • Im Halbleitersubstrat 10 ist ein aktiver Abschnitt 160 angeordnet. Der aktive Abschnitt 160 ist ein Bereich, in dem ein Hauptstrom in Tiefenrichtung zwischen der oberen Oberfläche und der unteren Oberfläche des Halbleitersubstrats 10 fließt, wenn die Halbleitervorrichtung 100 betrieben wird. Auf der oberen Seite des aktiven Abschnitts 160 ist eine Emitterelektrode angeordnet, die in 1 weggelassen wurde.
  • Im aktiven Abschnitt 160 ist zumindest ein Transistorabschnitt 70, der ein Transistorelement wie z.B. einen IGBT aufweist, oder ein Diodenabschnitt 80, der ein Diodenelement wie z.B. eine Freilaufdiode (FWD) aufweist, angeordnet. Im Beispiel der 1 sind der Transistorabschnitt 70 und der Diodenabschnitt 80 abwechselnd entlang einer vorgegebenen Anordnungsrichtung (im vorliegenden Beispiel die X-Achsenrichtung) auf der oberen Oberfläche des Halbleitersubstrats 10 angeordnet. In einem weiteren Beispiel kann nur einer vom Transistorabschnitt 70 und dem Diodenabschnitt 80 im aktiven Abschnitt 160 angeordnet sein.
  • In 1, ist das Symbol „I“ dem Bereich angefügt, wo der Transistorabschnitt 70 angeordnet ist, und das Symbol „F“ ist dem Bereich angefügt, wo der Diodenabschnitt 80 angeordnet ist. In der vorliegenden Beschreibung kann eine Richtung senkrecht zur Anordnungsrichtung von der oberen Oberfläche aus gesehen als eine Ausbreitungsrichtung (Y-Achsenrichtung in 1) bezeichnet werden. Der Transistorabschnitt 70 und der Diodenabschnitt 80 können jeweils eine Längsseite in Erstreckungsrichtung aufweisen. In anderen Worten, die Länge des Transistorabschnitts 70 in Y-Achsenrichtung ist größer als die Breite in X-Achsenrichtung. In ähnlicher Weise kann die Länge des Diodenabschnitts 80 in Y-Achsenrichtung größer als die Breite in X-Achsenrichtung sein. Die Ausbreitungsrichtung des Transistorabschnitts 70 und des Diodenabschnitts 80 und die Längsrichtungjedes später beschriebenen Grabenabschnitts können dieselben sein.
  • Der Diodenabschnitt 80 umfasst einen N+-artigen Kathodenbereich in einem Bereich, der mit der unteren Oberfläche des Halbleitersubstrats 10 verbunden ist. In der vorliegenden Beschreibung wird der Bereich, wo der Kathodenbereich angeordnet ist, als der Diodenabschnitt 80 bezeichnet. Mit anderen Worten, der Diodenabschnitt 80 ist ein Bereich, der von der oberen Oberfläche aus gesehen mit dem Kathodenbereich überlappt. In dem Bereich, der nicht der Kathodenbereich der unteren Oberfläche des Halbleitersubstrats 10 ist, kann ein P+-artiger Kollektorbereich angeordnet sein. In der vorliegenden Beschreibung kann im Diodenabschnitt 80 auch ein Verlängerungsbereich 81, der sich in Y-Achsenrichtung vom Diodenabschnitt 80 zu einem später beschriebenen Gatterläufer erstreckt, enthalten sein. In der unteren Oberfläche des Verlängerungsbereichs 81 ist ein Kollektorbereich angeordnet.
  • Der Transistorabschnitt 70 umfasst einen P+-artigen Kollektorbereich in einem Bereich, der mit der unteren Oberfläche des Halbleitersubstrats 10 verbunden ist. Außerdem ist im Transistorabschnitt 70 eine Gatterstruktur auf der Seite der oberen Oberfläche auf dem Halbleitersubstrat 10 periodisch angeordnet. Die Gatterstruktur enthält einen N-artigen Emitterbereich, einen P-artigen Basisbereich, einen Gatter-Leitungsabschnitt und einen Gatter-Isolierfilm.
  • Die Halbleitervorrichtung 100 kann eine oder mehrere Anschlussflächen aif der oberen Seite des Halbleitersubstrats 10 aufweisen. Die Halbleitervorrichtung 100 dieses Beispiels umfasst eine Gatter-Anschlussfläche 112. Die Halbleitervorrichtung 100 kann Anschlussflächen, wie z.B. eine Anoden-Anschlussfläche, eine Kathoden-Anschlussfläche und eine Stromdetektions-Anschlussfläche aufweisen. Jede Anschlussfläche ist in der Nähe der Randseite 102 angeordnet. Die Umgebung der Randseite 102 bezieht sich auf einen Bereich zwischen der Randseite 102 und der Emitterelektrode, wenn von der oberen Oberfläche aus gesehen. Beim Montieren der Halbleitervorrichtung 100, kann jede Anschlussfläche über eine Verdrahtung wie zum Beispiel einen Draht mit einem externen Schaltkreis verbunden sein.
  • Ein Gatterpotenzial wird an die Gatter-Anschlussfläche 112 angelegt. Die Gatter-Anschlussfläche 112 ist elektrisch mit dem Leitungsabschnitt eines Gattergrabenabschnitts des aktiven Abschnitts 160 verbunden. Die Halbleitervorrichtung 100 umfasst einen Gatterläufer, der die Gatter-Anschlussfläche 112 und den Gattergrabenabschnitt verbindet. In 1 ist der Gatterläufer mit schrägen Linien schraffiert.
  • Der Gatterläufer dieses Beispiels umfasst einen äußeren umlaufenden Gatterläufer 130 und einen aktivseitigen Gatterläufer 131. Der äußere umlaufende Gatterläufer 130 ist von der oberen Oberfläche aus gesehen zwischen dem aktiven Abschnitt 160 und der Randseite 102 des Halbleitersubstrats 10 angeordnet. Der äußere umlaufende Gatterläufer 130 dieses Beispiels umgibt von der oberen Oberfläche aus gesehen den aktiven Abschnitt. Der Bereich, der von der oberen Oberfläche aus gesehen den äußeren umlaufenden Gatterläufer 130 umgibt, kann als der aktive Abschnitt 160 bezeichnet werden. Ferner ist der äußere umlaufende Gatterläufer 130 mit der Gatter-Anschlussfläche 112 verbunden. Der äußere umlaufende Gatterläufer 130 ist auf der oberen Seite des Halbleitersubstrats 10 angeordnet. Der äußere umlaufende Gatterläufer 130 kann eine Metallverdrahtung sein, die Aluminium oder dergleichen enthä lt.
  • Der aktivseitige Gatterläufer 131 ist im aktiven Abschnitt 160 angeordnet. Durch das Vorsehen des aktivseitigen Gatterläufers 131 im aktiven Abschnitt 160 ist es möglich, eine Abweichung der Verdrahtungslänge von der Gatter-Anschlussfläche 112 in jedem Bereich des Halbleitersubstrats 10 zu reduzieren.
  • Der aktivseitige Gatterläufer 131 ist mit dem Gattergrabenabschnitt des aktiven Abschnitts 160 verbunden. Der aktivseitige Gatterläufer 131 ist auf der oberen Seite des Halbleitersubstrats 10 angeordnet. Der aktivseitige Gatterläufer 131 kann eine Verdrahtung sein, die aus einem Halbleiter wie Polysilizium, das mit Verunreinigungen dotiert ist, ausgebildet ist.
  • Der aktivseitige Gatterläufer 131 kann mit dem äußeren umlaufenden Gatterläufer 130 verbunden sein. Der aktivseitige Gatterläufer 131 dieses Beispiels ist so angeordnet, dass er sich in X-Achsenrichtung von einem äußeren umlaufenden Gatterläufer 130 bis hoch zum anderen äußeren umlaufenden Gatterläufer 130 erstreckt, so dass er den aktiven Abschnitt 160 fast in der Mitte der Y-Achsenrichtung durchquert. In einem Fall, wo der aktive Abschnitt 160 durch den aktivseitigen Gatterläufer 131 geteilt wird, können der Transistorabschnitt 70 und der Diodenabschnitt 80 abwechselnd in X-Achsenrichtung in jedem geteilten Bereich angeordnet sein.
  • Außerdem kann die Halbleitervorrichtung 100 einen Temperaturmessabschnitt (nicht dargestellt), der eine PN-Übergangsdiode ist, die aus Polysilizium oder dergleichen gebildet ist, und einen Strommessabschnitt (nicht dargestellt) aufweisen, der die Vorgänge des im aktiven Abschnitt 160 angeordneten Transistorabschnitt simuliert.
  • Die Halbleitervorrichtung 100 dieses Beispiels umfasst einen Randabschlussstrukturabschnitt 90 zwischen dem aktiven Abschnitt 160 und der Randseite 102. Der Randabschlussstrukturabschnitt 90 dieses Beispiels ist zwischen dem äußeren umlaufenden Gatterläufer 130 und der Randseite 102 angeordnet. Der Randabschlussstrukturabschnitt 90 entspannt eine Konzentration des elektrischen Feldes auf der oberen Oberflächenseite des Halbleitersubstrats 10. Der Randabschlussstrukturabschnitt 90 kann ferner zumindest einen Schutzring, eine Feldplatte, und ein kreisförmig um den aktiven Abschnitt 160 angeordnetes RESURF aufweisen.
  • 2 ist eine vergrößerte Ansicht eines Bereichs A in 1. Bereich A ist ein Bereich, wo der Transistorabschnitt 70, der Diodenabschnitt 80 und der aktivseitige Gatterläufer 131 enthalten sind. Die Halbleitervorrichtung 100 dieses Beispiels umfasst einen Gatter-Grabenabschnitt 40, einen Dummy-Grabenabschnitt 30, einen Senkenbereich 11, einen Emitterbereich 12, einen Basisbereich 14 und einen Kontaktbereich 15, die in der oberen Oberflächenseite des Halbleitersubstrats 10 angeordnet sind. Der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 sind jeweils Beispiele des Grabenabschnitts. Außerdem umfasst die Halbleitervorrichtung 100 dieses Beispiels eine Emitterelektrode 52 und den aktivseitigen Gatterläufer 131, die auf der oberen Seite der oberen Oberfläche des Halbleitersubstrats 10 angeordnet sind. Die Emitterelektrode 52 und der aktivseitige Gatterläufer 131 sind voneinander beabstandet angeordnet.
  • Ein dielektrischer Zwischenschichtfilm ist zwischen der oberen Oberfläche des Halbleitersubstrats 10 und der Emitterelektrode 52 und dem aktivseitigen Gatterläufer 131 angeordnet, wurde in 1 jedoch weggelassen. Im dielektrischen Zwischenschichtfilm dieses Beispiels ist ein Kontaktloch 54 angeordnet, das durch den dielektrischen Zwischenschichtfilm geht. In 2 ist jedes Kontaktloch 54 mit schrägen Linien schraffiert.
  • Die Emitterelektrode 52 ist auf der oberen Seite des Gatter-Grabenabschnitts 40, des Dummy-Grabenabschnitts 30, des Senkenbereichs 11, des Emitterbereichs 12, des Basisbereichs 14 und des Kontaktbereichs 15 angeordnet. Die Emitterelektrode 52 ist durch das Kontaktloch 54 mit dem Emitterbereich 12, dem Kontaktbereich 15 und dem Basisbereich 14 in der oberen Oberfläche des Halbleitersubstrats 10 verbunden. Außerdem ist die Emitterelektrode 52 durch das im dielektrischen Zwischenschichtfilm angeordnete Kontaktloch mit einem Dummy-Leitungsabschnitt im Dummy-Grabenabschnitt 30 verbunden. Die Emitterelektrode 52 kann mit dem Dummy-Leitungsabschnitt des Dummy-Grabenabschnitts 30 am Rand des Dummy-Grabenabschnitts 30 in Y-Achsenrichtung verbunden sein.
  • Der aktivseitige Gatterläufer 131 ist durch das im dielektrischen Zwischenschichtfilm angeordnete Kontaktloch mit dem Dummy-Grabenabschnitt 40 verbunden. Der aktivseitige Gatterläufer 131 kann mit einem Gatter-Leitungsabschnitt des Gatter-Grabenabschnitts 40 in einem Randabschnitt des Gatter-Grabenabschnitts 40 in Y-Achsenrichtung verbunden sein. Der aktivseitige Gatterläufer 131 ist nicht mit dem Dummy-Leitungsabschnitt im Dummy-Grabenabschnitt 30 verbunden.
  • Die Emitterelektrode 52 ist aus einem Material gebildet, das Metall enthält. 2 illustriert einen Bereich, wo die Emitterelektrode 52 angeordnet ist. Beispielsweise ist zumindest ein Teilbereich der Emitterelektrode 52 aus Metall wie z.B. Aluminium oder einer Metalllegierung, die Aluminium enthält, gebildet. Die Metalllegierung ist beispielsweise eine Aluminium-Silizium-Legierung oder eine Aluminium-Silizium-Kupfer-Legierung. Die Emitterelektrode 52 kann in der unteren Schicht des aus Aluminium oder dergleichen gebildeten Bereichs eine Metallbarriere aus Titan oder einem Titanverbundstoff aufweisen. Ferner kann ein Stecker, der durch Vergraben von Wolfram im Kontaktloch gebildet wird, enthalten sein. Der Stecker ist vorgesehen, um mit der Metallbarriere und Aluminium oder dergleichen verbunden zu sein.
  • Der Senkenbereich 11 ist überlappend mit dem aktivseitigen Gatterläufer 131 angeordnet. Der Senkenbereich 11 dehnt sich mit einer vorgegebenen Breite selbst in einem Bereich aus, wo der aktivseitige Gatterläufer 131 nicht überlappt. Der Senkenbereich 11 dieses Beispiels ist beabstandet vom Ende des Kontaktlochs 54 in Y-Achsenrichtung zum aktivseitigen Gatterläufer 131 angeordnet. Der Senkenbereich ist ein Bereich eines zweiten Leitfähigkeitstyps, dessen Dotierungskonzentration höher als die des Basisbereichs 14 ist. Der Basisbereich 14 dieses Beispiels ist P-artig und der Senkenbereich 11 ist P+-artig.
  • Der Transistorabschnitt 70 und der Diodenabschnitt 80 enthalten jeweils eine Vielzahl von Grabenabschnitten, die in der Anordnungsrichtung angeordnet sind. Im Transistorabschnitt 70 dieses Beispiels sind ein oder mehrere Gatter-Grabenabschnitte 40 und ein oder mehrere Dummy-Grabenabschnitte 30 abwechselnd entlang der Anordnungsrichtung angeordnet. Im Diodenabschnitt 80 dieses Beispiels ist die Vielzahl der Dummy-Grabenabschnitte 30 entlang der Anordnungsrichtung angeordnet. Im Diodenabschnitt 80 dieses Beispiels ist kein Gatter-Grabenabschnitt 40 angeordnet.
  • Der Gatter-Grabenabschnitt 40 dieses Beispiels kann zwei gerade Abschnitte 39 (Abschnitte des Grabens, die entlang der Erstreckungsrichtung gerade sind), die sich entlang der Erstreckungsrichtung senkrecht zur Anordnungsrichtung erstrecken, und den Randabschnitt 41 zum Verbinden der zwei linearen Abschnitte 39 aufweisen. Die Erstreckungsrichtung in 2 ist die Y-Achsenrichtung.
  • Mindestens ein Teil des Randabschnitts 41 ist vorzugsweise in von der oberen Oberfläche aus gesehen gekrümmter Form vorgesehen. Die Enden zweier gerader Abschnitte 39 in Y-Achsenrichtung sind mit dem Randabschnitt 41 verbunden, so dass die Konzentration des elektrischen Feldes im Endabschnitt des geraden Abschnitts 39 entspannt werden kann.
  • Im Transistorabschnitt 70 ist der Dummy-Grabenabschnitt 30 zwischen den geraden Abschnitten 39 des Gatter-Grabenabschnitts 40 angeordnet. Zwischen den geraden Abschnitten 39 kann ein Dummy-Grabenabschnitt 30 oder eine Vielzahl von Dummy-Grabenabschnitten 30 angeordnet sein. Der Dummy-Grabenabschnitt 30 kann eine gerade Form haben, die sich in Erstreckungsrichtung erstreckt, oder kann einen geraden Abschnitt 29 und einen Randabschnitt 31 ähnlich wie der Gatter-Grabenabschnitt 40 enthalten. Die in 2 dargestellte Halbleitervorrichtung 100 enthält sowohl den geraden Dummy-Grabenabschnitt 30 ohne Randabschnitt 31 und den Dummy-Grabenabschnitt 30 mit dem Randabschnitt 31.
  • Eine Diffusionstiefe des Senkenbereichs 11 kann tiefer sein als die Tiefe des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30. Die Endabschnitte des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 in Y-Achsenrichtung weisen von der oberen Oberfläche aus gesehen den Senkenbereich 11 auf. Mit anderen Worten, der Boden jedes Grabenabschnitts in Tiefenrichtung ist mit dem Senkenbereich 11 am Endabschnitt jedes Grabenabschnitts in Y-Achsenrichtung bedenkt. Mit diesem Aufbau kann die Konzentration des elektrischen Feldes am Boden jedes Grabenabschnitts entspannt werden.
  • Ein Mesaabschnitt ist in Anordnungsrichtung zwischen den Grabenabschnitten angeordnet. Der Mesaabschnitt bezeichnet einen Bereich, der zwischen den Grabenabschnitten im Halbleitersubstrat 10 eingeschlossen ist. Zum Beispiel ist das obere Ende des Mesaabschnitts die obere Oberfläche des Halbleitersubstrats 10. Die Tiefenposition des unteren Endes des Mesaabschnitts ist dieselbe wie die Tiefenposition des unteren Endes des Grabenabschnitts. Der Mesaabschnitt dieses Beispiels ist so angeordnet, dass er sich in Erstreckungsrichtung (Y-Achsenrichtung) entlang des Grabenabschnitts in der oberen Oberfläche des Halbleitersubstrats 10 erstreckt. In diesem Beispiel ist ein Mesaabschnitt 60 im Transistorabschnitt 70 angeordnet und ein Mesaabschnitt 61 ist im Diodenabschnitt 80 angeordnet. Falls in der vorliegenden Beschreibung einfach ein „Mesaabschnitt“ erwähnt wird, bezeichnet der Abschnitt jeweils den Mesaabschnitt 60 und den Mesaabschnitt 61.
  • Jeder Mesaabschnitt umfasst den Basisbereich 14. In dem zur oberen Oberfläche des Halbleitersubstrats 10 freiliegenden Basisbereich 14 im Mesaabschnitt wird ein Bereich, der am nächsten zum aktivseitigen Gatterläufer 131 angeordnet ist, als ein Basisbereich 14-e bezeichnet. In 2 ist der Basisbereich 14-e, der in einem Endabschnitt in Erstreckungsrichtungjedes Mesaabschnitts angeordnet ist, dargestellt. Der Basisbereich 14-e ist jedoch auch im anderen Endabschnitt jedes Mesaabschnitts angeordnet. In jedem Mesaabschnitt kann zumindest einer des Emitterbereichs 12 des ersten Leitfähigkeitstyps und des Kontaktbereichs 15 des zweiten Leitfähigkeitstyps im Bereich angeordnet sein, der von der oberen Oberfläche aus gesehen durch die Basisbereiche 14-e eingeschlossen wird. Der Emitterbereich 12 dieses Beispiels ist N+-artig und der Kontaktbereich 15 ist P+-artig. Der Emitterbereich 12 und der Kontaktbereich 15 können zwischen dem Basisbereich 14 und der oberen Oberfläche des Halbleitersubstrats 10 in Tiefenrichtung angeordnet sein.
  • Der Mesaabschnitt 60 des Transistorabschnitts 70 enthält den Emitterbereich 12, der zur oberen Oberfläche des Halbleitersubstrats 10 freiliegt. Der Emitterbereich 12 ist verbunden mit dem Gatter-Grabenabschnitt 40 angeordnet. Der mit dem Gatter-Grabenabschnitt 40 verbundene Mesaabschnitt 60 kann den Kontaktbereich 15, der zur oberen Oberfläche des Halbleitersubstrats 10 freiliegt, aufweisen.
  • Der Kontaktbereich 15 und der Emitterbereich 12 im Mesaabschnitt 60 sind jeweils von einem Grabenabschnitt in X-Achsenrichtung zum anderen Grabenabschnitt angeordnet. Zum Beispiel sind der Kontaktbereich 15 und der Emitterbereich 12 des Mesaabschnitts 60 abwechselnd entlang der Erstreckungsrichtung (Y-Achsenrichtung) des Grabenabschnitts angeordnet.
  • In einem anderen Beispiel können der Kontaktbereich 15 und der Emitterbereich 12 des Mesaabschnitts 60 in Streifenform entlang der Erstreckungsrichtung (Y-Achsenrichtung) des Grabenabschnitts angeordnet sein. Beispielsweise ist der Emitterbereich 12 in einem Bereich angeordnet, der mit dem Grabenabschnitt verbunden ist, und der Kontaktbereich 15 ist in einem Bereich angeordnet, der zwischen den Emitterbereichen 12 eingeschlossen ist.
  • Im Mesaabschnitt 61 des Diodenabschnitts 80 ist kein Emitterbereich 12 vorgesehen. In der oberen Oberfläche des Mesaabschnitts 61 können der Basisbereich 14 und der Kontaktbereich 15 vorgesehen sein. In dem durch die Basisbereiche 14-e in der oberen Oberfläche des Mesaabschnitts 61 eingeschlossenen Bereich kann der Kontaktbereich 15 verbunden mit jedem Basisbereich 14-e vorgesehen sein. In dem durch den Kontaktbereich 15 in der oberen Oberfläche des Mesaabschnitts 61 eingeschlossenen Bereich kann der Basisbereich 14 vorgesehen sein. Der Basisbereich 14 kann im gesamten zwischen den Kontaktbereichen 15 eingeschlossenen Bereich vorgesehen sein.
  • Auf der Oberseite jedes Mesaabschnitts ist das Kontaktloch 54 angeordnet. Das Kontaktloch 54 ist dem Bereich angeordnet, der durch die Basisbereiche 14-e umschlossen ist. Das Kontaktloch 54 dieses Beispiels ist jeweils auf der oberen Seite des Kontaktbereichs 15, des Basisbereichs 14 und des Emitterbereichs 12 vorgesehen. Das Kontaktloch 54 ist nicht in dem Bereich angeordnet, der dem Basisbereich 14-e und dem Senkenbereich 11 entspricht. Das Kontaktloch 54 kann in Anordnungsrichtung (X-Achsenrichtung) mittig im Mesaabschnitt 60 angeordnet sein.
  • Im Diodenabschnitt 80 ist ein N+-artiger Kathodenbereich 82 in einem Bereich angeordnet, der direkt mit der unteren Oberfläche des Halbleitersubstrats 10 verbunden ist. In der unteren Oberfläche des Halbleitersubstrats 10 kann ein P+-artiger Kollektorbereich 22 in dem Bereich angeordnet sein, wo der Kathodenbereich 82 nicht angeordnet ist. Der Kathodenbereich 82 und der Kollektorbereich 22 sind zwischen einer unteren Oberfläche 23 und einem später beschriebenen Pufferbereich 20 des Halbleitersubstrats 10 angeordnet. In 2 ist die Grenze zwischen dem Kathodenbereich 82 und dem Kollektorbereich 22 mit einer gepunkteten Linie dargestellt.
  • Der Kathodenbereich 82 ist in Y-Achsenrichtung beabstandet vom Senkenbereich 11 angeordnet. Bei diesem Aufbau ist die Dotierungskonzentration relativ hoch und der Abstand zwischen dem P-artigen Bereich (Senkenbereich 11), der bis zur tiefen Position ausgebildet ist, und dem Kathodenbereich 82 wird sichergestellt, so dass die Stehspannung verbessert werden kann. In Y-Achsenrichtung ist der Endabschnitt des Kathodenbereichs 82 dieses Beispiels weiter entfernt vom Senkenbereich 11 angeordnet als der Endabschnitt des Kontaktlochs 54 in Y-Achsenrichtung. In einem weiteren Beispiel kann der Endabschnitt des Kathodenbereichs 82 in der Y-Achsenrichtung zwischen dem Senkenbereich 11 und dem Kontaktloch 54 angeordnet sein.
  • 3 ist ein Diagramm, das ein Beispiel eines Querschnitts entlang einer Linie b-b in 2 illustriert. Der Querschnitt b-b ist eine XZ-Ebene, die durch den Emitterbereich 12 und den Kathodenbereich 82 geht. Die Halbleitervorrichtung 100 dieses Beispiels umfasst im entsprechenden Querschnitt das Halbleitersubstrat 10, einen dielektrischen Zwischenschichtfilm 38, die Emitterelektrode 52 und eine Kollektorelektrode 24. Der dielektrische Zwischenschichtfilm 38 ist in einer oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet. Der dielektrische Zwischenschichtfilm 38 ist ein Film, der mindestens einen eines Isolierfilms, wie z.B. Silikatglas, dem eine Verunreinigung wie Bor oder Phosphor zugefügt wird, eines thermischen Oxidfilms und eines anderen Films enthält. Im dielektrischen Zwischenschichtfilm 38 ist das in 2 beschriebene Kontaktloch 54 angeordnet.
  • Die Emitterelektrode 52 ist auf der oberen Seite des dielektrischen Zwischenschichtfilms 38 angeordnet. Die Emitterelektrode 52 geht durch das Kontaktloch 54 des dielektrischen Zwischenschichtfilms 38 und ist mit der oberen Oberfläche 21 des Halbleitersubstrats 10 verbunden. Die Kollektorelektrode 24 ist in der unteren Oberfläche 23 des Halbleitersubstrats 10 angeordnet. Die Emitterelektrode 52 und die Kollektorelektrode 24 sind aus einem metallischen Material wie beispielsweise Aluminium oder dergleichen gebildet. In der vorliegenden Beschreibung wird eine Richtung (Z-Achsenrichtung), welche die Emitterelektrode 52 und die Kollektorelektrode 24 verbindet, als Tiefenrichtung bezeichnet.
  • Das Halbleitersubstrat 10 weist einen N -artigen Driftbereich 18 auf. Der Driftbereich 18 ist jeweils im Transistorabschnitt 70 und im Diodenabschnitt 80 angeordnet.
  • Im Mesaabschnitt 60 des Transistorabschnitts 70 sind der N+-artige Emitterbereich 12 und der P-artige Basisbereich 14 der Reihe nach von der oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet. Der Driftbereich18 ist auf der unteren Seite des Basisbereichs 14 angeordnet. Im Mesaabschnitt 60 kann ein N+-artiger Akkumulationsbereich 16 angeordnet sein. Der Akkumulationsbereich 16 ist zwischen dem Basisbereich 14 und dem Driftbereich 18 angeordnet.
  • Der Emitterbereich 12 liegt zur oberen Oberfläche 21 des Halbleitersubstrats 10 frei und ist verbunden mit dem Gatter-Grabenabschnitt 40 angeordnet. Der Emitterbereich 12 kann verbunden mit den Grabenabschnitten auf beiden Seiten des Mesaabschnitts 60 angeordnet sein. Der Emitterbereich 12 hat eine höhere Dotierungskonzentration als der Driftbereich 18.
  • Der Basisbereich18 ist auf der unteren Seite des Emitterbereichs 12 angeordnet. Der Basisbereich 14 dieses Beispiels ist verbunden mit dem Emitterbereich 12 angeordnet. Der Basisbereich 14 kann verbunden mit den Grabenabschnitten auf beiden Seiten des Mesaabschnitts 60 angeordnet sein.
  • Der Akkumulationsbereich 16 ist auf der unteren Seite des Basisbereichs 14 angeordnet. Der Akkumulationsbereich 16 ist ein N+-artiger Bereich mit einer höheren Dotierungskonzentration als der Driftbereich 18. Durch Vorsehen eines hochkonzentrierten Akkumulationsbereichs 16 zwischen dem Driftbereich 18 und dem Basisbereich 14 ist es möglich, einen Effekt der Verstärkung der Ladungsträgerimplantation (IE-Effekt) zu erhöhen, um die EIN-Spannung zu senken. Der Akkumulationsbereich 16 kann die gesamte unteren Oberfläche des Basisbereichs 14 in jedem Mesaabschnitt 60 bedeckend angeordnet sein.
  • Im Mesaabschnitt 61 des Diodenabschnitts 80 ist ein P-artiger Basisbereich 14 verbunden mit der oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet. Auf der unteren Oberfläche des Basisbereichs 14 ist der Driftbereich 18 angeordnet. Im Mesaabschnitt 61 kann der Akkumulationsbereich 16 auf der unteren Seite des Basisbereichs 14 angeordnet sein.
  • Jeweils im Transistorabschnitt 70 und im Diodenabschnitt 80 kann ein N+-artiger Pufferbereich 20 unter dem Driftbereich 18 angeordnet sein. Die Dotierungskonzentration des Pufferbereichs 20 ist höher als die Dotierungskonzentration des Driftbereichs 18. Der Pufferbereich 20 umfasst einen Konzentrationspeak 25, der größer ist als die Dotierungskonzentration des Driftbereichs 18. Die Dotierungskonzentration des Konzentrationspeaks 25 gibt eine Dotierungskonzentration am Scheitelpunkt des Konzentrationspeaks 25 an. Außerdem kann die Dotierungskonzentration des Driftbereichs 18 ein Mittelwert der Dotierungskonzentrationen in einem Bereich sein, wo eine Verteilung der Dotierungskonzentration fast gleichmäßig ist. Der Bereich, wo die Verteilung der Dotierungskonzentration fast gleichmäßig ist, kann ein Bereich sein, wo die Abweichung der Dotierungskonzentration innerhalb von 10% liegt. Der Pufferbereich 20 dieses Beispiels enthält drei oder mehr Konzentrationspeaks 25 in Tiefenrichtung (Z-Achsenrichtung) des Halbleitersubstrats 10. Der Konzentrationspeak 25 des Pufferbereichs 20 kann an derselben Tiefenposition liegen wie beispielsweise der Konzentrationspeak von Wasserstoff (Proton) oder Phosphor. Der Pufferbereich 20 kann als eine Feldstoppschicht dienen, die verhindert, dass eine sich von einem unteren Ende des Basisbereichs 14 ausbreitende Verarmungsschicht den P+-artigen Kollektorbereich 22 und den N+-artigen Kathodenbereich 82 erreicht.
  • Im Transistorabschnitt 70 ist der P+-artige Kollektorbereich 22 unterhalb vom Pufferbereich 20 angeordnet. Die Akzeptorenkonzentration des Kollektorbereichs 22 ist höher als die Akzeptorenkonzentration des Basisbereichs 14. Der Kollektorbereich 22 kann denselben Akzeptor wie der Basisbereich 14 enthalten oder einen anderen Akzeptor. Der Akzeptor des Kollektorbereichs 22 ist beispielsweise Bor.
  • Im Diodenabschnitt 80 ist der N+-artige Kathodenbereich 82 unterhalb vom Pufferbereich 20 angeordnet. Die Donatorenkonzentration des Kathodenbereichs 82 ist höher als die Donatorenkonzentration des Driftbereichs 18. Der Donator des Kathodenbereichs 82 ist beispielsweise Wasserstoff oder Phosphor. Außerdem sind die Elemente, die in jedem Bereich zu Donatoren und Akzeptoren werden, nicht auf die oben beschriebenen Beispiele beschränkt. Der Kollektorbereich 22 und der Kathodenbereich 82 liegen auf der unteren Oberfläche 23 des Halbleitersubstrats 10 frei und sind mit der Kollektorelektrode 24 verbunden. Die Kollektorelektrode 24 kann in Kontakt mit der gesamten unteren Oberfläche 23 des Halbleitersubstrats 10 stehen. Die Emitterelektrode 52 und die Kollektorelektrode 24 sind aus einem metallischen Material wie beispielsweise Aluminium oder dergleichen gebildet.
  • Auf der Seite der oberen Oberfläche 21 des Halbleitersubstrats 10 sind ein oder mehrere Gatter-Grabenabschnitte 40 und ein oder mehrere Dummy-Grabenabschnitte 30 angeordnet. Jeder Grabenabschnitt geht von der oberen Oberfläche 21 des Halbleitersubstrats 10 durch den Basisbereich 14 und erreicht den Driftbereich 18. In dem Bereich, wo zumindest einer des Emitterbereichs 12, des Kontaktbereichs 15 und des Akkumulationsbereichs 16 angeordnet ist, erstreckt sich jeder Grabenabschnitt durch diese Dotierungsbereiche und erreicht den Driftbereich 18. Der Aufbau des in den Dotierungsbereich eindringenden Grabenabschnitts ist nicht darauf beschränkt, dass die Herstellung in der Reihenfolge des Bildens des Dotierungsbereichs und dann Bilden des Grabenabschnitts erfolgt. Die Ausführung, dass der Dotierungsbereich zwischen den Grabenabschnitten nach dem Ausbilden des Grabenabschnitts gebildet wird, ist in einer Ausführung enthalten, dass der Grabenabschnitt durch den Dotierungsbereich verläuft.
  • Wie oben beschrieben sind der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 im Transistorabschnitt 70 angeordnet. Im Diodenabschnitt 80 ist der Dummy-Grabenabschnitt 30 angeordnet und der Gatter-Grabenabschnitt 40 ist nicht angeordnet. Die Grenze in X-Achsenrichtung zwischen dem Diodenabschnitt 80 und dem Transistorabschnitt 70 in diesem Beispiel ist eine Grenze zwischen dem Kathodenbereich 82 und dem Kollektorbereich 22.
  • Der Gatter-Grabenabschnitt 40 umfasst einen Gattergraben in der oberen Oberfläche 21 des Halbleitersubstrats 10, einen Gatter-Isolierfilm 42 und einen Gatter-Leitungsabschnitt 44. Der Gatter-Isolierfilm 42 ist eine Innenwand des Gattergrabens bedeckend angeordnet. Der Gatter-Isolierfilm 42 kann durch Oxidieren oder Nitrieren eines Halbleiters an der Innenwand des Gattergrabens ausgebildet werden. Der Gatter-Leitungsabschnitt 44 ist innerhalb vom Gatter-Isolierfilm 42 im Gattergraben ausgebildet. In anderen Worten, der Gatter-Isolierfilm 42 isoliert den leitenden Gatterabschnitt 44 vom Halbleitersubstrat 10. Der Gatter-Leitungsabschnitt 44 ist aus einem leitenden Material wie beispielsweise Polysilizium oder dergleichen ausgebildet.
  • Der Gatter-Leitungsabschnitt 44 kann in Tiefenrichtung länger vorgesehen sein als der Basisbereich 14. Der Gattergrabenabschnitt 40 im entsprechenden Querschnitt wird in der oberen Oberfläche 21 des Halbleitersubstrats 10 vom dielektrischen Zwischenschichtfilm 38 bedeckt. Der Gatter-Leitungsabschnitt 44 ist elektrisch mit dem Gatterläufer 15 verbunden. Wenn eine vorgegebene Gatterspannung an den Gatter-Leitungsabschnitt 44 angelegt wird, wird ein Kanal durch eine Elektroneninversionsschicht in einer Oberflächenschicht an einer Grenze in Kontakt mit dem Gatter-Grabenabschnitt 40 des Basisbereichs 14 gebildet.
  • Der Dummy-Grabenabschnitt 30 kann im entsprechenden Querschnitt denselben Aufbau wie der Gatter-Grabenabschnitt 40 haben. Der Dummy-Grabenabschnitt 30 umfasst einen Dummygraben, einen dielektrischen Dummy-Film 32 und einen Dummy-Leitungsabschnitt 34, die in der oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet sind. Der Dummy-Leitungsabschnitt 34 ist elektrisch mit der Emitterelektrode 52 verbunden. Der Dummy-Isolierfilm 32 bedeckt die Innenwand des Dummygrabens. Der Dummy-Leitungsabschnitt 34 ist im Dummygraben und innerhalb des Dummy-Isolierfilms 32 angeordnet. Der Dummy-Isolierfilm 32 isoliert den Dummy-Leitungsabschnitt 34 vom Halbleitersubstrat 10. Der Dummy-Leitungsabschnitt 34 kann aus demselben Material wie der Gatter-Leitungsabschnitt 44 ausgebildet sein. Beispielsweise ist der Dummy-Leitungsabschnitt 34 aus einem leitenden Material wie beispielsweise Polysilizium oder dergleichen ausgebildet. Der Dummy-Leitungsabschnitt 34 kann in Tiefenrichtung dieselbe Länge wie der Gatter-Leitungsabschnitt 44 haben.
  • Der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 dieses Beispiels werden in der oberen Oberfläche 21 des Halbleitersubstrats 10 vom dielektrischen Zwischenschichtfilm 38 bedeckt. Ferner können die Böden des Dummy-Grabenabschnitts 30 und des Gatter-Grabenabschnitts 40 mit einer Form mit gekrümmter Oberfläche (eine Form mit gekrümmter Linie im Querschnitt) konvex nach unten ausgebildet sein.
  • 4 ist ein Schaubild, das ein Beispiel einer Verteilung der Dotierungskonzentration an einer Position der Linie d-d in 3 in Tiefenrichtung illustriert. Wie oben beschrieben kann die Verteilung der Ladungsträgerkonzentration als die Verteilung der Dotierungskonzentration verwendet werden. Die Linie D-D geht vom Emitterbereich 12 zum Kollektorbereich 22 im Transistorabschnitt 70. Die vertikale Achse in 4 ist eine logarithmische Achse. Ferner wird in 4 und später die Verteilung der Dotierungskonzentration des Pufferbereichs 20 im Transistorabschnitt 70 beschrieben, aber der Pufferbereich 20 im Diodenabschnitt 80 hat auch dieselbe Verteilung der Dotierungskonzentration.
  • Die Dotierungskonzentration des Driftbereichs 18 dieses Beispiels ist eine Gesamtdotierungskonzentration Db. Im Halbleitersubstrat 10 dieses Beispiels ist der Hauptdonator des ersten Leitfähigkeitstyps (N-artig) durchgehend verteilt. Der Hauptdonator ist ein Dotierstoff-Donator, der im Wesentlichen gleichmäßig in einem Ingot enthalten ist während der Produktion des Ingots, aus dem das Halbleitersubstrat 10 hergestellt ist. Der Hauptdonator in diesem Beispiel ist ein von Wasserstoff verschiedenes Element. Der Dotierstoff des Hauptdonators ist beispielsweise Antimon, Arsen, Selen oder Schwefel aber die Erfindung ist nicht hierauf beschränkt. Der Hauptdonator in diesem Beispiel ist Phosphor. Der Hauptdonator ist auch im P-artigen Bereich enthalten. Das Halbleitersubstrat 10 kann ein Wafer sein, der aus einem Halbleiteringot herausgeschnitten wurde, oder ein durch Schneiden eines Wafers in einzelne Teile erhaltener Chip. Der Halbleiteringot kann entweder nach dem Chokralsky-Verfahren (CZ-Verfahren), einem Chokralsky-Verfahren mit angelegtem Magnetfeld (MCZ-Verfahren) oder einem Float-Zone-Verfahren (FZ-Verfahren) hergestellt werden. Der Ingot dieses Beispiels wird durch das MCZ-Verfahren hergestellt. Als Gesamtdotierungskonzentration Db kann die chemische Konzentration des Donators durch das Halbleitersubstrat 10 verwendet werden oder es kann ein Wert zwischen 90% und 100% der chemischen Konzentration verwendet werden.
  • Die Verteilung der Dotierungskonzentration im Pufferbereich 20 dieses Beispiels weist drei oder mehr Konzentrationspeaks 25 an verschiedenen Positionen in Tiefenrichtung auf. Im Beispiel der 4 sind vier Konzentrationspeaks 25-1, 25-2, 25-3 und 25-4 dargestellt, aber die Anzahl der Konzentrationspeaks 25 ist nicht auf dieses beschränkt. In diesem Beispiel ist der Konzentrationspeak 25 ist ein Peak der Donatorenkonzentration. Eine Vielzahl von Konzentrationspeaks 25 kann durch Einpflanzen von Verunreinigungen, wie z.B. Wasserstoff oder Phosphor, an einer Vielzahl von Tiefenpositionen des Pufferbereichs 20 gebildet werden. Der Pufferbereich 20 kann die Konzentrationspeaks der Verunreinigungen wie Wasserstoff oder Phosphor an den Positionen enthalten, die den Konzentrationspeaks 25 entsprechen. Die Konzentrationspeaks der Verunreinigungen sind Peaks in der Verteilung der chemischen Konzentration der Verunreinigungen. Durch das Anordnen der Vielzahl von Konzentrationspeaks 25 kann unterdrückt werden, dass die Verarmungsschicht den Kollektorbereich 22 erreicht.
  • Im Pufferbereich 20 dieses Beispiels liegen alle Konzentrationspeaks 25 auf der Seite der unteren Oberfläche 23 des Halbleitersubstrats 10. Die Seite der unteren Oberfläche 23 bezeichnet einen Bereich zwischen der unteren Oberfläche 23 und einer Mitte Zc des Halbleitersubstrats 10 in Tiefenrichtung. In einem weiteren Beispiel kann zumindest ein Konzentrationspeak 25 auf der Seite der oberen Oberfläche 21 des Halbleitersubstrats 10 liegen. Die Seite der oberen Oberfläche 21 bezeichnet einen Bereich zwischen der oberen Oberfläche 21 und der Mitte Zc des Halbleitersubstrats 10 in Tiefenrichtung.
  • 5 ist eine vergrößerte Ansicht der Verteilung der Dotierungskonzentration im Pufferbereich 20. In 5 ist das Ausführungsbeispiel der Halbleitervorrichtung 100 unter Verwendung einer durchgezogenen Linie dargestellt und ein Vergleichsbeispiel ist unter Verwendung einer gestrichelten Linie dargestellt. Der Pufferbereich 20 gemäß dem Ausführungsbeispiel hat drei oder mehr Konzentrationspeaks 25 und der Pufferbereich 20 gemäß dem Vergleichsbeispiel hat drei oder mehr Konzentrationspeaks 125.
  • Die Vielzahl der Konzentrationspeaks 25 umfasst den flachsten Peak, der am nächsten an der unteren Oberfläche 23 des Halbleitersubstrats 10 liegt. In diesem Beispiel entspricht der Konzentrationspeak 25 dem flachsten Peak. Der Konzentrationspeak 25-1 dieses Beispiels ist der Konzentrationspeak 25, der am nächsten beim Kollektorbereich 22 liegt. Im Pufferbereich 20 des Diodenabschnitts 80 ist der Konzentrationspeak 25-1 der Konzentrationspeak 25, der am nächsten am Kathodenbereich 82 liegt. Der Kathodenbereich 82 kann durch Implantieren einer vom Konzentrationspeak 25 verschiedenen Verunreinigung gebildet werden. Beispielsweise umfasst der Kathodenbereich 82 den Konzentrationspeak einer Verunreinigung wie z.B. Phosphor und der Pufferbereich 20 umfasst den Konzentrationspeak einer Verunreinigung wie z.B. Wasserstoff.
  • Die Vielzahl von Konzentrationspeaks 25 umfasst einen Hochkonzentrationspeak, der an einer Position liegt, die weiter entfernt von der unteren Oberfläche 23 ist als der flachste Peak (Konzentrationspeak 25-1). Der Hochkonzentrationspeak kann der Konzentrationspeak 25-2 sein, der am nächsten beim flachsten Peak liegt, oder ein anderer Konzentrationspeak 25 sein. Im Beispiel der 5 entspricht der Konzentrationspeak 25-2, der am nächsten beim Konzentrationspeak 25-1 liegt, dem Hochkonzentrationspeak.
  • Die Vielzahl von Konzentrationspeaks 25 umfasst einen Niedrigkonzentrationspeak, der an einer Position liegt, die weiter entfernt von der unteren Oberfläche 23 ist als der Hochkonzentrationspeak, und bei dem der Spitzenwert der Dotierungskonzentration 1/5 oder weniger des Spitzenwerts des Hochkonzentrationspeaks beträgt. Der Niedrigkonzentrationspeak kann der tiefste Peak (der Konzentrationspeak 25-4 in diesem Beispiel) sein, der von der Vielzahl von Konzentrationspeaks 25 am weitesten von der unteren Oberfläche 23 entfernt ist. Der Niedrigkonzentrationspeak kann der Konzentrationspeak 25 sein, der nicht der tiefste Peak ist. Das heißt, der Niedrigkonzentrationspeak kann der Konzentrationspeak 25 zwischen dem Hochkonzentrationspeak und dem tiefsten Peak sein.
  • Zusätzlich können zwei oder mehr Niedrigkonzentrationspeaks vorhanden sein. Die Niedrigkonzentrationspeaks sind vorzugsweise in Tiefenrichtung nebeneinander angeordnet. Unter der Vielzahl von Konzentrationspeaks 25 können zwei oder mehr Konzentrationspeaks, die am weitesten von der unteren Oberfläche 23 entfernt liegen, die Niedrigkonzentrationspeaks sein. Im Beispiel der 5 sind der Konzentrationspeak 25-4, welcher der tiefste Peak ist, und der Konzentrationspeak 25-3, der an einer von der unteren Oberfläche 23 entfernten Position neben dem tiefsten Peak liegt, die Niedrigkonzentrationspeaks. Im Beispiel der 5 betragen sowohl ein Spitzenwert D3 der Dotierungskonzentration des Konzentrationspeaks 25-3 als auch ein Spitzenwert D4 der Dotierungskonzentration des Konzentrationspeaks 25-4 1/5 oder weniger als ein Spitzenwert D2 der Dotierungskonzentration des Konzentrationspeaks 25-2.
  • In einem Kurzschlusszustand, in dem zwei in Reihe geschaltete Halbleitervorrichtungen 100 zur selben Zeit eingeschaltet werden, kann eine Hochspannung zwischen dem Emitter und dem Kollektor der Halbleitervorrichtung 100 angelegt werden. In diesem Fall neigt das elektrische Feld dazu, sich in der Nähe des tiefsten Peaks (der Konzentrationspeak 25-4 und der Konzentrationspeak 125-4 in diesem Beispiel) im Pufferbereich 20 zu konzentrieren. Aus diesem Grund soll die Konzentration des elektrischen Feldes gefördert werden, falls die Dotierungskonzentration in der Nähe des tiefsten Peaks, wie z.B. dem Konzentrationspeak 125-3 und dem Konzentrationspeak 125-4 erhöht wird. Wenn das elektrische Feld konzentriert ist, tendiert die Gatterspannung während des Ausschaltens der Halbleitervorrichtung 100 zu schwingen.
  • Im Konzentrationspeak 25 dieses Beispiels liegt ein Niedrigkonzentrationspeak an einer tieferen Position als der Hochkonzentrationspeak (der Konzentrationspeak 25-2), wo die Dotierungskonzentration ausreichend klein ist. Somit kann die Konzentration des elektrischen Feldes an der tiefen Position im Pufferbereich 20 entspannt werden. Wie oben beschrieben kann eine Vielzahl von Niedrigkonzentrationspeak vorgesehen sein. Dadurch kann der Pufferbereich 20 bei einer relativ geringen Konzentration auf der Seite des Driftbereichs 18 ausgebildet werden. Im Beispiel der 5 umfasst der Pufferbereich 20 zwei Niedrigkonzentrationspeaks. In einem anderen Beispiel kann der Pufferbereich 20 jedoch drei oder mehr Niedrigkonzentrationspeaks aufweisen. Außerdem kann der tiefste Peak auf der Seite der oberen Oberfläche 21 des Halbleitersubstrats 10 liegen. Indem die Seite des Driftbereichs 18 des Pufferbereichs 20 als Bereich niedriger Konzentration ausgebildet wird und der Bereich niedriger Konzentration in Tiefenrichtung lang gebildet wird, ist es leicht, eine Feldstoppfunktion beizubehalten, während die Konzentration des elektrischen Feldes entspannt wird.
  • Der Spitzenwert der Dotierungskonzentration des Niedrigkonzentrationspeaks kann 1/5 oder weniger, 1/10 oder weniger oder 1/20 oder weniger des Spitzenwerts der Dotierungskonzentration des Hochkonzentrationspeaks betragen. Durch Verringern der Dotierungskonzentration des Niedrigkonzentrationspeaks kann die Konzentration des elektrischen Feldes weiter entspannt werden.
  • Außerdem ist der Spitzenwerte der Dotierungskonzentration des Niedrigkonzentrationspeaks größer als die Gesamtdotierungskonzentration Db. Der Spitzenwert der Dotierungskonzentration des Niedrigkonzentrationspeaks kann 50 mal oder weniger der Gesamtdotierungskonzentration Db des Halbleitersubstrats 10 betragen. Die Dotierungskonzentration des Driftbereichs 18 kann als die Gesamtdotierungskonzentration Db verwendet werden. Der Spitzenwert der Dotierungskonzentration des Niedrigkonzentrationspeaks kann 20 mal oder weniger, 10 mal oder weniger, 8 mal oder weniger, 5 mal oder weniger, 3 mal oder weniger oder 2 mal oder weniger der Gesamtdotierungskonzentration Db betragen.
  • Die Positionen der Konzentrationspeaks 25-1, 25-2, 25-3 und 25-4 in Tiefenrichtung sind jeweils Z1, Z2, Z3 und Z4. Der Abstand zwischen dem Konzentrationspeak 25-4 und dem Konzentrationspeak 25-2 in Tiefenrichtung ist Z4 - Z2. Außerdem ist der Abstand zwischen dem Konzentrationspeak 25-1 und dem Konzentrationspeak 25-2 in Tiefenrichtung Z2 - Z1. Der Abstand Z4 - Z2 kann größer als der Abstand Z2 - Z1 sein. Außerdem ist der Abstand zwischen dem Konzentrationspeak 25-3 und dem Konzentrationspeak 25-4 Z4 - Z3. Der Abstand zwischen dem Konzentrationspeak 25-3 und dem Konzentrationspeak 25-2 ist Z3 - Z2. Der Abstand Z4 - Z3 kann größer als der Abstand Z3 - Z2 sein. Außerdem kann der Abstand Z4 - Z3 größer als der Abstand Z2 - Z1 sein.
  • Der Mittelwert der Spitzenwerte der Dotierungskonzentrationen des Konzentrationspeaks 25-4 und des Konzentrationspeaks 25-3 kann 1/5 oder weniger oder 1/20 oder weniger des Spitzenwerts der Dotierungskonzentration des Hochkonzentrationspeaks betragen. Der Mittelwert der Spitzenwerte der Dotierungskonzentration kann ein arithmetischer Mittelwert (D3 + D4)/2 oder ein geografischer Mittelwert (D3 x D4)1/2 sein. Der Mittelwert der Spitzenwerte der Dotierungskonzentration des Konzentrationspeaks 25-4 und des Konzentrationspeaks 25-3 ist größer als die Gesamtdotierungskonzentration Db. Der Mittelwert der Spitzenwerte der Dotierungskonzentrationen des Konzentrationspeaks 25-4 und des Konzentrationspeaks 25-3 kann 50 mal oder weniger, 20 mal oder weniger, 10 mal oder weniger, 8 mal oder weniger, 5 mal oder weniger, 3 mal oder weniger oder 2 mal oder weniger der Gesamtdotierungskonzentration Db betragen. Durch Verringern des Mittelwerts der Dotierungskonzentration der zwei tiefsten Konzentrationspeaks 25 kann die Konzentration des elektrischen Feldes im Pufferbereich 20 in der Nähe des Driftbereichs 18 entspannt werden.
  • 6 ist ein Schaubild, das ein Beispiel einer Wellenform der Gatterspannung illustriert, wenn die Halbleitervorrichtung 100 im Kurzschlusszustand eingeschaltet wird. In 6 werden das Vergleichsbeispiel und das Ausführungsbeispiel dargestellt. Das Vergleichsbeispiel und das Ausführungsbeispiel haben jeweils die in 5 dargestellte Verteilung der Dotierungskonzentration. Der Aufbau abgesehen von der Verteilung der Dotierungskonzentration des Pufferbereichs 20 ist im Vergleichsbeispiel und im Ausführungsbeispiel identisch. In diesem Beispiel werden 200 V zwischen der Emitterelektrode 52 und der Kollektorelektrode 24 angelegt.
  • Im Vergleichsbeispiel treten Schwingungen unmittelbar nach dem Anstieg der Gatterspannung zum Zeitpunkt t0 auf. Wie in 5 dargestellt, wird davon ausgegangen, dass die Schwingung durch die hohen Dotierungskonzentrationen des Konzentrationspeaks 125-4 und des Konzentrationspeaks 125-3 sowie durch die Konzentration des elektrischen Feldes auf einem Abschnitt auf der Seite des Driftbereichs 18 des Pufferbereichs 20 verursacht wird. Im Gegenteil, im Ausführungsbeispiel kann man sehen, dass die Schwingung der Gatterspannung unterdrückt wird.
  • 7 ist ein Schaubild, das ein Beispiel einer Verteilung des elektrischen Feldes in Tiefenrichtung des Halbleitersubstrats 10 gemäß dem Ausführungsbeispiel illustriert. Im Halbleitersubstrat 10 dieses Beispiels werden beispielsweise 200 V zwischen der Emitterelektrode 52 und der Kollektorelektrode 24 angelegt. Darüber hinaus zeigt 7 die Verteilung des elektrischen Feldes im Kurzschlusszustand der Halbleitervorrichtung 100 und die Verteilung des elektrischen Feldes während eines statischen Betriebs (z.B. ein Zustand, in dem die Spannung und der Strom nach dem Schalten stabilisiert sind).
  • Die Verteilung der elektrischen Feldstärke im statischen Zustand nimmt von der Seite der oberen Oberfläche 21 zur Seite der unteren Oberfläche 23 allmählich ab. Im statischen Zustand breitet sich die Verarmungsschicht nicht zu einer Position Z4 des tiefsten Peaks des Pufferbereichs 20 aus.
  • Da andererseits die Konzentrationen von Elektronen und Löchern nahezu gleich sind, nimmt die Verteilung der elektrischen Feldstärke im Kurzschlusszustand von der Seite der oberen Oberfläche 21 bis zur Position Z4 leicht zu und hat eine elektrische Feldspitze nahe der Position Z4. Im Kurzschlusszustand breitet sich die Verarmungsschicht zur Umgebung der Position Z2 aus.
  • 8 ist ein Schaubild, das ein Beispiel der Verteilung der elektrischen Feldstärke im Kurzschlusszustand im Ausführungsbeispiel und im Vergleichsbeispiel illustriert. Die Verteilung der elektrischen Feldstärke des Ausführungsbeispiels ist mit der des in 7 dargestellten Beispiels identisch. Wie in 5 dargestellt ist die Dotierungskonzentration des Konzentrationspeaks 125-4 im Vergleichsbeispiel relativ hoch. Aus diesem Grund ist im Vergleichsbeispiel die Konzentration der Löcher, die aus dem Kollektorbereich 22 implantiert werden, im Vergleich zur Konzentration der Elektronen relativ gering, und die elektrische Feldspitze in der Nähe der Position Z4 wird groß. Außerdem wird das elektrische Feld auf der Seite der oberen Oberfläche 21 klein. Infolgedessen werden, wie in 6 dargestellt, Schwingungen in der Wellenform der Gatterspannung des Vergleichsbeispiels verursacht. Im Ausführungsbeispiel kann der Spitzenwert des elektrischen Feldes nahe der Position Z4 entspannt werden. Außerdem wird die Verteilung der elektrischen Feldstärke von der Seite der oberen Oberfläche 21 zur Position Z4 nahezu gleichförmig. Somit können die Schwingungen der Wellenform der Gatterspannung wie in 6 dargestellt unterdrückt werden.
  • 9 ist ein Schaubild, das die Verteilung des elektrischen Feldes der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel für jede zwischen dem Emitter und dem Kollektor angelegten Spannung illustriert. In diesem Beispiel wird die Spannung zwischen Emitter und Kollektor um 100 V von 100 V bis 800 V erhöht. In jedem Beispiel wird der Unterschied zwischen der elektrischen Feldstärke in der Nähe der Position Z4 und der elektrischen Feldstärke auf der Seite der oberen Oberfläche 21 klein. Somit kann die Schwingung der Gatterspannung unterdrückt werden.
  • 10 ist ein Diagramm, das ein Beispiel der chemischen Konzentrationsverteilung von Wasserstoff im Pufferbereich 20 illustriert. Jeder Konzentrationspeak 25 in diesem Beispiel wird durch Implantieren von Wasserstoffionen, wie z.B. Protonen von der Seite der unteren Oberfläche 23 gebildet. In diesem Fall enthält der Pufferbereich 20 einen Peak der Wasserstoffkonzentration 126 an der Tiefenposition, die jedem Konzentrationspeak 25 entspricht. Die entsprechenden Tiefenpositionen von zwei Peaks zeigen beispielsweise, dass der Scheitelpunkt des anderen Peaks innerhalb der Reichweite der vollen Breite bei halbem Maximum liegt. Die Anzahl der Konzentrationspeaks 25 im Pufferbereich 20 und die Anzahl der Peaks der Wasserstoffkonzentration 126 können gleich sein.
  • In diesem Beispiel werden die Wasserstoffionen von der Seite der unteren Oberfläche 23 des Halbleitersubstrats 10 implantiert. Daher ist in der Verteilung der Wasserstoffkonzentration ein Schwanz S2, der sich vom Scheitelpunkt jedes Peaks der Wasserstoffkonzentration 126 zur Seite der unteren Oberfläche 23 erstreckt, sanfter als ein Schwanz S1, der sich vom Scheitelpunkt jedes Peaks der Wasserstoffkonzentration 126 zur Seite der oberen Oberfläche 21 erstreckt. Das heißt, der Schwanz S2 hat eine geringere Steigung als der Schwanz S1.
  • Im Bereich, durch den von der unteren Oberfläche 23 implantierte Wasserstoffionen passieren, werden Gitterdefekte gebildet, die hauptsächlich aus Leerstellen, wie z.B. einatomigen Leerstellen (V), Divakanzen (VV) oder dergleichen bestehen. Atome in direktem Kontakt mit Leerstellen haben eine baumelnde Bindung. Die Gitterdefekte enthalten auch Zwischengitteratome, Versetzungen oder dergleichen und in einem weiteren Sinne können Donatoren und Akzeptor auch enthalten sein. In der vorliegenden Beschreibung kann der Gitterdefekt, der hauptsächlich aus Leerstellen besteht, jedoch als Leerstellen-Gitterdefekt, Leerstellendefekt oder einfach als Gitterdefekt bezeichnet werden. Da außerdem aufgrund des Implantierens von Wasserstoffionen in das Halbleitersubstrat 10 eine große Anzahl von Gitterdefekten gebildet wird, kann die Kristallinität des Halbleitersubstrats 10 stark gestört werden. In der vorliegenden Beschreibung kann die Störung der Kristallinität als Unordnung bezeichnet werden. Außerdem werden in den Pufferbereich 20 implantierter Wasserstoff (H), eine Leerstelle (V) und Sauerstoff (0) kombiniert, um einen VOH-Defekt zu bilden. Ferner wird Wasserstoff durch thermisches Glühen diffundiert und somit die Bildung des VOH-Defekts gefördert. Der VOH-Defekt fungiert als Donator, der Elektronen bereitstellt.
  • Aufgrund der Bildung des VOH-Defekts tendiert die Dotierungskonzentration auch zwischen zwei Konzentrationspeaks 25 zu steigen. Daher ist es einfach, den Bereich zwischen den Konzentrationspeaks 25 mit einer höheren Konzentration als den Driftbereich 18 auszubilden, selbst wenn der Konzentrationspeak 25 den Niedrigkonzentrationspeak enthält. In der vorliegenden Beschreibung kann der VOH-Defekt einfach als ein Wasserstoffdonator bezeichnet werden. Im Pufferbereich 20 dieses Beispiels ist der Wasserstoffdonator enthalten. Der Wasserstoffdonator kann auch im Bereich zwischen zwei Konzentrationspeaks 25 enthalten sein. Die Dotierungskonzentration des Wasserstoffdonators ist niedriger als die chemische Konzentration von Wasserstoff. Wenn das Verhältnis der Dotierungskonzentration des Wasserstoffdonators zur chemischen Konzentration von Wasserstoff eine Aktivierungsrate ist, kann die Aktivierungsrate einen Wert von 0,1% bis 30% haben. In diesem Beispiel beträgt die Aktivierungsrate 1% bis 5%.
  • 11 ist ein Schaubild, das ein weiteres Beispiel des Querschnitts b-b der Halbleitervorrichtung 100 illustriert. Die Halbleitervorrichtung 100 dieses Beispiels unterscheidet sich von dem in 3 dargestellten Beispiel in der Länge des Pufferbereichs 20 und des Driftbereichs 18 in Tiefenrichtung. Die anderen Strukturen sind identisch mit denen des Beispiels der 3.
  • Ein Teil des Pufferbereichs 20 dieses Beispiels ist auf der oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet. Beispielsweise liegt zumindest der tiefste Peak unter der Vielzahl von Konzentrationspeaks 25 auf der Seite der oberen Oberfläche 21. Der verbleibende Konzentrationspeak 25 liegt auf der Seite der unteren Oberfläche 23 des Halbleitersubstrats 10 wie im Beispiel der 3.
  • 12 ist ein Schaubild, das ein Beispiel der Verteilung der Dotierungskonzentration in der Linie d-d in 11 illustriert. Die Verteilung der Dotierungskonzentration dieses Beispiels unterscheidet sich von dem in 4 dargestellten Beispiel in der Länge des Pufferbereichs 20 und des Driftbereichs 18 in Tiefenrichtung. Die anderen Bereiche sind identisch mit denen des Beispiels der 4.
  • Im Pufferbereich 20 dieses Beispiels liegt der Konzentrationspeak 25, welcher der tiefste Peak ist, auf der Seite der oberen Oberfläche 21 des Halbleitersubstrats 10. Außerdem kann der Konzentrationspeak 25-4 auf der Seite der unteren Oberfläche 23 des Halbleitersubstrats 10 liegen. Ein hochkonzentrierter Bereich 128, der eine höhere Dotierungskonzentration als der Driftbereich 18 aufweist, ist zwischen dem Konzentrationspeak 25-5 und dem Konzentrationspeak 25-4 angeordnet. Der hochkonzentrierte Bereich 128 kann ein Bereich sein, wo die Verteilung der Dotierungskonzentration flach ist. Wie oben beschrieben wird durch Implantieren von Wasserstoffionen zum Bilden der Konzentrationspeaks 25 der VOH-Defekt zwischen zwei Konzentrationspeaks 25 gebildet. Daher kann der hochkonzentrierte Bereich 128 zwischen dem Konzentrationspeak 25-5 und dem Konzentrationspeak 25-4 gebildet werden.
  • Auch in diesem Beispiel ist die Dotierungskonzentration des Niedrigkonzentrationspeak dieselbe wie in den Beispielen der 4 und 5. Der Konzentrationspeak 25-5 kann ein Niedrigkonzentrationspeak sein. Der Konzentrationspeak 25-4 kann auch ein Niedrigkonzentrationspeak sein.
  • In diesem Beispiel ist die Dotierungskonzentration in der Mitte Zc des Halbleitersubstrats 10 in Tiefenrichtung Dc. Die Mitte Zc ist im hochkonzentrierten Bereich 128 enthalten. Die Dotierungskonzentration Dc ist größer als die Gesamtdotierungskonzentration Db. Der Spitzenwert der Dotierungskonzentration des Niedrigkonzentrationspeaks dieses Beispiels kann 50 mal oder weniger, 20 mal oder weniger, 10 mal oder weniger, 8 mal oder weniger, 5 mal oder weniger, 3 mal oder weniger oder 2 mal oder weniger der Dotierungskonzentration Dc betragen. Ferner kann der Mittelwert der Spitzenwerte der Dotierungskonzentrationen des Konzentrationspeaks 25-5 und des Konzentrationspeaks 25-4 50 mal oder weniger, 20 mal oder weniger, 10 mal oder weniger, 8 mal oder weniger, 5 mal oder weniger, 3 mal oder weniger oder 2 mal oder weniger der Dotierungskonzentration Dc betragen.
  • 13 ist ein Schaubild, das ein weiteres Beispiel der Verteilung der Dotierungskonzentration in der Linie d-d in 11 illustriert. Die Dotierungskonzentration dieses Beispiels unterscheidet sich vom Beispiel der 12 in der Form des Konzentrationspeaks 25-5. Die anderen Verteilungen sind identisch mit denen des Beispiels der 12.
  • In diesem Beispiel weist der Konzentrationspeak 25-5 keine klare Form eines Berges auf. Der hochkonzentrierte Bereich 128 kann z.B. eine Verteilung der Dotierungskonzentration aufweisen, die von der Seite der unteren Oberfläche 23 zur Seite der oberen Oberfläche 21 nahezu konstant oder leicht ansteigt. Die Verteilung der Dotierungskonzentration nimmt von der Dotierungskonzentration des hochkonzentrierten Bereichs 128 bis zur Dotierungskonzentration des Driftbereichs 18 in der Seite der oberen Oberfläche 21 des Halbleitersubstrats 10 ab. In diesem Beispiel kann der Maximalwert der Dotierungskonzentration des Pufferbereichs 20 auf der Seite der oberen Oberfläche 21 des Halbleitersubstrats 10 als Dotierungskonzentration D4 des Konzentrationspeaks 25-5 festgelegt werden. Auch in diesem Beispiel kann der Konzentrationspeak 25-5 der Niedrigkonzentrationspeak sein. Der Konzentrationspeak 25-4 kann auch ein Niedrigkonzentrationspeak sein.
  • 14 ist ein Diagramm, das ein weiteres Beispiel der Verteilung der Dotierungskonzentration im Pufferbereich 20 illustriert. Der Pufferbereich 20 dieses Beispiels umfasst 5 oder mehr Konzentrationspeaks 25. Unter den Konzentrationspeaks 25 wird der Mittelwert des Spitzenwerts von zwei Dotierungskonzentrationen des Konzentrationspeaks 25-2 und des Konzentrationspeaks 25-3, die am nächsten beim flachsten Peak 25-1 liegen, als Da1 festgelegt. Unter den Konzentrationspeaks 25 wird der Mittelwert des Spitzenwerts von zwei Dotierungskonzentrationen des Konzentrationspeaks 25-4 und des Konzentrationspeaks 25-5, die am nächsten beim flachsten Peak 23 liegen, als Da2 festgelegt. Jeder Mittelwert kann ein arithmetischer Mittelwert oder ein geografischer Mittelwert sein.
  • Der Mittelwert Da2 kann 1/5 oder weniger des Mittelwerts Da1 betragen oder 1/10 oder weniger oder 1/20 oder weniger. Der Mittelwert Da2 kann 50 mal oder weniger, 20 mal oder weniger, 10 mal oder weniger, 8 mal oder weniger, 5 mal oder weniger, 3 mal oder weniger oder 2 mal oder weniger als der Mittelwert Da1 betragen. Solch eine Struktur kann auch die Konzentration des elektrischen Feldes im Pufferbereich 20 in der Nähe des Driftbereichs 18 entspannen.
  • 15 ist ein Schaubild, das ein weiteres Beispiel des Querschnitts b-b der Halbleitervorrichtung 100 illustriert. Die Halbleitervorrichtung 100 dieses Beispiels umfasst ferner einen Lebensdauer-Steuerbereich 92 für die in 1 bis 14 beschriebene Halbleitervorrichtung 100. Die anderen Strukturen sind identisch wie in einer beliebigen in 1 bis 14 beschriebenen Halbleitervorrichtung 100.
  • Der Lebensdauer-Steuerbereich 92 ist ein Bereich, wo die Konzentration des Rekombinationszentrums von Ladungsträgern (Elektronen oder Löcher) höher eingestellt ist als die der Umgebung. In 15 ist das Rekombinationszentrum schematisch mit einem Symbol x markiert. Das Rekombinationszentrum kann Leerstellen oder ein Gitterdefekt sein, die hauptsächlich aus Leerstellen wie z.B. Doppelleerstellen bestehen, kann eine Versetzung oder ein Zwischengitteratom oder ein Übergangsmetall oder dergleichen sein. Der Lebensdauer-Steuerbereich 92 dieses Beispiels ist im Pufferbereich 20 angeordnet. Der Lebensdauer-Steuerbereich 92 kann entweder im Transistorabschnitt 70 oder im Diodenabschnitt 80 angeordnet sein.
  • Der Lebensdauer-Steuerbereich 92 kann beispielsweise durch Bestrahlen mit geladenen Teilchen wie z.B. Helium von der unteren Oberfläche 23 zum Pufferbereich 20 gebildet werden. Das Rekombinationszentrum der Ladungsträger wird bei hoher Dichte in der Nähe der Reichweite der geladenen Teilchen wie z.B. Helium gebildet.
  • Da das Rekombinationszentrum im Lebensdauer-Steuerbereich 92 und die Ladungsträger kombiniert sind, wird die Lebensdauer der Ladungsträger in der Nähe des Lebensdauer-Steuerbereichs 92 verringert. Hierdurch wird die Schaltdauer wie z.B. Ausschalten der Halbleitervorrichtung 100 reduziert und der Schaltverlust kann reduziert werden.
  • 16 ist ein Diagramm, das ein Beispiel der Verteilung der Dotierungskonzentration im Pufferbereich 20, der in 15 dargestellt ist, illustriert. Die Dotierungskonzentration im Pufferbereich 20 ist dieselbe wie in dem in 10 dargestellten Beispiel. In 16 sind die Verteilung der chemischen Konzentration von Wasserstoff und Helium und eine Dichteverteilung 96 des Rekombinationszentrums schematisch illustriert. Die Verteilung der chemischen Konzentration von Wasserstoff hat eine Vielzahl von Peaks der Wasserstoffkonzentration 126 ähnlich wie in dem in 10 dargestellten Beispiel. In der vorliegenden Beschreibung kann das Rekombinationszentrum ein Gitterdefekt sein, der hauptsächlich aus Leerstellen besteht.
  • Die Dichtverteilung 96 des Rekombinationszentrums hat einen Dichtepeak 94. Die Tiefenposition des Dichtepeaks 94 wird auf Zv eingestellt. Die von Wasserstoff verschiedenen Teilchen (z.B. Helium), die das Rekombinationszentrum bilden, können auch einen Konzentrationspeak 98 an derselben Tiefenposition wie der Dichtepeak 94 haben. In Leerstellen nahe beim Peak der Wasserstoffkonzentration 126 ist das Ende der baumelnden Bindung mit Wasserstoff besetzt. Daher ist die Breite der Dichteverteilung 96 des Rekombinationszentrums in Z-Achsenrichtung schmaler als die Breite der Verteilung der Heliumkonzentration in Z-Achsenrichtung. Als die Breite jeder Verteilung kann eine volle Breite bei halbem Maximalwert (FWHM) verwendet werden.
  • Der Dichtepeak 94 dieses Beispiels liegt zwischen dem Konzentrationspeak 25-1, welcher der flachste Peak ist, und dem Konzentrationspeak 25-2, welcher der Hochkonzentrationspeak ist. Das Rekombinationszentrum wird in einem Bereich gebildet, durch den Teilchen wie z.B. Helium passieren. Wenn der Dichtepeak 94 zwischen dem Hochkonzentrationspeak 25-2 und dem Niedrigkonzentrationspeak 25-3 oder 25-4 liegt, erreicht die Verarmungsschicht den Dichtepeak 94 und der Leckstrom kann ansteigen.
  • Andererseits kann durch das Vorsehen des Lebensdauer-Steuerbereichs 92 auf der Seite der unteren Oberfläche 23 gegenüber dem Hochkonzentrationspeak verhindert werden, dass die Verarmungsschicht den Lebensdauer-Steuerbereich 92 erreicht, oder selbst wenn sie ihn erreicht, ist die Überlappung mit der Verarmungsschicht gering, so dass der Anstieg des Leckstroms unterdrückt werden kann.
  • Ferner werden der Hochkonzentrationspeak und der flachste Peak durch Implantieren einer hohen Konzentration von Wasserstoffionen gebildet. Daher hängt die Dotierungskonzentration des entsprechenden Bereichs stark von der Wasserstoffkonzentration ab, selbst wenn die Teilchen wie Helium zwischen dem Hochkonzentrationspeak und dem flachsten Peak implantiert werden, und ist weniger anfällig für die Konzentration wie Helium. In diesem Beispiel beträgt die Dosierungsmenge von Wasserstoffionen für den Hochkonzentrationspeak (der Konzentrationspeak 25-2) 10 mal oder mehr der Dosierungsmenge von Teilchen wie z.B. Helium. Die Menge der Dosierung von Wasserstoffionen kann 20 mal oder mehr als die Menge der Dosierung von Teilchen wie Helium betragen oder 50 mal oder mehr.
  • Da der Gitterdefekt im Dichtepeak 94 zu einem VOH-Defekt wird, kann außerdem ein winziger Konzentrationspeak an einer Position auftreten, die dem Dichtepeak 94 in der Verteilung der Dotierungskonzentration entspricht. Der Peak der Wasserstoffkonzentration 126 liegt jedoch nicht an derselben Tiefenposition wie der winzige Peak der Wasserstoffkonzentration.
  • Die zentrale Position zwischen dem Konzentrationspeak 25-1 und dem Konzentrationspeak 25-2 in Tiefenrichtung wird als Zm festgelegt. Die Position Zv des Dichtepeaks 94 kann zwischen der Position Z1 und der Position Zm liegen. Das heißt, der Dichtepeak 94 kann zwischen dem flachsten Peak und dem Hochkonzentrationspeak vom flachsten Peak liegen. Somit kann durch Bestrahlen mit Helium der Anstieg der Dotierungskonzentration auf der Seite der oberen Oberfläche 21 weiter vom Hochkonzentrationspeak unterdrückt werden
  • In jedem in 1 bis 16 beschriebenen Beispiel kann der Spitzenwert der Dotierungskonzentration des tiefsten Peaks (der Konzentrationspeak 25-4 in 16) unter den Konzentrationspeaks 25 das 1,1-fache oder mehr als der Spitzenwert der Dotierungskonzentration des Konzentrationspeaks 25 (der Konzentrationspeak 25-3 in 16) betragen, der neben dem tiefsten Peak in Tiefenrichtung liegt, oder das 5-fache oder weniger. Das heißt, der tiefste Peak hat eine etwas höhere Dotierungskonzentration als der daneben liegende Konzentrationspeak 25. Somit wird eine große Anzahl von Gitterdefekten zwischen dem tiefsten Peak und dem daneben liegenden Konzentrationspeak 25 gebildet. Somit kann die Dotierungskonzentration des entsprechenden Bereichs erhöht werden. Dadurch ist es möglich, zu unterdrücken, dass die Verarmungsschicht, die sich vom unteren Ende des Basisbereichs 14 ausbreitet, einen Bereich auf der Seite der unteren Oberfläche 23 des Pufferbereichs 20 erreicht. Somit können Überspannungen und ähnliches während des Schaltvorgangs unterdrückt werden.
  • Beispielsweise beträgt der Spitzenwert der Dotierungskonzentration des tiefsten Peaks 1,0 × 1014 Atome/cm3 oder mehr und 5,0 × 1014 Atome/cm3 oder weniger. Der Spitzenwert der Dotierungskonzentration des tiefsten Peaks kann 2,0 × 1014 Atome/cm3 oder mehr betragen. Außerdem kann der Spitzenwert der Dotierungskonzentration des tiefsten Peaks 4,0 × 1014 Atome/cm3 oder weniger betragen.
  • Während die Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Für den Fachmann ist es offensichtlich, dass zu den oben beschriebenen Ausführungsformen verschiedene Änderungen und Verbesserungen hinzugefügt werden können. Aus dem Schutzbereich der Ansprüche ergibt sich auch, dass die mit solchen Änderungen oder Verbesserungen hinzugefügten Ausführungsformen in den technischen Umfang der Erfindung einbezogen werden können.
  • Bezugszeichenliste
    • 10:
    Halbleitersubstrat
    11:
    Senkenbereich
    12:
    Emitterbereich
    14:
    Basisbereich
    15:
    Kontaktbereich
    16:
    Akkumulationsbereich
    18:
    Driftbereich
    20:
    Pufferbereich
    21:
    obere Oberfläche
    22:
    Kollektorbereich
    23:
    untere Oberfläche
    24:
    Kollektorelektrode
    25:
    Konzentrationspeak
    29:
    linearer Abschnitt
    30:
    Dummy-Grabenabschnitt
    31:
    Endabschnitt
    32:
    dielektrischer Dummy-Film
    34:
    Dummy-Leitungsabschnitt
    38:
    dielektrischer Zwischenschichtfilm
    39:
    linearer Abschnitt
    40:
    Gatter-Grabenabschnitt
    41:
    Randabschnitt
    42:
    Gatter-Isolierfilm
    44:
    Gatter-Leitungsabschnitt
    52:
    Emitterelektrode
    54:
    Kontaktloch
    60, 61:
    Mesa-Abschnitt
    70:
    Transistorabschnitt
    80:
    Diodenabschnitt
    81:
    Verlängerungsbereich
    82:
    Kathodenbereich
    90:
    Randabschlussstrukturabschnitt
    92:
    Lebensdauer-Steuerbereich
    94:
    Dichtepeak
    96:
    Dichteverteilung
    98:
    Konzentrationspeak
    100:
    Halbleitervorrichtung
    102:
    Randseite
    112:
    Gatter-Anschlussfläche,
    125:
    Konzentrationspeak
    126:
    Peak der Wasserstoffkonzentration
    128:
    hochkonzentrierter Bereich
    130:
    äußerer umlaufender Gatterläufer
    131:
    aktivseitiger Gatterläufer
    160:
    aktiver Abschnitt
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2013/147275 [0003]

Claims (18)

  1. Halbleitervorrichtung, umfassend: einen Driftbereich eines ersten Leitfähigkeitstyps, der in einem Halbleitersubstrat angeordnet ist; einen Pufferbereich des ersten Leitfähigkeitstyps, der zwischen dem Driftbereich und einer unteren Oberfläche des Halbleitersubstrats angeordnet ist, und der drei oder mehr Konzentrationspeaks aufweist, die größer als eine Dotierungskonzentration des Driftbereichs des Halbleitersubstrats in Tiefenrichtung sind. wobei die drei oder mehr der Konzentrationspeaks umfassen einen flachsten Peak, der am nächsten an der unteren Oberfläche des Halbleitersubstrats liegt, einen Hochkonzentrationspeak, der an einer Position liegt, die von der unteren Oberfläche des Halbleitersubstrats weiter entfernt ist als der flachste Peak, und einen oder mehr Niedrigkonzentrationspeaks, die an einer Position liegen, die von der unteren Oberfläche des Halbleitersubstrats weiter entfernt ist als der Hochkonzentrationspeak und deren Dotierungskonzentration 1/5 oder weniger des Hochkonzentrationspeaks beträgt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Pufferbereich einen Peak der Wasserstoffkonzentration aufweist, der dem Konzentrationspeak entspricht.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, ferner umfassend: einen Kollektorbereich eines zweiten Leitfähigkeitstyps, der zwischen dem Pufferbereich und der unteren Oberfläche des Halbleitersubstrats angeordnet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Niedrigkonzentrationspeak ein tiefster Peak ist, der unter den Konzentrationspeaks am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die drei oder mehr der Konzentrationspeaks einen tiefsten Peak umfassen, der am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, und wobei der Niedrigkonzentrationspeak zwischen dem Hochkonzentrationspeak und dem tiefsten Peak liegt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die drei oder mehr der Konzentrationspeaks zwei oder mehrere der Niedrigkonzentrationspeaks umfassen.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die zwei oder mehr der Niedrigkonzentrationspeaks zwei oder mehr der Konzentrationspeaks sind, die am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegen.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Dotierungskonzentration des Niedrigkonzentrationspeaks 50 mal oder weniger einer Gesamtdotierungskonzentration des Halbleitersubstrats beträgt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Dotierungskonzentration des Niedrigkonzentrationspeaks 50 mal oder weniger der Dotierungskonzentration in einer Mitte des Halbleitersubstrats in Tiefenrichtung beträgt.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die drei oder mehr der Konzentrationspeaks einen ersten Peak umfassen, der am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, und einen zweiten Peak, der in Tiefenrichtung neben dem ersten Peak liegt, und wobei ein Mittelwert der Spitzenwerte der Dotierungskonzentration des ersten Peaks und des zweiten Peaks 1/5 oder weniger eines Spitzenwerts der Dotierungskonzentration des Hochkonzentrationspeaks beträgt.
  11. Halbleitervorrichtung nach Anspruch 10, wobei ein Mittelwert der Spitzenwerte der Dotierungskonzentration des ersten Peaks und des zweiten Peaks 50 mal oder weniger einer Gesamtdotierungskonzentration des Hochkonzentrationspeaks beträgt.
  12. Halbleitervorrichtung nach Anspruch 10, wobei ein Mittelwert der Spitzenwerte der Dotierungskonzentration des ersten Peaks und des zweiten Peaks 50 mal oder weniger der Dotierungskonzentration in einer Mitte des Halbleitersubstrats in Tiefenrichtung beträgt.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei der Pufferbereich ein Rekombinationszentrum aufweist, und wobei ein Dichtepeak des Rekombinationszentrums in Tiefenrichtung zwischen dem flachsten Peak und dem Hochkonzentrationspeak liegt.
  14. Halbleitervorrichtung nach Anspruch 13, wobei der Dichtepeak zwischen dem flachsten Peak und dem Hochkonzentrationspeak vom flachsten Peak liegt.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, wobei die Dotierungskonzentration eines tiefsten Peaks, der unter den Konzentrationspeaks am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, 1,1 mal oder mehr als die Dotierungskonzentration des Konzentrationspeaks neben dem tiefsten Peak in Tiefenrichtung beträgt oder 5 mal oder weniger.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei die Dotierungskonzentration eines tiefsten Peaks, der unter den Konzentrationspeaks am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, 1,0 × 1014 Atome/cm3 oder mehr und 5,0 × 1014 Atome/cm3 oder weniger beträgt.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei der Pufferbereich zwischen der unteren Oberfläche des Halbleitersubstrats und einer Mitte des Halbleitersubstrats in Tiefenrichtung angeordnet ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei ein tiefster Peak, der unter den Konzentrationspeaks am weitesten entfernt von der unteren Oberfläche des Halbleitersubstrats liegt, zwischen einer oberen Oberfläche des Halbleitersubstrats und einer Mitte des Halbleitersubstrats in Tiefenrichtung liegt.
DE112020000333.7T 2019-08-09 2020-08-04 Halbleitervorrichtung Pending DE112020000333T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-147450 2019-08-09
JP2019147450 2019-08-09
PCT/JP2020/029879 WO2021029285A1 (ja) 2019-08-09 2020-08-04 半導体装置

Publications (1)

Publication Number Publication Date
DE112020000333T5 true DE112020000333T5 (de) 2021-09-16

Family

ID=74569591

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020000333.7T Pending DE112020000333T5 (de) 2019-08-09 2020-08-04 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20210359088A1 (de)
JP (1) JP7268743B2 (de)
CN (1) CN113454789A (de)
DE (1) DE112020000333T5 (de)
WO (1) WO2021029285A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016000170T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
CN116569307A (zh) * 2021-06-17 2023-08-08 富士电机株式会社 半导体装置以及制造半导体装置的方法
JPWO2023042886A1 (de) * 2021-09-15 2023-03-23
CN117836949A (zh) * 2022-03-16 2024-04-05 富士电机株式会社 半导体装置及半导体装置的制造方法
CN117374120A (zh) * 2023-09-28 2024-01-09 海信家电集团股份有限公司 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013147275A1 (ja) 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538412B2 (en) 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
EP2913854B1 (de) * 2012-10-23 2020-05-27 Fuji Electric Co., Ltd. Halbleiterbauelement und verfahren zu dessen herstellung
DE112014003712T5 (de) 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6508099B2 (ja) 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
JP6733739B2 (ja) 2016-10-17 2020-08-05 富士電機株式会社 半導体装置
DE112018000050T5 (de) * 2017-01-17 2019-02-28 Fuji Electric Co., Ltd. Halbleitervorrichtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013147275A1 (ja) 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20210359088A1 (en) 2021-11-18
CN113454789A (zh) 2021-09-28
WO2021029285A1 (ja) 2021-02-18
JP7268743B2 (ja) 2023-05-08
JPWO2021029285A1 (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
DE112020000333T5 (de) Halbleitervorrichtung
DE112019000094T5 (de) Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE112019001738T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE10112463A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112018000050T5 (de) Halbleitervorrichtung
DE112020002227T5 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE112020001040T5 (de) Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE212018000097U1 (de) Halbleitervorrichtung
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112019001741T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE112021004603T5 (de) Halbleitervorrichtung
DE112020001029T5 (de) Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE112021000166T5 (de) Halbleitervorrichtung
DE112020002205T5 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102021116586A1 (de) Halbleitervorrichtung
DE112018001627T5 (de) Halbleitervorrichtung
DE102021114181A1 (de) Halbleitervorrichtung
DE112019000166T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE112022000087T5 (de) Halbleitervorrichtung
DE112021000205T5 (de) Halbleitervorrichtung
DE112021001364T5 (de) Halbleitervorrichtung
DE112021004621T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed