CN117374120A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117374120A CN117374120A CN202311284468.3A CN202311284468A CN117374120A CN 117374120 A CN117374120 A CN 117374120A CN 202311284468 A CN202311284468 A CN 202311284468A CN 117374120 A CN117374120 A CN 117374120A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- emitter regions
- emitter
- region
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 210000000746 body region Anatomy 0.000 claims abstract description 21
- 230000002829 reductive effect Effects 0.000 claims description 9
- 230000017525 heat dissipation Effects 0.000 abstract description 28
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 6
- 230000020169 heat generation Effects 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体装置，半导体装置包括：第一导电类型的漂移层；第二导电类型的体区；沟槽部；第一导电类型的发射极区，发射极区设置于体区上表面且位于相邻两个沟槽部之间，在俯视观察时，沟槽部在第二方向上延伸，相邻两个沟槽部之间设置有多个在第二方向上间隔设置的发射极区，在从第二方向的中间向两侧延伸的方向上，相邻两个发射极区之间的距离逐渐减小，其中，第一方向和第二方向相互垂直。由此，这样可以优化发射极区的设置位置，使发射极区的设置位置与半导体装置不同位置的散热能力相匹配，可以提升半导体装置的散热均匀性，保证半导体装置结温一致，提高半导体装置的工作热稳定性。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体装置。
背景技术
随着科技的发展，半导体装置的应用越来越广泛。半导体装置工作在高电压、大电流下，较高的工作功率会使半导体装置发热。为保证功率半导体装置的正常工作，需要保证保证半导体的散热，避免半导体装置存在局部过热。
在相关技术中，由于半导体装置上不同位置的散热能力不同，而半导体装置的结构设计不够合理，导致半导体装置各区域的结温不均匀，半导体装置存在局部位置过热，半导体装置容易发生热损毁。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种半导体装置，该半导体装置的散热更加均匀，工作热稳定性更佳。
根据本发明实施例的半导体装置，包括：第一导电类型的漂移层；第二导电类型的体区，所述体区设置于所述漂移层的上表面；沟槽部，所述沟槽部设置于所述体区的上表面，所述沟槽部向下贯穿所述体区，所述沟槽部到达所述漂移层，所述沟槽部为多个，多个所述沟槽部在第一方向上间隔设置；第一导电类型的发射极区，所述发射极区设置于所述体区上表面，所述发射极区位于相邻两个所述沟槽部之间，在俯视观察时，所述沟槽部在第二方向上延伸，相邻两个所述沟槽部之间设置有多个在第二方向上间隔设置的所述发射极区，在从第二方向的中间向两侧延伸的方向上，相邻两个所述发射极区之间的距离逐渐减小，其中，所述第一方向和所述第二方向相互垂直。
由此，通过在从第二方向的中间向两侧延伸的方向上，将相邻两个发射极区之间的距离设置地逐渐减小，这样可以优化发射极区的设置位置，使发射极区的设置位置与半导体装置不同位置的散热能力相匹配，可以提升半导体装置的散热均匀性，保证半导体装置结温一致，提高半导体装置的工作热稳定性。
在本发明的一些示例中，相邻两个所述沟槽部之间的多个所述发射极区的宽度相等。
在本发明的一些示例中，相邻两个所述沟槽部之间的多个所述发射极区关于第二方向中部的发射极区对称设置。
在本发明的一些示例中，多个所述发射极区组成多个在第二方向上间隔设置的发射极区组，所述发射极区组包括多个在第一方向上间隔设置的发射极区，所述发射极区组中相邻两个所述发射极区的距离相等。
在本发明的一些示例中，所述发射极区组中的多个所述发射极区关于第一方向中部的所述发射极区对称设置。
在本发明的一些示例中，相邻两个所述沟槽部之间的多个所述发射极区的宽度在从第二方向的中间向两侧延伸的方向上逐渐增大。
在本发明的一些示例中，多个所述发射极区组成多个在第二方向上间隔设置的发射极区组，所述发射极区组包括多个在第一方向上间隔设置的发射极区，所述发射极区组中的多个所述发射极区的宽度均相等。
在本发明的一些示例中，多个所述发射极区组成多个在第二方向上间隔设置的发射极区组，所述发射极区组包括多个在第一方向上间隔设置的发射极区，所述发射极区组中的多个所述发射极区的宽度在从第一方向的中间向两侧延伸的方向上逐渐增大。
在本发明的一些示例中，所述发射极区组中的多个所述发射极区关于第一方向中部的所述发射极区对称设置。
在本发明的一些示例中，所述半导体装置包括有源区和终端区，所述终端区环绕设置于所述有源区的四周，所述发射极区设置于所述有源区中。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明实施例的半导体装置的示意图；
图2是根据本发明实施例的半导体装置的局部俯视图；
图3是根据本发明实施例的半导体装置沿A-A方向的剖面图；
图4是根据本发明实施例的半导体装置沿B-B方向的剖面图；
图5是根据本发明另一实施例的半导体装置的局部俯视图。
附图标记：
100、半导体装置；101、有源区；102、终端区；103、栅极焊盘；
10、漂移层；
20、体区；
30、沟槽部；31、栅极多晶硅；32、栅极绝缘膜；
40、发射极区；41、发射极区组。
具体实施方式
下面详细描述本发明的实施例，参考附图描述的实施例是示例性的，下面详细描述本发明的实施例。
下面参考图1-图5描述根据本发明实施例的半导体装置100。该半导体装置100例如是IGBT(绝缘栅型双极晶体管Insulated Gate Bipolar Transistor)、MOSFET(金属-氧化物半导体场效应晶体管Metal-Oxide-Semiconductor Field-Effect Transistor)。在以下的说明中，N及P表示半导体的导电类型，在本发明中，将第一导电类型设为N型、第二导电类型设为P型而进行说明。
结合图2-图5所示，根据本发明的半导体装置100可以主要包括：第一导电类型的漂移层10、第二导电类型的体区20、沟槽部30和第一导电类型的发射极区40。
具体地，通过将第二导电类型的体区20设置于第一导电类型的漂移层10的上表面，半导体装置100从下到上设置有依次层叠设置有集电极层、场截止层、漂移层10和体区20，并且将沟槽部30设置于体区20的上表面，并且沟槽部30向下贯穿体区20，到达漂移层10，通过将沟槽部30设置为多个，多个沟槽部30在第一方向上间隔设置，多个沟槽部30在第二方向上延伸设置，并且在沟槽部30内依次设置栅极绝缘膜32和栅极多晶硅31，这样可以在沟槽部30内形成栅极。其中，第一方向和第二方向相互垂直。
进一步地，可以向第二导电类型的体区20内注入第一导电类型的掺杂剂，形成发射极区40，发射极区40设置于体区20上表面，并且位于相邻两个沟槽部30之间，在俯视观察时，相邻两个沟槽部30之间设置有多个在第二方向上间隔设置的发射极区40，这样当栅极施加正电压时，会在体区20与栅极绝缘膜32之间形成纵向电子沟道，发射极区40内的电子可通过该沟道形成电子电流，当两沟槽栅之间不存在发射极区40，该区域沟道就不存在电子电流，如此，通过发射极区40的设置，可以保证半导体装置100的正常工作，并且可以理解的是，发射极区40的位置可以决定电子电流通道的位置，从而可以决定半导体装置100的发热位置。
结合图2-图4所示，在从第二方向的中间向两侧延伸的方向上，相邻两个发射极区40之间的距离逐渐减小。
具体地，考虑到半导体装置100不同位置处的散热能力不同，具体而言，半导体装置100的中间位置与远离半导体装置100中间位置相比，散热能力较差，如果半导体装置100中间和远离半导体装置100中间位置发热相同，这会导致半导体装置100中间位置温度比远离半导体装置100中间位置高，有可能引起半导体装置100中间局部过热损坏半导体装置100。
通过在从第二方向的中间向两侧延伸的方向上，使相邻两个发射极区40之间的距离逐渐减小，这样可以优化发射极区40在第二方向上的设置位置，使发射极区40的设置位置与半导体装置100不同位置的散热能力相匹配，使半导体装置100在第二方向的中间位置的发热量略低于远离第二方向中间位置的发热量，从而可以提升半导体装置100的散热均匀性，保证半导体装置100结温一致。
一方面，由于半导体装置100的散热更加均匀，不仅可以可以减少或防止热点的形成，提高半导体装置100的工作热稳定性，提高半导体装置100的寿命和可靠性，而且可以在封装设计以及智能功率模块的设计上拥有更多的灵活性。
另一方面，由于半导体装置100的结温更加稳定一致，不仅可以优化半导体装置100的动态特性、开关特性和短路特性，可以提高鲁棒性，使半导体装置100可以更加高效安全地工作，并提高整个功率电子系统的性能和可靠性，而且可以减少极间耦合效应，使集电极和发射极间电势分布相对更加均匀，从而降低开通过程中的振荡现象和功率损耗。
由此，通过在从第二方向的中间向两侧延伸的方向上，将相邻两个发射极区40之间的距离设置地逐渐减小，这样可以优化发射极区40的设置位置，使发射极区40的设置位置与半导体装置100不同位置的散热能力相匹配，可以提升半导体装置100的散热均匀性，保证半导体装置100结温一致，提高半导体装置100的工作热稳定性。
在本发明的一些实施例中，结合图2所示，相邻两个沟槽部30之间的多个发射极区40的宽度相等。具体地，发射极区40的宽度影响发射极区40的发热量，通过将相邻两个沟槽部30之间的多个发射极区40的宽度设置地相等，这样半导体装置100处于工作状态时，相邻两个沟槽部30之间的多个发射极区40的发热量相同，由于在从第二方向的中间向两侧延伸的方向上，相邻两个发射极区40之间的距离逐渐减小，这样可以在保证半导体装置100的散热均匀性的前提下，不仅可以多个发射极区40的结构相同，便于多个发射极区40自身的生产制造，而且可以减少半导体装置100设计中的变量，便于多个发射极区40之间室外距离设计，便于半导体装置100的生产制造，降低半导体装置100的生产难度。
进一步地，结合图2所示，相邻两个沟槽部30之间的多个发射极区40关于第二方向中部的发射极区40对称设置。具体地，半导体装置100的散热能力关于第二方向中部对称，通过将相邻两个沟槽部30之间的多个发射极区40关于第二方向中部的发射极区40对称设置，这样可以使半导体装置100在关于第二方向中部相对称的位置处的发热和散热相同，从而可以进一步地提高半导体装置100整体的温度均匀性，保证半导体装置100的结温一致性，提高半导体装置100的工作热稳定性。
结合图2所示，多个发射极区40可以组成多个在第二方向上间隔设置的发射极区组41，发射极区组41可以主要包括多个在第一方向上间隔设置的发射极区40，发射极区组41中相邻两个发射极区40的距离相等。具体地，发射极区组41中相邻两个发射极区40位于沟槽部30的两侧，通过将发射极区组41中相邻两个发射极区40的距离设置地相等，亦即：使多个沟槽部30在第一方向上的宽度相同，从而可以在提升半导体装置100的散热均匀性的前提下，避免改变沟槽部30的结构，便于半导体装置100的生产制造。
进一步地，结合图2所示，发射极区组41中的多个发射极区40关于第一方向中部的发射极区40对称设置。具体地，半导体装置100的散热能力也关于第一方向中部对称，通过在使相邻两个沟槽部30之间的多个发射极区40的宽度相等的前提下，还将发射极区组41中的多个发射极区40关于第一方向中部的发射极区40对称设置，这样可以使半导体装置100在关于第一方向中部相对称的位置处的发热和散热相同，从而可以进一步地提高半导体装置100整体的温度均匀性，保证半导体装置100的结温一致性，提高半导体装置100的工作热稳定性。
在本发明的另一些实施例中，相邻两个沟槽部30之间的多个发射极区40的宽度在从第二方向的中间向两侧延伸的方向上逐渐增大。具体地，发射极区40的宽度影响发射极区40的发热量，通过将相邻两个沟槽部30之间的多个发射极区40的宽度，在从第二方向的中间向两侧延伸的方向上设置地逐渐增大，这样半导体装置100处于工作状态时，相邻两个沟槽部30之间的多个发射极区40的发热量在从第二方向的中部向两侧延伸的方向上逐渐增大，从而可以在第二方向上，使多个发射极区40的发热量与其所在位置处的散热能力相匹配，从而可以进一步地提升半导体装置100的散热均匀性，进一步地保证半导体装置100的结温一致性，进而进一步地提高半导体装置100的工作热稳定性。
需要说明的是，在本发明的再一些实施中，结合图4所示，也可以在从第二方向的中间向两侧延伸的方向上，使相邻两个发射极区40之间的距离相等的前提下，使相邻两个沟槽部30之间的多个发射极区40的宽度在从第二方向的中间向两侧延伸的方向上逐渐增大，这样不仅可以使半导体装置100在第二方向的中间位置的发热量略低于远离第二方向中间位置的发热量，提升半导体装置100的散热均匀性，保证半导体装置100的结温一致，提高半导体装置100工作热稳定性，而且可以减少发射极区40的设计变量，可以便于多个发射极区40乃至半导体装置100的生产制造，降低半导体装置100的生产难度。
进一步地，结合图4所示，多个发射极区40可以组成多个在第二方向上间隔设置的发射极区组41，发射极区组41可以主要包括多个在第一方向上间隔设置的发射极区40。
可选地，结合图4所示，发射极区组41中的多个发射极区40的宽度均相等。具体地，通过将发射极区组41中的多个发射极区40的宽度设置地均相等，这样在保证半导体装置100的散热均匀性的前提下，可以使发射极区40中的多个发射极区40的结构相同，从而可以便于发射极区组41乃至半导体装置100的生产制造，降低半导体装置100的生产难度。
可选地，发射极区组41中的多个发射极区40的宽度在从第一方向的中间向两侧延伸的方向上逐渐增大。具体地，通过将发射极区组41中的多个发射极区40的宽度，从第一方向的中间向两侧延伸的方向上设置地逐渐增大，这样半导体装置100处于工作状态时，发射极区组41中的多个发射极区40的发热量在从第一方向的中部向两侧延伸的方向上逐渐增大，从而可以在第一方向上，使多个发射极区40的发热量与其所在位置处的散热能力更加相匹配，从而可以进一步地提升半导体装置100的散热均匀性，进一步地保证半导体装置100的结温一致性，进而进一步地提高半导体装置100的工作热稳定性。
进一步地，结合图4所示，发射极区组41中的多个发射极区40关于第一方向中部的发射极区40对称设置。具体地，半导体装置100的散热能力也关于第一方向中部对称，通过在相邻两个沟槽部30之间的多个发射极区40的宽度在从第二方向的中间向两侧延伸的方向上逐渐增大的前提下，还将发射极区组41中的多个发射极区40关于第一方向中部的发射极区40对称设置，这样可以使半导体装置100在关于第一方向中部相对称的位置处的发热和散热相同，从而可以进一步地提高半导体装置100整体的温度均匀性，保证半导体装置100的结温一致性，提高半导体装置100的工作热稳定性。
结合图1所示，半导体装置100可以主要包括有源区101和终端区102，终端区102环绕设置于有源区101的四周，发射极区40设置于有源区101中。
具体地，终端区102包围着有源区101和栅极焊盘103，栅极焊盘103用于与栅极连接，作为栅极引出端，通过将发射极区40设置于有源区101中，终端区102和栅极焊盘103所在区域不通电流，半导体装置100工作状态下，电流全部从有源区101流过，有源区101既可以承担正向导通时的大部分正向电流,又可以在施加反向电压时承担高的阻断电压，终端区102可以在半导体装置100被施加反向电压时，缓解有源区101边缘处的电场拥挤，可以提高半导体装置100的反向击穿电压。如此，可以保证半导体装置100的正常工作。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种半导体装置，其特征在于，包括：
第一导电类型的漂移层；
第二导电类型的体区，所述体区设置于所述漂移层的上表面；
沟槽部，所述沟槽部设置于所述体区的上表面，所述沟槽部向下贯穿所述体区，所述沟槽部到达所述漂移层，所述沟槽部为多个，多个所述沟槽部在第一方向上间隔设置；
第一导电类型的发射极区，所述发射极区设置于所述体区上表面，所述发射极区位于相邻两个所述沟槽部之间，
在俯视观察时，所述沟槽部在第二方向上延伸，相邻两个所述沟槽部之间设置有多个在第二方向上间隔设置的所述发射极区，在从第二方向的中间向两侧延伸的方向上，相邻两个所述发射极区之间的距离逐渐减小，其中，所述第一方向和所述第二方向相互垂直。
2.根据权利要求1所述的半导体装置，其特征在于，相邻两个所述沟槽部之间的多个所述发射极区的宽度相等。
3.根据权利要求2所述的半导体装置，其特征在于，相邻两个所述沟槽部之间的多个所述发射极区关于第二方向中部的发射极区对称设置。
4.根据权利要求2所述的半导体装置，其特征在于，多个所述发射极区组成多个在第二方向上间隔设置的发射极区组，所述发射极区组包括多个在第一方向上间隔设置的发射极区，所述发射极区组中相邻两个所述发射极区的距离相等。
5.根据权利要求4所述的半导体装置，其特征在于，所述发射极区组中的多个所述发射极区关于第一方向中部的所述发射极区对称设置。
6.根据权利要求1所述的半导体装置，其特征在于，相邻两个所述沟槽部之间的多个所述发射极区的宽度在从第二方向的中间向两侧延伸的方向上逐渐增大。
7.根据权利要求6所述的半导体装置，其特征在于，多个所述发射极区组成多个在第二方向上间隔设置的发射极区组，所述发射极区组包括多个在第一方向上间隔设置的发射极区，所述发射极区组中的多个所述发射极区的宽度均相等。
8.根据权利要求6所述的半导体装置，其特征在于，多个所述发射极区组成多个在第二方向上间隔设置的发射极区组，所述发射极区组包括多个在第一方向上间隔设置的发射极区，所述发射极区组中的多个所述发射极区的宽度在从第一方向的中间向两侧延伸的方向上逐渐增大。
9.根据权利要求7或8所述的半导体装置，其特征在于，所述发射极区组中的多个所述发射极区关于第一方向中部的所述发射极区对称设置。
10.根据权利要求1所述的半导体装置，其特征在于，包括有源区和终端区，所述终端区环绕设置于所述有源区的四周，所述发射极区设置于所述有源区中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311284468.3A CN117374120B (zh) | 2023-09-28 | 2023-09-28 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311284468.3A CN117374120B (zh) | 2023-09-28 | 2023-09-28 | 半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117374120A true CN117374120A (zh) | 2024-01-09 |
| CN117374120B CN117374120B (zh) | 2024-08-16 |
Family
ID=89392101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311284468.3A Active CN117374120B (zh) | 2023-09-28 | 2023-09-28 | 半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117374120B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186108A (ja) * | 2004-12-27 | 2006-07-13 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| CN103187440A (zh) * | 2011-12-28 | 2013-07-03 | 株式会社电装 | 具有横向绝缘栅双极晶体管的半导体器件 |
| US20150221756A1 (en) * | 2014-01-31 | 2015-08-06 | Infineon Technologies Ag | Semiconductor Device and Insulated Gate Bipolar Transistor with Barrier Structure |
| WO2019078131A1 (ja) * | 2017-10-18 | 2019-04-25 | 富士電機株式会社 | 半導体装置 |
| CN112349766A (zh) * | 2019-08-09 | 2021-02-09 | 富士电机株式会社 | 半导体装置 |
| KR20210083688A (ko) * | 2019-12-27 | 2021-07-07 | 주식회사 넥스젠파워 | 전력 반도체 소자 |
| US20210265491A1 (en) * | 2020-02-26 | 2021-08-26 | Mitsubishi Electric Corporation | Semiconductor device |
| CN113454789A (zh) * | 2019-08-09 | 2021-09-28 | 富士电机株式会社 | 半导体装置 |
| CN115084255A (zh) * | 2021-03-15 | 2022-09-20 | 三菱电机株式会社 | 半导体装置 |
| US20230092855A1 (en) * | 2020-12-24 | 2023-03-23 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device |
-
2023
- 2023-09-28 CN CN202311284468.3A patent/CN117374120B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186108A (ja) * | 2004-12-27 | 2006-07-13 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| CN103187440A (zh) * | 2011-12-28 | 2013-07-03 | 株式会社电装 | 具有横向绝缘栅双极晶体管的半导体器件 |
| US20150221756A1 (en) * | 2014-01-31 | 2015-08-06 | Infineon Technologies Ag | Semiconductor Device and Insulated Gate Bipolar Transistor with Barrier Structure |
| WO2019078131A1 (ja) * | 2017-10-18 | 2019-04-25 | 富士電機株式会社 | 半導体装置 |
| CN110462838A (zh) * | 2017-10-18 | 2019-11-15 | 富士电机株式会社 | 半导体装置 |
| CN112349766A (zh) * | 2019-08-09 | 2021-02-09 | 富士电机株式会社 | 半导体装置 |
| CN113454789A (zh) * | 2019-08-09 | 2021-09-28 | 富士电机株式会社 | 半导体装置 |
| KR20210083688A (ko) * | 2019-12-27 | 2021-07-07 | 주식회사 넥스젠파워 | 전력 반도체 소자 |
| US20210265491A1 (en) * | 2020-02-26 | 2021-08-26 | Mitsubishi Electric Corporation | Semiconductor device |
| US20230092855A1 (en) * | 2020-12-24 | 2023-03-23 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device |
| CN115084255A (zh) * | 2021-03-15 | 2022-09-20 | 三菱电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117374120B (zh) | 2024-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532738B2 (en) | Semiconductor device | |
| KR101870809B1 (ko) | 전력 반도체 소자 | |
| JP2000260984A (ja) | 高耐圧半導体素子 | |
| WO2014117492A1 (zh) | 一种绝缘栅双极晶体管 | |
| CN112201688B (zh) | 逆导型igbt芯片 | |
| US12107120B2 (en) | Power semiconductor device | |
| US20220216331A1 (en) | Semiconductor device and method for designing thereof | |
| WO2020201361A1 (en) | Segmented power diode structure with improved reverse recovery | |
| JP6717432B2 (ja) | 半導体装置 | |
| CN117747648A (zh) | 半导体装置 | |
| CN117374120B (zh) | 半导体装置 | |
| US11569360B2 (en) | Power semiconductor device and power semiconductor chip | |
| CN117497574B (zh) | 半导体装置 | |
| CN117637827B (zh) | 半导体装置和半导体装置的制造方法 | |
| CN118198113B (zh) | 一种碳化硅接地结mos器件及其制备方法、芯片 | |
| KR102437048B1 (ko) | 전력 반도체 소자 및 전력 반도체 칩 | |
| CN117497408B (zh) | 一种hk-igbt及其制备方法、芯片 | |
| WO2024185848A1 (ja) | 半導体装置 | |
| KR102437047B1 (ko) | 전력 반도체 소자 및 전력 반도체 칩 | |
| CN118231456B (zh) | 一种碳化硅沟槽mos器件及其制备方法、芯片 | |
| KR102646517B1 (ko) | 다중 전계 완화 구조를 갖는 전력 반도체 소자 | |
| JP7084558B2 (ja) | 導通損失の少ない逆導通絶縁ゲートパワー半導体デバイス | |
| CN117650166A (zh) | 半导体装置 | |
| KR20230155856A (ko) | 전력 반도체 소자 및 전력 반도체 칩 | |
| WO2010142342A1 (en) | Power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |