CN117497574B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117497574B CN117497574B CN202311118917.7A CN202311118917A CN117497574B CN 117497574 B CN117497574 B CN 117497574B CN 202311118917 A CN202311118917 A CN 202311118917A CN 117497574 B CN117497574 B CN 117497574B
- Authority
- CN
- China
- Prior art keywords
- region
- base region
- contact hole
- emitter region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 128
- 238000005530 etching Methods 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000009826 distribution Methods 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体装置，半导体装置包括：第一导电类型的漂移层；第二导电类型的基区；沟槽部；第一导电类型的发射区，发射区设置于基区内；接触孔，发射区和基区在相邻两个沟槽部之间构成第一单元和第二单元；在俯视观察时，第一单元和第二单元在第二方向交替设置，第一单元包括第一基区和第一发射区，第一基区位于接触孔的第一侧，第一发射区位于接触孔的第二侧，第二单元包括第二基区和第二发射区，第二基区位于接触孔的第二侧，第二发射区位于接触孔的第一侧。由此，可以使半导体装置在通电的情况下，热量更加均匀地产生和分布，从而达到提高散热效率，使结温在相同工作条件下更稳定地维持在更低水平，进而改进开关特性，提高稳定性。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体装置。
背景技术
随着科技的发展，功率模块的应用越来越广泛。为了降低功率模块中功率损耗，要求功率半导体器件具有低的通断损耗以及导通电压。以及为了具体应用中的稳定性，需要功率半导体器件具有较好的鲁棒性和稳定的开关特性。
在相关技术中，目前的功率半导体器件尽管在稳定性上取得了长足的进步，但在开关特性上仍存在不足，在开通或关断时普遍存在VGE振荡的问题，以及开关速度di/dt过快时容易出现VGE剧烈震荡的问题。此外，在高温区间工作时，功率半导体器件普遍存在着性能下降的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种半导体装置，该半导体装置的热量的产生和分布更加均匀。
根据本发明实施例的半导体装置，包括：第一导电类型的漂移层；第二导电类型的基区，所述基区设置于所述漂移层的上表面；沟槽部，所述沟槽部设置于所述基区的上表面且向下延伸贯穿所述基区，所述沟槽部为多个，多个所述沟槽部在第一方向上间隔设置；第一导电类型的发射区，所述发射区设置于所述基区内，所述发射区的上表面构成所述基区上表面的至少部分；接触孔，所述接触孔设置于所述基区的上方且位于相邻的两个所述沟槽部之间，所述接触孔在第二方向上延伸设置，所述发射区和所述基区在相邻两个所述沟槽部之间构成第一单元和第二单元；在俯视观察时，所述第一单元和所述第二单元在所述第二方向交替设置，所述第一单元包括第一基区和第一发射区，所述第一基区位于所述接触孔的第一侧，所述第一发射区位于所述接触孔的第二侧，所述第二单元包括第二基区和第二发射区，所述第二基区位于所述接触孔的第二侧，所述第二发射区位于所述接触孔的第一侧，其中，所述第一方向和所述第二方向相互垂直，所述第一侧和所述第二侧分别位于所述接触孔第一方向的两侧。
由此，通过使发射区和基区在相邻两个沟槽部之间构成第一单元和第二单元，在俯视观察时，第一单元和第二单元在第二方向交替设置，可以使多个发射区在基区上的分布更加均匀，这样可以使半导体装置在通电的情况下，热量更加均匀地产生和分布，从而达到提高散热效率，使结温在相同工作条件下更稳定地维持在更低水平，进而改进开关特性，提高稳定性。
在本发明的一些示例中，所述第一基区和所述第一发射区第二方向上的长度相等且均为L1，所述第二基区和所述第二发射区第二方向上的长度相等且均为L2，L1和L2满足关系式：L1＝L2。
在本发明的一些示例中，所述第一基区和所述第一发射区第二方向上的长度相等且均为L3，所述第二基区和所述第二发射区第二方向上的长度相等且均为L4，L3和L4满足关系式：L3＞L4。
在本发明的一些示例中，所述第一基区和所述第二基区第二方向上的长度相等且均为L5，所述第一发射区和所述第二发射区第二方向上的长度相等且均为L6，L5和L6满足关系式：L5＞L6。
在本发明的一些示例中，多个所述沟槽部包括有效栅极沟槽部和虚拟栅极沟槽部，所述有效栅极沟槽部为多个，相邻两个所述有效栅极沟槽部之间设置有至少一个虚拟栅极沟槽部，所述发射区设置于所述有效栅极沟槽部和所述虚拟栅极沟槽部之间。
在本发明的一些示例中，所述接触孔向所述基区内蚀刻延伸，所述接触孔的深度为D1，所述发射区的深度为D2，D1和D2满足关系式：D1＞D2。
在本发明的一些示例中，所述半导体装置还包括接触区，所述接触区设置于所述基区上表面，所述发射区设置于所述接触区且上表面构成所述接触区的部分，所述发射区和所述接触区在相邻两个所述沟槽区之间构成第三单元和第四单元；在俯视观察时，所述第三单元和所述第四单元在所述第二方向交替设置，所述第三单元包括第一接触区和第三发射区，所述第一接触区位于所述接触孔的第一侧，所述第三发射区位于所述接触孔的第二侧，所述第四单元包括第二接触区和第四发射区，所述第二接触区位于所述接触孔的第二侧，所述第四发射区位于所述接触孔的第一侧。
在本发明的一些示例中，所述接触区设置有第二导电类型的接触层，所述基区设置有第二导电类型的基层，所述接触层的掺杂浓度大于所述基层的掺杂浓度，所述发射区设置有第一导电类型的发射层。
在本发明的一些示例中，所述半导体装置包括相互连接的第一半导体件和第二半导体件，所述第一半导体件和所述第二半导体件均设置有多个间隔设置的所述沟槽部，所述发射区设置于所述第一半导体件的相邻两个所述沟槽部之间，所述第一半导体件上相邻两个所述沟槽部中心之间的距离为L7，所述第一半导体件上的所述沟槽部与所述第二半导体件上相邻的所述沟槽部之间的距离为L8，L7和L8满足关系式：L7＜L8。
在本发明的一些示例中，L7和L8满足关系式：1.2≤L8/L7≤5。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明实施例的半导体装置的俯视图；
图2是根据本发明另一实施例的半导体装置的俯视图；
图3是根据本发明再一实施例的半导体装置的俯视图；
图4是根据本发明实施例的半导体装置的剖视图；
图5是根据本发明另一实施例的半导体装置的剖视图；
图6是根据本发明另一实施例的半导体装置的俯视图；
图7是根据本发明另一实施例的半导体装置的剖视图；
图8是根据本发明另一实施例的半导体装置的俯视图；
图9是根据本发明另一实施例的半导体装置的剖视图；
图10是根据本发明实施例的结构1的剖视图；
图11是根据本发明实施例的结构2的剖视图；
图12是根据本发明实施例的结构3的剖视图；
图13是根据本发明实施例的结构4的剖视图；
图14是根据本发明实施例的结构5的剖视图；
图15是根据本发明实施例的结构6的剖视图；
图16是根据本发明实施例的结构7的剖视图；
图17是根据本发明实施例的结构8的剖视图；
图18是根据本发明实施例的结构9的剖视图。
附图标记：
100、半导体装置；110、第一半导体件；120、第二半导体件；
11、沟槽部；111、栅极沟槽部；112、虚拟栅极沟槽部；113、栅极氧化层；
12、基区；121、发射区；122、插塞区；
13、载流子存储层；14、漂移层；15、场截止层；16、集电极层；
17、接触区；18、栅极金属层；19、栅极流道；
20、介质层；21、接触孔；22、栅极接触孔；30、发射极金属层；40、集电极金属层；
50、第一单元； 51、第一基区； 52、第一发射区；
60、第二单元； 61、第二基区； 62、第二发射区；
70、第三单元； 71、第一接触区； 72、第三发射区；
80、第四单元；81、第二接触区；82、第四发射区。
具体实施方式
下面详细描述本发明的实施例，参考附图描述的实施例是示例性的，下面详细描述本发明的实施例。
下面参考图1-图9描述根据本发明实施例的半导体装置100。该半导体装置100例如是IGBT(绝缘栅型双极晶体管Insulated Gate Bipolar Transistor)。在以下的说明中，N及P表示半导体的导电类型，在本发明中，将第一导电类型设为N型、第二导电类型设为P型而进行说明。
结合图1-图9所示，根据本发明的半导体装置100可以主要包括：第一导电类型的漂移层14、第二导电类型的基区12、沟槽部11、第一导电类型的发射区121以及接触孔21。
具体地，基区12设置于漂移层14的上表面，半导体装置100从下到上设置有依次层叠设置有集电极层16、场截止层15、漂移层14、载流子存储层13和基区12，并且沟槽部11设置于基区12的上表面且向下延伸贯穿基区12和载流子存储层13，沟槽部11达到漂移层14，通过将沟槽部11设置为多个，多个沟槽部11在第一方向上间隔设置，并且在第二方向上延伸设置，这样可以在多个沟槽部11内形成栅极。其中，第一方向和第二方向相互垂直。
进一步地，发射区121设置于基区12内，发射区121的上表面构成基区12上表面的至少部分，基区12上表面还设置有介质层20，介质层20能够对基区12进行保护，降低半导体装置100的损坏风险，介质层20之上还设置有发射极金属层30和栅极金属层18，通过在介质层20上开设接触孔21，接触孔21位于基区12的上方，并且使接触孔21位于相邻两个沟槽部11之间，使接触孔21在第二方向上延伸设置，并且使发射区121至少部分地位于接触孔21的下方，这样发射极金属层30可以通过接触孔21与发射区121接触，而栅极金属层18可以向半导体装置100施加栅极电压，栅极金属层18通过栅极接触孔22与栅极流道19接触。
进一步地，集电极层16下表面还设置有设置集电极金属层40，集电极金属层40作为半导体装置100的集电极引出端，以保证半导体装置100的电连接可靠性，便于半导体装置100的使用。
如此，可以保证半导体装置100的正常工作。
结合图1-图3以及图8所示，发射区121和基区12在相邻两个沟槽部11之间构成第一单元50和第二单元60，在俯视观察时，第一单元50和第二单元60在第二方向交替设置。
具体而言，第一单元50可以主要包括第一基区51和第一发射区52，第一基区51位于接触孔21的第一侧，第一发射区52位于接触孔21的第二侧，并且第二单元60包括第二基区61和第二发射区62，第二基区61位于接触孔21的第二侧，第二发射区62位于接触孔21的第一侧，其中，第一侧和第二侧分别位于接触孔21第一方向的两侧。
这样第一发射区52可以位于接触孔21的一侧，并且在第二方向上上间隔设置，第二发射区62可以位于接触孔21的另一侧，并且在第二方向上间隔设置，同时第一发射区52和第二发射区62在第一方向上交错设置，如此，可以使多个发射区121在基区12上的分布更加错落有致，从而使半导体装置100在通电的情况下，产生的焦耳热分布更加均匀。
一方面，由于热量分布更均匀，总焦耳热不变的情况下，半导体装置100的散热效率变高，不仅可以可以减少或防止热点的形成，提高整个器件的寿命和可靠性，而且可以可以降低半导体装置100的散热需求，可以在封装设计以及智能功率模块的设计上拥有更多的灵活性。
另一方面，可以使半导体装置100的结温稳定并且维持在更低的水平，不仅可以优化半导体装置100的动态特性、开关特性和短路特性，而且可以减缓导通区的载流子浓度衰减，降低导通压降，从而减少导通损耗，还可以提高鲁棒性，使功率半导体器件可以更加高效安全地工作，并提高整个功率电子系统的性能和可靠性。
以及，可以使半导体保持稳定且更低的结温可以减少极间耦合效应，使集电极和发射极间电势分布相对更加均匀，从而降低开通过程中的振荡现象和功率损耗。
由此，通过使发射区121和基区12在相邻两个沟槽部11之间构成第一单元50和第二单元60，在俯视观察时，第一单元50和第二单元60在第二方向交替设置，可以使多个发射区121在基区12上的分布更加均匀，这样可以使半导体装置100在通电的情况下，热量更加均匀地产生和分布，从而达到提高散热效率，使结温在相同工作条件下更稳定地维持在更低水平，进而改进开关特性，提高稳定性。
在本发明的一些实施例中，结合图1所示，第一基区51和第一发射区52第二方向上的长度相等且均为L1，第二基区61和第二发射区62第二方向上的长度相等且均为L2，L1和L2满足关系式：L1＝L2。
具体地，可以将第一基区51和第一发射区52在第二方向上的长度设置地相等，将第二基区61和第二发射区62第二方向上的长度相等，并且将第一基区51和第一发射区52在第二方向上的长度与第二基区61和第二发射区62第二方向上的长度设置地相等，即：第一发射区52和第二发射区62在第二方向上的长度设置地相同，并且第一发射区52和第二发射区62在同时平行于第一方向和第二方向的基准面上的投影两端均相连，这样可以使多个第一发射区52和多个第二发射区62在基区12上的分布更加均匀，从而可以使半导体装置100在工作时，散热位置和散热量在半导体装置100上分布的更加均匀。
在本发明的另一些实施例中，结合图2所示，第一基区51和第一发射区52第二方向上的长度相等且均为L3，第二基区61和第二发射区62第二方向上的长度相等且均为L4，L3和L4满足关系式：L3＞L4。
具体地，可以将第一基区51和第一发射区52在第二方向上的长度设置地相等，将第二基区61和第二发射区62第二方向上的长度相等，并且将第一基区51和第一发射区52在第二方向上的长度设置地大于第二基区61和第二发射区62第二方向上的长度，即：第一发射区52和第二发射区62在第二方向上的长度设置地不等，并且第一发射区52和第二发射区62在同时平行于第一方向和第二方向的基准面上的投影两端均相连，这样使第一发射区52和第二发射区62的发热量有所区别，从而也可以在使第一发射区52和第二发射区62在基区12上的分布更加错落有致，使热量的产生和分布更加均匀。
在本发明的再一些实施例中，结合图3所示，第一基区51和第二基区61第二方向上的长度相等且均为L5，第一发射区52和第二发射区62第二方向上的长度相等且均为L6，L5和L6满足关系式：L5＞L6。
具体地，可以将第一基区51和第二基区61在第二方向上的长度设置地相等，将第一发射区52和第二发射区62在第二方向上的长度相等，并且将第一基区51和第二基区61在第二方向上的长度设置地大于第一发射区52和第二发射区62在第二方向上的长度，即：第一发射区52和第二发射区62在第二方向上的长度设置地相等，并且第一发射区52和第二发射区62在同时平行于第一方向和第二方向的基准面上的投影一端相连，另一端间隔设置，这样也可以使第一发射区52和第二发射区62在基区12上的分布更加错落有致，从而可以使热量的产生和分布更加均匀。
结合图1-图3所示，多个沟槽部11可以包括栅极沟槽部111和虚拟栅极沟槽部112，有效栅极沟槽部111为多个，相邻两个有效栅极沟槽部111之间设置有至少一个虚拟栅极沟槽部112，发射区121设置于有效栅极沟槽部111和虚拟栅极沟槽部112之间。
具体地，通过将有效栅极沟槽部111为设置为多个，相邻两个有效栅极沟槽部111之间设置有至少一个虚拟栅极沟槽部112，有效栅极沟槽部111内可以形成有效栅极，虚拟栅极沟槽部112内可以形成虚拟栅极，从而可以使半导体装置100形成双栅结构。由于Cgc形成于漂移层14和有效栅极之间，在虚拟栅极与发射极金属层30连接时，虚拟栅极与漂移层14之间不能形成Cgc，从而可以降低Cgc，进而可以改善开关特性，提高开关速度，同时提升击穿电压。
其中，设定有效栅极沟槽部111的数量为N1，虚设栅极沟槽部111的数量为N2，N1和N2满足关系式：0.25≤N1/(N1+N2)≤0.75。
进一步地，考虑到发射区121用于与发射极金属层30接触，使发射极金属与有效栅极连接，通过将发射区121设置于有效栅极沟槽部111和虚拟栅极沟槽部112之间，相邻的两个虚拟栅极沟槽部112之间不设置发射区121，这样可以避免材料的浪费。
在本发明的一些实施例中，结合图5所示，接触孔21向基区12内蚀刻延伸，接触孔21的深度为D1，发射区121的深度为D2，D1和D2满足关系式：D1＞D2。
具体地，接触孔21的下方与发射区121间隔设置有插塞区122，基区12注入有第二导电类型的掺杂剂，发射区121注入有第一导电类型的掺杂剂，插塞区122注入有第二导电类型的掺杂剂。
当插塞区122孔注的第二导电类型的掺杂剂的剂量小于发射区121孔注的第一导电类型的掺杂剂的剂量时，可以在蚀刻介质层20后，进一步地蚀刻基区12，形成接触孔21，接触孔21贯穿介质层20，并且向基区12内蚀刻延伸，并且将接触孔21的深度设置地大于发射区121的深度，这样可以保证半导体装置100内部的空穴的正常流出，从而可以避免导通压降较大。
需要说明的是，在本发明的另一些实施例中，结合图4所示，当插塞区122孔注的第二导电类型的掺杂剂的剂量不小于发射区121孔注的第一导电类型的掺杂剂的剂量时，接触孔21可以通过同时蚀刻介质层20和基区12形成，也可以仅仅通过蚀刻介质层20而不蚀刻基区12形成，此时，接触孔21的深度与发射区121的深度之间不存在限定关系。在实际生产中，可以根据具体设计目的进行选择。
结合图6和图7所示，半导体装置100还可以包括接触区17，接触区17设置于基区12上表面，发射区121设置于接触区17，发射区121的上表面构成基区12的部分，这样通过接触区17的设置，可以降低半导体装置100的导通压降，从而降低半导体装置100的功耗。
进一步地，发射区121和接触区17在相邻两个沟槽区之间构成第三单元70和第四单元80，第三单元70和第四单元80在第二方向上交替设置。
具体而言，在俯视观察时，第三单元70和第四单元80在第二方向交替设置，第三单元70可以主要包括第一接触区71和第三发射区72，第一接触区71位于接触孔21的第一侧，第三发射区72位于接触孔21的第二侧，第四单元80可以主要包括第二接触区81和第四发射区82，第二接触区81位于接触孔21的第二侧，第四发射区82位于接触孔21的第一侧。
这样第三发射区72可以位于接触孔21的一侧，并且在第二方向上上间隔设置，第四发射区82可以位于接触孔21的另一侧，并且在第二方向上间隔设置，同时第三发射区72和第四发射区82在第一方向上交错设置，如此，可以使多个发射区121在基区12上的分布更加错落有致，从而使半导体装置100在通电的情况下，产生的焦耳热分布更加均匀。
结合图4、图5和图7所示，接触区17设置有第二导电类型的接触层，基区12设置有第二导电类型的基层，接触层的掺杂浓度大于基层的掺杂浓度，发射区121设置有第一导电类型的发射层。
具体地，可以在基区12设置第二导电类型的基层，通过向发射区121内注入第一导电类型的掺杂剂，可以形成第一导电类型的发射层，在接触孔21的下方且在基层的上表面与发射区121间隔设置有第二导电类型的插塞区122，插塞区122的掺杂浓度大于基区12的掺杂浓度，以控制发射区121的面积，从而可以降低导通压降，可以改善开关性能。
进一步地，当半导体装置100还设置有接触区17时，通过向接触区17内注入第二导电类型的掺杂剂，可以形成第二导电类型的接触层，其中，接触层的掺杂浓度大于基层的掺杂浓度，并且在接触孔21的下方且在接触层内与发射区121间隔设置有第二导电类型的插塞区122，插塞区122的掺杂浓度大于接触区17的掺杂浓度，以控制发射区121的面积，降低导通压降。
在本发明的一些实施例中，结合图8和图9所示，半导体装置100可以包括相互连接的第一半导体件110和第二半导体件120，第一半导体件110和第二半导体件120均设置有多个间隔设置的沟槽部11，发射区121设置于第一半导体件110的相邻两个沟槽部11之间，第一半导体件110上相邻两个沟槽部11中心之间的距离为L7，第一半导体件110上的沟槽部11与第二半导体件120上相邻的沟槽部11之间的距离为L8，L7和L8满足关系式：L7＜L8。
具体地，半导体装置100可以包括相互连接的第一半导体件110和第二半导体件120，第一半导体件110和第二半导体件120之间均设置有多个间隔设置的沟槽部11，发射区121设置于第一半导体件110，第一半导体件110可以选择性地使接触孔21蚀刻基区12，并且使发射区121在基区12或接触区17上错落分布，从而使第一半导体件110的发热量均匀，降低第一半导体件110的散热需求。
进一步地，通过将第一半导体件110上相邻两个沟槽部11中心之间的距离设置地小于第一半导体件110上的沟槽部11与第二半导体件120上相邻的沟槽部11之间的距离，即：可以根据第一半导体件110上相邻两个沟槽部11中心之间的距离，对第一半导体件110上的沟槽部11与第二半导体件120上相邻的沟槽部11之间的距离进行限定，减小第一半导体件110和第二半导体件120之间的相互干扰，保证半导体装置100的工作性能。
在本发明的实施例中，半导体装置100可以集成有IGBT和FWD(Free WheelingDiode)的逆导型功率芯片，第一半导体件110为IGBT，第二半导体件120为FWD。
进一步地，L7和L8满足关系式：1.2≤L8/L7≤5，这样可以根据第一半导体件110上相邻两个沟槽部11中心之间的距离，对第一半导体件110上的沟槽部11与第二半导体件120上相邻的沟槽部11之间的距离进行进一步地限定，使第一半导体件110上的沟槽部11与第二半导体件120上相邻的沟槽部11之间的距离设置在更佳的范围内，不仅可以保证半导体装置100的工作性能，而且可以利于半导体装置100的小型化和微电化。
下面结合图10-图18举例描述半导体装置100的制作方法：
如图10所示，提供由P型的集电极层16、N型的场截止层15、N型的漂移层14、N型的载流子存储层13、P型的基区12构成的半导体基板。形成结构1。
如图11所示，在结构1基础上，形成沟槽部11，沟槽部11贯穿P基区12以及载流子存储层13而到达漂移层14内。形成结构2。
如图12所示，在结构2基础上，生长氧化层，形成栅极氧化层113。形成结构3。
如图13所示，在结构3基础上沉积多晶硅，形成结构4。
如图14所示，在结构4基础上使用掩模版进行适当遮挡，注入N+发射层,使其形成结构5。
如图15所示，在结构5基础上，沉积介质层20，形成结构6。
如图16所示，在结构6基础上蚀刻接触孔21，形成结构7。需要说明的是，根据实施方式不同，通过控制蚀刻深度，可选择是否蚀刻基区12。
如图17所示，在结构7基础上进行P+插塞区122注入，再依次形成钨塞以及Ti/TiN，形成结构8。
如图18所示，在结构8基础上进行发射极金属层30和集电极金属层40制备，最终形成如结构9的半导体装置100。
需要说明的是，该制作方法以制造不蚀刻基区12的IGBT为例，本发明涉及的其他实施例的半导体装置100的制造方法同理，此处不再赘述。根据本发明实施例的半导体装置100的其他构成以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种半导体装置，其特征在于，包括：
第一导电类型的漂移层；
第二导电类型的基区，所述基区设置于所述漂移层的上表面；
沟槽部，所述沟槽部设置于所述基区的上表面且向下延伸贯穿所述基区，所述沟槽部为多个，多个所述沟槽部在第一方向上间隔设置；
第一导电类型的发射区，所述发射区设置于所述基区内，所述发射区的上表面构成所述基区上表面的至少部分；
接触孔，所述接触孔设置于所述基区的上方且位于相邻的两个所述沟槽部之间，所述接触孔在第二方向上延伸设置，所述发射区和所述基区在相邻两个所述沟槽部之间构成第一单元和第二单元；
在俯视观察时，所述第一单元和所述第二单元在所述第二方向交替设置，所述第一单元包括第一基区和第一发射区，所述第一基区位于所述接触孔的第一侧，所述第一发射区位于所述接触孔的第二侧，所述第二单元包括第二基区和第二发射区，所述第二基区位于所述接触孔的第二侧，所述第二发射区位于所述接触孔的第一侧，其中，所述第一方向和所述第二方向相互垂直，所述第一侧和所述第二侧分别位于所述接触孔第一方向的两侧。
2.根据权利要求1所述的半导体装置，其特征在于，所述第一基区和所述第一发射区第二方向上的长度相等且均为L1，所述第二基区和所述第二发射区第二方向上的长度相等且均为L2，L1和L2满足关系式：L1=L2。
3.根据权利要求1所述的半导体装置，其特征在于，所述第一基区和所述第一发射区第二方向上的长度相等且均为L3，所述第二基区和所述第二发射区第二方向上的长度相等且均为L4，L3和L4满足关系式：L3＞L4。
4.根据权利要求1所述的半导体装置，其特征在于，所述第一基区和所述第二基区第二方向上的长度相等且均为L5，所述第一发射区和所述第二发射区第二方向上的长度相等且均为L6，L5和L6满足关系式：L5＞L6。
5.根据权利要求2-4中任一项所述的半导体装置，其特征在于，多个所述沟槽部包括有效栅极沟槽部和虚拟栅极沟槽部，所述有效栅极沟槽部为多个，相邻两个所述有效栅极沟槽部之间设置有至少一个虚拟栅极沟槽部，所述发射区设置于所述有效栅极沟槽部和所述虚拟栅极沟槽部之间。
6.根据权利要求2-4中任一项所述的半导体装置，其特征在于，所述接触孔向所述基区内蚀刻延伸，所述接触孔的深度为D1，所述发射区的深度为D2，D1和D2满足关系式：D1＞D2。
7.根据权利要求2-4中任一项所述的半导体装置，其特征在于，还包括接触区，所述接触区设置于所述基区上表面，所述发射区设置于所述接触区且上表面构成所述接触区的部分，所述发射区和所述接触区在相邻两个所述沟槽部之间构成第三单元和第四单元；
在俯视观察时，所述第三单元和所述第四单元在所述第二方向交替设置，所述第三单元包括第一接触区和第三发射区，所述第一接触区位于所述接触孔的第一侧，所述第三发射区位于所述接触孔的第二侧，所述第四单元包括第二接触区和第四发射区，所述第二接触区位于所述接触孔的第二侧，所述第四发射区位于所述接触孔的第一侧。
8.根据权利要求7所述的半导体装置，其特征在于，所述接触区设置有第二导电类型的接触层，所述基区设置有第二导电类型的基层，所述接触层的掺杂浓度大于所述基层的掺杂浓度，所述发射区设置有第一导电类型的发射层。
9.根据权利要求2-4中任一项所述的半导体装置，其特征在于，所述半导体装置包括相互连接的第一半导体件和第二半导体件，所述第一半导体件和所述第二半导体件均设置有多个间隔设置的所述沟槽部，所述发射区设置于所述第一半导体件的相邻两个所述沟槽部之间，所述第一半导体件上相邻两个所述沟槽部中心之间的距离为L7，所述第一半导体件上的所述沟槽部与所述第二半导体件上相邻的所述沟槽部之间的距离为L8，L7和L8满足关系式：L7＜L8。
10.根据权利要求9所述的半导体装置，其特征在于，L7和L8满足关系式：1.2≤L8/L7≤5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311118917.7A CN117497574B (zh) | 2023-08-31 | 2023-08-31 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311118917.7A CN117497574B (zh) | 2023-08-31 | 2023-08-31 | 半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117497574A CN117497574A (zh) | 2024-02-02 |
| CN117497574B true CN117497574B (zh) | 2024-05-14 |
Family
ID=89675125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311118917.7A Active CN117497574B (zh) | 2023-08-31 | 2023-08-31 | 半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117497574B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114503280A (zh) * | 2020-04-16 | 2022-05-13 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN114846622A (zh) * | 2020-07-03 | 2022-08-02 | 富士电机株式会社 | 半导体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009005914B4 (de) * | 2008-01-28 | 2014-02-13 | Denso Corporation | Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate |
| JP6835243B2 (ja) * | 2017-10-18 | 2021-02-24 | 富士電機株式会社 | 半導体装置 |
| US20230155020A1 (en) * | 2020-03-31 | 2023-05-18 | Rohm Co., Ltd. | Semiconductor device |
-
2023
- 2023-08-31 CN CN202311118917.7A patent/CN117497574B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114503280A (zh) * | 2020-04-16 | 2022-05-13 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN114846622A (zh) * | 2020-07-03 | 2022-08-02 | 富士电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117497574A (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977570A (en) | Semiconductor device and manufacturing method thereof | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| JP5972881B2 (ja) | 逆導通パワー半導体デバイス | |
| US11081575B2 (en) | Insulated gate bipolar transistor device and method for manufacturing the same | |
| CN110379852B (zh) | 能降低米勒电容的沟槽型igbt器件 | |
| CN112234095B (zh) | 含有增强元胞设计的功率mosfet器件 | |
| US20080290366A1 (en) | Soi Vertical Bipolar Power Component | |
| TW201944494A (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
| CN115117152A (zh) | 一种逆导型igbt器件及制备方法 | |
| CN107516670B (zh) | 一种具有高电流上升率的栅控晶闸管 | |
| CN117747648A (zh) | 半导体装置 | |
| CN117497574B (zh) | 半导体装置 | |
| CN117637828A (zh) | 半导体装置 | |
| CN114334648B (zh) | 均热沟槽栅igbt的制作工艺及均热沟槽栅igbt结构 | |
| CN110828313A (zh) | 一种可控硅器件及其制备方法 | |
| WO2022252654A1 (zh) | 逆导型横向绝缘栅双极型晶体管 | |
| US11289476B2 (en) | Semiconductor device including carrier injection layers | |
| CN209747516U (zh) | 一种igbt结构 | |
| JP6806213B2 (ja) | 半導体素子 | |
| CN100470832C (zh) | 半导体器件 | |
| GB2602637A (en) | Semiconductor device and method for designing thereof | |
| CN117650165B (zh) | 半导体装置 | |
| US11569360B2 (en) | Power semiconductor device and power semiconductor chip | |
| CN117374120A (zh) | 半导体装置 | |
| CN103178121A (zh) | Pin二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |