JP6733739B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体装置において、半導体基板の裏面側にフィールドストップ層を形成する構造が知られている（例えば、特許文献１参照）。
特許文献１ 国際公開第２０１３／１００１５５号パンフレット

解決しようとする課題

ＩＧＢＴ等の半導体装置は、耐量が大きいことが好ましい。

一般的開示

本発明の一つの態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に形成された第１導電型のドリフト領域を備えてよい。半導体装置は、半導体基板において、半導体基板の下面とドリフト領域との間に形成された第２導電型のコレクタ領域を備えてよい。半導体装置は、半導体基板においてドリフト領域とコレクタ領域との間に形成され、ドリフト領域よりもドーピング濃度が高い第１導電型の高濃度領域を備えてよい。半導体基板の深さ方向における、高濃度領域のドーピング濃度分布は１つ以上のピークを有してよい。高濃度領域のドーピング濃度分布のピークのうち、最も半導体基板の下面側の第１のピークと、半導体基板の下面との距離が３μｍ以下であってよい。

高濃度領域のドーピング濃度を、高濃度領域を深さ方向にわたって積分した積分濃度の値が、臨界積分濃度以上であってよい。第１のピークと、半導体基板の下面との距離が２μｍ以下であってよい。第１のピークのドーピング濃度は、１．０×１０^１６／ｃｍ^３以下であってよい。第１のピークのドーピング濃度は、６．７×１０^１５／ｃｍ^３以下であってよい。コレクタ領域のドーピング濃度は、１．０×１０^１８／ｃｍ^３以下であってよい。コレクタ領域のドーピング濃度は、５．０×１０^１７／ｃｍ^３以下であってよい。コレクタ領域および第１のピークの深さ方向における境界位置と、半導体基板の下面との距離が０．５μｍ以上、１．０μｍ以下であってよい。

コレクタ領域のドーピング濃度Ｃ_ｐ［／ｃｍ^３］、第１のピークのドーピング濃度Ｃ_ｆｓ１［／ｃｍ^３］、および、第１のピークの深さ位置Ｄ_ｆｓ１［μｍ］が下式を満たしてよい。
Ｄ_ｆｓ１＜−２．０×１０^−１６×Ｃ_ｆｓ１＋ｂ
ただし、ｂ＝４．０×１０^−１８×Ｃ_ｐ＋２．９である。

半導体装置は、半導体基板においてドリフト領域と半導体基板の上面との間に形成される第２導電型のベース領域を更に備えてよい。高濃度領域におけるドーピング濃度分布は複数のピークを有してよい。ベース領域とドリフト領域との第１ｐｎ接合から、高濃度領域とコレクタ領域との第２ｐｎ接合に向かって、ドリフト領域と、高濃度領域のドーピング濃度を積分した積分濃度が、臨界積分濃度の０．６倍に達する位置が、高濃度領域におけるピークのうち最も半導体基板の下面側の第１のピークと、第１のピークの隣の第２のピークとの間に位置してよい。

積分濃度が臨界積分濃度に達する位置が、高濃度領域の第１のピーク位置から、第１のピークを含む山形のドーピング濃度分布の半値全幅だけ下側となる位置から、高濃度領域の第１のピーク位置から半値全幅だけ上側となる位置までの間の領域にあってよい。

空間電荷領域が少なくともドリフト領域と高濃度領域において第２のピークを含む山形のドーピング濃度分布を有する領域に形成されていてよい。半導体装置は、ベース領域と半導体基板の上面との間に形成された第１導電型のソース領域を備えてよい。半導体装置は、半導体基板の上面からソース領域およびベース領域を貫通してドリフト領域に達するトレンチＭＯＳゲートを備えてよい。電流利得α_ＰＮＰが、電子の飽和速度ｖ_{ｓａｔ，ｎ}および正孔の飽和速度ｖ_{ｓａｔ，ｐ}と、トレンチＭＯＳゲートの飽和電流密度Ｊ_{ｓａｔ，ｎ}およびドリフト領域のドーピング濃度Ｎ_Ｄに対して、

よりも大きくてよい。

電流利得α_ＰＮＰが、電子の飽和速度ｖ_{ｓａｔ，ｎ}および正孔の飽和速度ｖ_{ｓａｔ，ｐ}に対して、

よりも大きくてよい。

トレンチＭＯＳゲートの飽和電流密度Ｊ_{ｓａｔ，ｎ}は、μ_ｎを反転層チャネルの電子移動度、Ｃ_ｏｘをＭＯＳゲートの容量、Ｌ_ＣＨを反転層チャネル幅、ゲート電圧をＶ_Ｇ、ゲート閾値をＶ_Ｔ、ｆ_Ａを反転層チャネルを１つ含む単位セルが面積１ｃｍ^２あたりに含まれる個数として、

であり、
ｆ_Ａが５Ｅ７個以下であってよい。

高濃度領域が水素ドナーを含んでよい。第１のピークの位置から、高濃度領域とコレクタ領域とのｐｎ接合の位置までの積分濃度は、臨界積分濃度以下であってよい。半導体装置は、ベース領域とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備えてよい。半導体基板の深さ方向におけるベース領域の上端から蓄積領域の上端までの長さは、半導体基板の下面から第１のピークまでの距離Ｄ_ｆｓ１と、半導体基板の下面から高濃度領域とコレクタ領域とのｐｎ接合の位置までの距離Ｄ_ｂとの差分の長さＤ_ｆｓ１−Ｄ_ｂよりも長くてよい。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

本発明の実施形態に係る半導体装置１００の断面斜視図である。 半導体基板１０の深さ方向におけるドーピング濃度分布の一例を示す図である。 横軸を第１のピーク２２−１と半導体基板１０の下面との距離Ｄ_ｆｓ１とし、縦軸をコレクタ領域２０のドーピング濃度Ｃ_ｐとしたときの、裏面アバランシェが生じるか否かの境界を示す図である。 図３に示した裏面アバランシェが生じるか否かの境界を、横軸をドーピング濃度Ｃ_ｆｓ１とし、縦軸を距離Ｄ_ｆｓ１として、コレクタ領域２０のドーピング濃度Ｃ_ｐ毎に示した図である。 コレクタ領域２０のドーピング濃度Ｃ_ｐと、切片ｂとの関係を示す図である。 数式８において、Ｎ_Ｄをパラメータとして、Ｊ_{ｓａｔ，ｎ}に対するα_ＰＮＰの依存性を示すグラフである。 実施例Ａ、実施例Ｂおよび比較例について、深さ方向における積分濃度およびドーピング濃度分布を示す図である。 半導体装置１００の断面の他の例を示す図である。 半導体装置１００の断面の他の例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。

各実施例においては、第１導電型をｎ型、第２導電型をｐ型とした例を示しているが、第１導電型をｐ型、第２導電型をｎ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、本明細書、請求の範囲および図面においてｎＥｍと表記した数値は、ｎ×１０^ｍを意味する。

本明細書等においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書等において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。

図１は、本発明の実施形態に係る半導体装置１００の断面斜視図である。半導体装置１００は、半導体基板１０の深さ方向に電流を流す縦型の装置である。半導体装置１００は、ＩＧＢＴを含むパワー半導体であってよい。

半導体装置１００は、半導体基板１０、エミッタ電極５２およびコレクタ電極５４を備える。エミッタ電極５２は、半導体基板１０の上面に形成される。コレクタ電極５４は、半導体基板１０の下面に形成される。本例では、半導体基板１０の上面および下面と垂直な方向を、半導体基板１０の深さ方向と称する。また、図１においては深さ方向をＺ軸方向とする。図１に示した断面においてＺ軸と垂直な方向をＸ軸とする。ＸＺ断面に垂直な方向をＹ軸とする。エミッタ電極５２およびコレクタ電極５４は、アルミニウム等の金属材料で形成される。

半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成される。半導体基板１０には所定の濃度の不純物がドープされる。本例の半導体基板１０は、ｎ−型の導電型を有する。

半導体基板１０の内部には、ｎ＋型のソース領域１２、ｐ型のベース領域１４、ｎ−型のドリフト領域１６、ｎ＋型のバッファ領域１８、ｐ＋型のコレクタ領域２０、および、１以上のゲートトレンチ部３０が形成される。

ドリフト領域１６は、リン等のｎ型不純物を含む。一例として、半導体基板１０の領域のうち、ソース領域１２、ベース領域１４、バッファ領域１８およびコレクタ領域２０等の他の領域が形成されずに残存した領域がドリフト領域１６として機能する。

ベース領域１４は、ボロン等のｐ型不純物を含む。ベース領域１４は、ドリフト領域１６の上側に形成される。本例のベース領域１４は、ドリフト領域１６と接して形成されている。他の例では、ベース領域１４とドリフト領域１６との間に、ｎ＋型の蓄積領域等の他の領域が形成されていてもよい。

ソース領域１２は、リン等のｎ型不純物を、ドリフト領域１６よりも高濃度に含む。ソース領域１２は、ベース領域１４の上面に選択的に形成される。ソース領域１２の下側にはベース領域１４が配置されている。半導体基板１０の上面には、ソース領域１２およびベース領域１４が露出する。ゲートトレンチ部３０は、半導体基板１０の上面から、ソース領域１２およびベース領域１４を貫通して形成される。ゲートトレンチ部３０の下端は、ドリフト領域１６内に配置されている。

ゲートトレンチ部３０は、トレンチ内壁に形成されたゲート絶縁膜３２と、トレンチ内においてゲート絶縁膜３２に覆われたゲート電極３４とを有する。一例として、ゲート絶縁膜３２は、トレンチ内壁を酸化した酸化膜である。ゲート電極３４は、例えば不純物がドープされたポリシリコン等の導電材料で形成される。ゲートトレンチ部３０は、トレンチＭＯＳゲートの一例である。

ゲート電極３４は、少なくとも、ソース領域１２の下端と対向する位置から、ドリフト領域の上端と対向する位置まで形成される。ベース領域１４においてゲート電極３４と対向する部分には、ゲート電極３４にしきい値電圧以上の電圧が印加されることでチャネルが形成される。

なお、図１に示した電極、領域等の各部分は、図１に示した断面と垂直な方向（Ｙ軸方向）に延伸して形成されている。例えばそれぞれのゲートトレンチ部３０は、当該断面と垂直な方向に延伸したストライプ形状を有する。また、図１の例におけるソース領域１２は、ゲートトレンチ部３０と平行して、当該断面と垂直な方向に延伸してストライプ状に形成されている。他の例では、ソース領域１２およびベース領域１４が、当該断面と垂直な方向において、半導体基板１０の上面に交互に露出するように設けられていてもよい。

ゲートトレンチ部３０とエミッタ電極５２との間には、層間絶縁膜５６が設けられる。層間絶縁膜５６は、例えばボロンおよびリン等が添加されたシリケートガラスである。層間絶縁膜５６は、ソース領域１２およびベース領域１４の少なくとも一部が露出するように設けられる。層間絶縁膜５６に覆われていないソース領域１２およびベース領域１４と、エミッタ電極５２とが電気的に接続する。

コレクタ領域２０は、ボロン等のｐ型不純物を含む。コレクタ領域２０は、半導体基板１０の下面と、ドリフト領域１６との間に形成される。本例のコレクタ領域２０は、半導体基板１０の下面において露出しており、コレクタ電極５４と電気的に接続する。

バッファ領域１８は、水素等のｎ型不純物を含む。バッファ領域１８のｎ型不純物は、水素ドナーであってよい。水素ドナーは、プロトン等の水素イオンのイオン注入と熱処理により形成される。バッファ領域１８におけるドーピング濃度は、ドリフト領域１６のドーピング濃度よりも高い。バッファ領域１８は、ドリフト領域１６とコレクタ領域２０との間に形成される高濃度領域の一例である。バッファ領域１８を設けることで、ベース領域１４とドリフト領域１６との境界から広がる空乏層が、コレクタ領域２０まで到達することを抑制できる。バッファ領域１８は、フィールドストップ層として機能する。

半導体装置１００のエミッタコレクタ間に電源電圧が直接的に印加される負荷短絡状態となると、エミッタ側から多量の電子がドリフト領域１６に注入され、ドリフト領域１６内のドナーの正電荷が電子の負電荷により相殺される。この結果、ドリフト領域１６で電圧を負担することができずに、半導体基板１０のコレクタ側の狭い領域に電界が集中してしまい、裏面アバランシェ破壊が生じる場合がある。

裏面アバランシェ破壊を抑制するためには、短絡状態においてエミッタ側から注入される電子の量を少なくすることが考えられる。しかし、エミッタ側から注入される電子の量を少なくするために、しきい値電圧を上げる、または、チャネル密度を低減すると、半導体装置１００の最大電流が低下し、且つ、オン電圧が増大してしまう。

裏面アバランシェ破壊を抑制して短絡耐量を増大させる他の方法として、コレクタ側からドリフト領域１６に注入するホールの量を増やすことが考えられる。これにより、短絡状態時にエミッタ側から注入される電子の負電荷を、コレクタ側から注入されるホールの正電荷で相殺できる。

コレクタ側からのホール注入量は、半導体装置１００における寄生ｐｎｐトランジスタの電流増幅率α_ＰＮＰを増大させることで増加する。電流増幅率α_ＰＮＰは下式で与えられる。
α_ＰＮＰ＝γ_Ｃ・α_Ｔ・γ_Ｅ
ただし、γ_Ｃは寄生ｐｎｐトランジスタのコレクタ注入効率、α_Ｔは寄生ｐｎｐトランジスタのベース伝達効率、γ_Ｅは寄生ｐｎｐトランジスタのエミッタ注入効率である。本例のＩＧＢＴの場合のエミッタ注入効率γ_Ｅは、コレクタ領域２０からバッファ領域１８へ注入される正孔電流の注入効率である。

コレクタ領域２０のドーピング濃度を高くすることで、寄生ｐｎｐトランジスタのコレクタ注入効率γ_Ｃが増大する。しかし、コレクタ領域２０のドーピング濃度を高くすると、ターンオフ損失が増大してしまう。

このため、寄生ｐｎｐトランジスタのベース伝達効率α_Ｔを増大させて、コレクタ側からのホール注入量を増大させることが好ましい。半導体装置１００においては、バッファ領域１８のドーピング濃度のピーク位置を調整することで、ベース伝達効率α_Ｔを増大させている。

図２は、半導体基板１０の深さ方向におけるドーピング濃度分布の一例を示す図である。図２では、コレクタ領域２０、バッファ領域１８およびドリフト領域１６の一部のドーピング濃度分布を示している。図２において横軸は、半導体基板１０の下面からの距離を示しており、縦軸は単位体積当たりのドーピング濃度を対数で示している。

ドリフト領域１６は、概ね一定のドーピング濃度を有する。本例のドリフト領域１６に含まれる不純物はｎ型である。バッファ領域１８におけるドーピング濃度分布は、１つ以上のピーク２２を有する。本例のバッファ領域１８に含まれる不純物はｎ型である。本例のバッファ領域１８は、半導体基板１０の下面側から順番に、第１のピーク２２−１、第２のピーク２２−２、第３のピーク２２−３および第４のピーク２２−４を有する。

ここで、バッファ領域１８におけるドーピング濃度のピーク２２のうち、最も半導体基板１０の下面側の第１のピーク２２−１の位置を、半導体基板１０の下面に近づけることで、裏面アバランシェ耐量を増大させることができる。

第１のピーク２２−１の位置を半導体基板１０の下面に近づけることで、第１のピーク２２−１と、コレクタ領域２０のドーピング濃度のピーク位置との距離が減少する。コレクタ領域２０から注入されるホールの一部は、第１のピーク２２−１において再結合して消滅するが、第１のピーク２２−１をコレクタ領域２０に近づけることで、第１のピーク２２−１を通過するホールの割合を増大させることができる。これにより、寄生ｐｎｐトランジスタのベース伝達効率α_Ｔを増大させ、裏面アバランシェ耐量を増大させることができる。

本例では、第１のピーク２２−１におけるドーピング濃度をＣ_ｆｓ１、コレクタ領域２０におけるドーピング濃度をＣ_ｐとする。また、半導体基板１０の下面と、第１のピーク２２−１との距離をＤ_ｆｓ１とする。また、ｎ型の第１のピーク２２−１およびｐ型のコレクタ領域２０の境界と、半導体基板１０の下面との距離をＤ_ｂとする。第１のピーク２２−１の深さ方向における位置は、ドーピング濃度が極大値を示す位置とする。ｎ型の第１のピーク２２−１およびｐ型のコレクタ領域２０の境界位置は、ドーピング濃度が極小値を示す位置となる。

また本例において、半導体基板１０の下面から見て最も浅い第１のピーク２２−１は、他のピーク２２よりもドーピング濃度が高い。例えば第１のピーク２２−１は、他のいずれのピーク２２よりも、ドーピング濃度が１０倍以上高い。また、コレクタ領域２０のドーピング濃度Ｃ_ｐは、第１のピーク２２−１のドーピング濃度Ｃ_ｆｓ１よりも高い。例えばコレクタ領域２０のドーピング濃度Ｃ_ｐは、第１のピーク２２−１のドーピング濃度Ｃ_ｆｓ１よりも１０倍以上高い。

第１のピーク２２−１と、半導体基板１０の下面との距離Ｄ_ｆｓ１は、一般に３．６μｍ程度である。これに対して、本例の半導体装置１００における当該距離Ｄ_ｆｓ１は、３．０μｍ以下である。このように、一般的な半導体装置に比べて第１のピーク２２−１を浅く配置することで、裏面アバランシェ耐量の向上という効果を奏することができる。当該距離Ｄ_ｆｓ１は、２．５μｍ以下であってよく、２．０μｍ以下であってよく、１．５μｍ以下であってよく、１．０μｍ以下であってもよい。

一方で、距離Ｄ_ｆｓ１を小さくしていくと、コレクタ領域２０を形成できる領域が小さくなってしまい、ホールの注入効率を向上させることが難しくなる。このため、コレクタ領域２０からのホールの注入効率を向上させるべく、距離Ｄ_ｂは０．５μｍ以上であることが好ましい。距離Ｄ_ｂは１．０μｍ以下であってよい。距離Ｄ_ｆｓ１は、１．０μｍ以上であってよい。

本例では、半導体基板１０の下面を基準として、第１のピーク２２−１の位置を規定したが、他の例では、コレクタ領域２０におけるドーピング濃度分布のピーク位置を基準としてもよい。つまり、上述した距離Ｄ_ｆｓ１を、コレクタ領域２０におけるドーピング濃度分布のピークと、第１のピーク２２−１との距離としてもよい。本例では、半導体基板１０の下面位置と、コレクタ領域２０におけるドーピング濃度分布のピーク位置とはほぼ同一である。

図３は、横軸を第１のピーク２２−１と半導体基板１０の下面との距離Ｄ_ｆｓ１とし、縦軸をコレクタ領域２０のドーピング濃度Ｃ_ｐとしたときの、裏面アバランシェが生じるか否かの境界を示す図である。縦軸は対数軸である。

図３の例では、第１のピーク２２−１のドーピング濃度Ｃ_ｆｓ１を、３．３×１０^１５／ｃｍ^３、６．７×１０^１５／ｃｍ^３、１．０×１０^１６／ｃｍ^３の３通りに設定して、それぞれの場合の境界を示している。なお図３では、定格電圧１２００Ｖの半導体装置１００に対して、コレクタ−エミッタ間電圧として６００Ｖ（電源電圧）を印加し、ゲート−エミッタ間電圧として２０Ｖを印加している。なお、印加電圧の条件を変更しても、図３と同様の結果が得られる。

図３の四角および三角等で示されるプロットはサンプル値を示しており、実線はサンプル値を曲線で近似した近似曲線を示している。近似曲線の左側の領域では裏面アバランシェが発生せず、右側の領域では裏面アバランシェが発生する。

図３に示すように、距離Ｄ_ｆｓ１を小さくすることで、コレクタ領域２０のドーピング濃度Ｃ_ｐをそれほど高くせずとも、裏面アバランシェの発生を防ぐことができる。このため、ターンオフ損失を増大させずに、短絡耐量を向上させることができる。

また、半導体装置１００が高速で動作する場合、コレクタ領域２０のドーピング濃度Ｃ_ｐを高くすることが困難になる。一例として半導体装置１００は、２ｋＨｚ以上、３０ｋＨｚ以下程度の周波数でスイッチング動作する場合がある。本例の半導体装置１００は、コレクタ領域２０のドーピング濃度Ｃ_ｐが低くても、裏面アバランシェの発生を防ぐことができる。このため、スイッチング動作の高速化と、短絡耐量の向上を両立することができる。

一例として、距離Ｄ_ｆｓ１を３μｍ以下として、ドーピング濃度Ｃ_ｆｓ１を１．０×１０^１６／ｃｍ^３以下としてよい。これにより、コレクタ領域２０のドーピング濃度Ｃ_ｐを５．０×１０^１７／ｃｍ^３程度まで下げても、裏面アバランシェの発生を抑制できる。ドーピング濃度Ｃ_ｐは、５．０×１０^１７／ｃｍ^３以上であってよい。また、ドーピング濃度Ｃ_ｆｓ１を６．７×１０^１５／ｃｍ^３以下としてもよい。これにより、コレクタ領域２０のドーピング濃度Ｃ_ｐを４．０×１０^１７／ｃｍ^３程度まで下げても、裏面アバランシェの発生を抑制できる。ドーピング濃度Ｃ_ｐは、４．０×１０^１７／ｃｍ^３以上であってよい。また、ドーピング濃度Ｃ_ｆｓ１を３．３×１０^１５／ｃｍ^３以下としてもよい。これにより、コレクタ領域２０のドーピング濃度Ｃ_ｐを２．０×１０^１７／ｃｍ^３程度まで下げても、裏面アバランシェの発生を抑制できる。ドーピング濃度Ｃ_ｐは、２．０×１０^１７／ｃｍ^３以上であってよい。

一例として、距離Ｄ_ｆｓ１を２μｍ以下として、ドーピング濃度Ｃ_ｆｓ１を１．０×１０^１６／ｃｍ^３以下としてよい。これにより、コレクタ領域２０のドーピング濃度Ｃ_ｐを３．０×１０^１７／ｃｍ^３程度まで下げても、裏面アバランシェの発生を抑制できる。コレクタ領域２０のドーピング濃度Ｃ_ｐは、３．０×１０^１７／ｃｍ^３以上であってよい。また、ドーピング濃度Ｃ_ｆｓ１を６．７×１０^１５／ｃｍ^３以下としてもよい。これにより、コレクタ領域２０のドーピング濃度Ｃ_ｐを２．０×１０^１７／ｃｍ^３程度まで下げても、裏面アバランシェの発生を抑制できる。コレクタ領域２０のドーピング濃度Ｃ_ｐは、２．０×１０^１７／ｃｍ^３以上であってよい。また、ドーピング濃度Ｃ_ｆｓ１を３．３×１０^１５／ｃｍ^３以下としてもよい。これにより、コレクタ領域２０のドーピング濃度Ｃ_ｐを非常に小さくしても、裏面アバランシェの発生を抑制できる。

一例として、距離Ｄ_ｆｓ１を１．５μｍ以下として、ドーピング濃度Ｃ_ｆｓ１を１．０×１０^１６／ｃｍ^３以下としてよい。これにより、コレクタ領域２０のドーピング濃度Ｃ_ｐを２．０×１０^１７／ｃｍ^３程度まで下げても、裏面アバランシェの発生を抑制できる。コレクタ領域２０のドーピング濃度Ｃ_ｐは、２．０×１０^１７／ｃｍ^３以上であってよい。また、ドーピング濃度Ｃ_ｆｓ１を６．７×１０^１５／ｃｍ^３以下としてもよい。これにより、コレクタ領域２０のドーピング濃度Ｃ_ｐを非常に小さくしても、裏面アバランシェの発生を抑制できる。

一例として、距離Ｄ_ｆｓ１を１．５μｍ以下として、ドーピング濃度Ｃ_ｆｓ１を１．０×１０^１６／ｃｍ^３以下としてよい。これにより、コレクタ領域２０のドーピング濃度Ｃ_ｐを非常に小さくしても、裏面アバランシェの発生を抑制できる。距離Ｄ_ｆｓ１は１．０μｍ以下であってもよい。

また、コレクタ領域２０のドーピング濃度Ｃ_ｐは、一例として１．０×１０^１８／ｃｍ^３以下である。これにより、半導体装置１００を高速動作させることが容易となる。ドーピング濃度Ｃ_ｐは、５．０×１０^１７／ｃｍ^３以下であってもよい。図３に示すように、ドーピング濃度Ｃ_ｐを５．０×１０^１７／ｃｍ^３以下としても、距離Ｄ_ｆｓ１を３μｍ以下とすることで、裏面アバランシェの発生を容易に抑制できる。この場合、第１のピーク２２−１のドーピング濃度Ｃ_ｆｓ１は、１．０×１０^１６／ｃｍ^３以下であることが好ましい。また、ドーピング濃度Ｃ_ｐは、２．０×１０^１７／ｃｍ^３以下とすることもできる。この場合、距離Ｄ_ｆｓ１は２．０μｍ以下であることが好ましい。

図４は、図３に示した裏面アバランシェが生じるか否かの境界を、横軸をドーピング濃度Ｃ_ｆｓ１とし、縦軸を距離Ｄ_ｆｓ１として、コレクタ領域２０のドーピング濃度Ｃ_ｐ毎に示した図である。図４の四角および三角等で示されるプロットはサンプル値を示しており、実線はサンプル値を直線で近似した近似直線を示している。近似直線の下側の領域では裏面アバランシが発生せず、上側の領域では裏面アバランシェが発生する。

図４に示すように、近似直線の傾きは、コレクタ領域２０のドーピング濃度Ｃ_ｐによらず一定値となる。本例における近似直線の傾きは、−２．０×１０^１６程度であった。第１のピーク２２−１の深さ位置Ｄ_ｆｓ１と、第１のピーク２２−１のドーピング濃度Ｃ_ｆｓ１とは、下式を満たすことが好ましい。
Ｄ_ｆｓ１＜−２．０×１０^−１６×Ｃ_ｆｓ１＋ｂ ・・・式（１）
なお、ｂは図４に示した近似直線の切片であり、コレクタ領域２０のドーピング濃度Ｃ_ｐに応じて定まる。

図５は、コレクタ領域２０のドーピング濃度Ｃ_ｐと、切片ｂとの関係を示す図である。図５における丸印は、図４に示した各直線の切片をプロットしている。図５における実線は、各プロットを直線で近似している。図５に示すように、コレクタ領域２０のドーピング濃度Ｃ_ｐと、切片ｂとの関係は直線で近似できる。当該直線は、下式で与えられる。
ｂ＝４．０×１０^−１８×Ｃ_ｐ＋２．９ ・・・式（２）

コレクタ領域２０のドーピング濃度Ｃ_ｐ、第１のピーク２２−１のドーピング濃度Ｃ_ｆｓ１、および、第１のピーク２２−１の深さ位置Ｄ_ｆｓ１は、式（１）および式（２）の関係を満たすことが好ましい。これにより、裏面アバランシェを防ぐことができる。

短絡時に、裏面側（すなわちコレクタ側）でアバランシェ破壊が生じるのは、以下の理由による。ＩＧＢＴのゲートがオフで、コレクタ・エミッタ間に電圧が印加された状態では、空乏層が形成されている。裏面側では空乏層が最浅のバッファ領域１８（または、バッファ領域１８において最も裏面側に近いドーピング濃度のピーク）で止められている。すなわち、空乏層の裏面側の端は、裏面側の最浅のバッファ領域１８のピーク位置前後に位置している。空乏層端から裏面側には、最浅のバッファ領域１８およびコレクタ領域があり、これら二層は、空間電荷密度が０となる電荷中性領域である。

ＩＧＢＴのゲートをオンにすると、ベース領域に形成された反転層から電子が空乏層に直接入り、空乏層端までドリフトする。その後、電荷中性領域を経てコレクタ領域に侵入する。一方、電子の侵入に応じて、コレクタ領域から正孔が最浅のバッファ領域１８に侵入する。最浅のバッファ領域１８の電荷中性領域を経て、正孔は空乏層端から空乏層に侵入し、ベース領域に向かってドリフトする。

コレクタ・エミッタ間電流の電流密度は、ゲートをオンにすると瞬時に増加する。ゲート電圧をＶ_Ｇ、ゲート閾値をＶ_Ｔとすると、Ｖ_Ｇ−Ｖ_Ｔで決まる飽和電流値Ｊ_ｓａｔまで、コレクタ・エミッタ間電流の電流密度が増加する。Ｊ_ｓａｔは、

である。μ_ｎは反転層チャネルの電子移動度（ｃｍ^２／Ｖｓ）、Ｃ_ｏｘはＭＯＳゲートの容量（Ｆ／ｃｍ^２）、Ｌ_ＣＨは反転層チャネル幅（ｃｍ）、α_ＰＮＰはＩＧＢＴにおけるコレクタ領域（Ｐ）−バッファ領域およびドリフト層（Ｎ）−ベース領域（Ｐ）の電流利得、ｆ_Ａは反転層チャネルを１つ含む単位セルが面積１ｃｍ^２あたりに含まれる個数である。単位セルとは、奥行き（ｙ方向）を１μｍとし、ゲートトレンチ部３０の幅方向の中央位置から、ゲートトレンチ部３０の配列ピッチの半分だけ離れた位置までの領域を指す。図１に示した断面においては、ゲートトレンチ部３０の幅方向の中央から、隣接するベース領域１４の幅方向の中央までの領域が単位セルに相当する。幅方向とは、図１に示した断面において深さ方向とは垂直なＸ軸方向である。単位セルの幅をＷｃｅｌｌ（μｍ）、奥行き（Ｙ軸方向）を１μｍとして、ｆ_Ａ＝１Ｅ８／Ｗｃｅｌｌである。なお奥行き方向には同じ構造が所定長さにおいて連続するとする。実際の半導体装置における単位セルの個数は、例えば活性領域でＭＯＳゲートを形成した領域の面積（ｃｍ^２）にｆ_Ａを掛けた値となる。

一例としてゲート電圧は、１０〜２０Ｖであり、例えば１５Ｖである。一例としてゲート閾値は６〜９Ｖであり、例えば７．８Ｖである。μ_ｎは５００〜８００（ｃｍ^２／Ｖｓ）であってよい。Ｃ_ｏｘはゲート絶縁膜をｔｏｘ（ｃｍ）、絶縁膜の誘電率をεｏｘ（Ｆ／ｃｍ）、として、εｏｘ／ｔｏｘであらわされる。一例としてｔｏｘは０．０５〜0．２５μｍ（ｃｍへの換算は１Ｅ−４を乗ずる）であり、例えば０．２μｍである。εｏｘは、絶縁膜がシリコン酸化膜であれば、真空の誘電率に比誘電率３．９を乗じた値である。絶縁膜はシリコン酸化膜に限らず、シリコン窒化膜、その他誘電体であってよい。一例として反転層チャネル幅は、１〜３μｍであり、例えば２μｍである。

Ｊ_ｓａｔは、ＭＯＳゲートから電子が注入される部分のＪ_{ｓａｔ，ｎ}を用いて、コレクタ領域から注入される正孔で増幅される正孔電流の分Ｊ_ｐを追加し、

と書くと、Ｊｐは、

となる。また、Ｊｓａｔ，ｎは、

である。

短絡発生時のドリフト領域におけるポアソンの式は、電荷密度を用いて、正孔濃度をｐ（／ｃｍ^３）、電子濃度をｎ（／ｃｍ^３）、ドリフト領域のドーピング濃度をＮ_Ｄ（／ｃｍ^３）として、

である。ドーピング濃度とは、半導体基板１０にドープされたリン等の不純物のうち活性化している不純物の濃度であってよい。ドリフト領域にアクセプタは無いとしている。短絡発生直前では、ＩＧＢＴには電源電圧ＶＣＣが印加されているため、ドリフト領域はすでに空乏化しており、空間電荷領域が形成されている。このとき、電子は存在しないとみなせるので、空間電荷密度はｐ＋Ｎ_Ｄ＞０となり、空間電荷は正の値をしめす。よって、電界Ｅの傾きは正であり、電界強度のピークの位置は、ベース領域とドリフト領域とのｐｎ接合の近傍となる。

ゲートがオンして短絡が発生すると、ＭＯＳゲートから注入される電子は、少なくともＶ_Ｇ−Ｖ_Ｔによってきまる飽和電流密度の値は流れるから、電子電流密度が数１００Ａ／ｃｍ^２以上、例えば１０００Ａ／ｃｍ^２と仮定する。空間電荷領域ではキャリアの速度は飽和していると考えてよいから、シリコンでは電子でｖ_{ｓａｔ、ｎ}〜１Ｅ７（ｃｍ／ｓ）、正孔でｖ_{ｓａｔ、ｐ}〜７Ｅ６（ｃｍ／ｓ）程度である。そのため、空間電荷領域内の電子濃度は、

とあらわされるので、３Ｅ１４／ｃｍ^３程度となる。ドリフト領域のドーピング濃度は、１Ｅ１３〜１Ｅ１４／ｃｍ^３であるから、短絡時の電子濃度は、すでにドーピング濃度より高い。したがって、コレクタ領域から注入される正孔の密度とのバランスによっては、空間電荷は正から負に極性が反転する。そのため、電界Ｅの傾きは正から負に反転する。電界Ｅの傾きが反転することで、電界強度のピークの位置は、おもて面側のｐｎ接合近傍の位置から、裏面側に移動する。正孔濃度が少なく、空間電荷が負の値で増加し、さらに電界強度のピーク値が臨界電界強度に達すれば、アバランシェが裏面側で発生し、素子の破壊に至る。

特に、半導体装置１００では裏面側にドリフト領域１６よりも高濃度のバッファ領域１８を備えるため、耐圧低下を防ぐためには、ドリフト領域１６の濃度を、バッファ領域１８を備えない構造よりも低くすることが好ましい。その結果、短絡発生時に、ドリフト領域１６における空間電荷の極性の反転が一層生じやすいという課題を有する。

短絡発生後に、空間電荷の極性の反転を防ぐには、ドリフト領域１６において、

を満たすように、正孔をドリフト領域１６に注入させることである。特に、本例では、バッファ領域１８が形成されていないドリフト領域１６で、上式を満たすように正孔濃度を維持することである。このことは、数式２Ｂで、α_ＰＮＰを増加させることで得られる。空間電荷領域において、正孔も電子と同様にドリフトしているため、速度は飽和している。よって空間電荷領域における正孔濃度は、

とあらわされる。そこで、数式５は、数式２Ｂと数式４を代入して、

となる。これをα_ＰＮＰに対して変形すると、

と表される。

数式８では、デバイスの構造を反映する変数は、α_ＰＮＰ、Ｎ_Ｄ、Ｊ_{ｓａｔ，ｎ}である。電流利得α_ＰＮＰは、短絡発生前のオフ状態で電源電圧が印加されているときの値か、または、短絡発生時の値であってよく、０〜１の間の値である。数式２Ａと数式６から、α_ＰＮＰが１に近いほど、空間電荷領域における正孔濃度は増加する。よって、短絡発生時に、ドリフト領域１６における空間電荷の極性の反転を抑えるには、数式８においてα_ＰＮＰが、右辺より大きければ良い。

数式８において、α_ＰＮＰは少なくとも０より大きければよく、この場合、右辺における分数の値が１より小さければよい。すなわち、数式８の右辺の括弧内の値が、例えば正の値であればよい。この場合、

となり、ＭＯＳゲートから注入される電子による飽和電流密度Ｊ_{ｓａｔ，ｎ}を電荷素量および電子の飽和速度で割った値が、ドリフト領域のドナーのドーピング濃度より大きければよい。

半導体装置１００の定格電圧または耐圧が高ければ高いほど、ドリフト領域１６のドナーのドーピング濃度Ｎ_Ｄを低くする。そこで、数式８においてＮ_Ｄを０に近づけた極限を取ると、α_ＰＮＰは、

となる。シリコンの場合、上記の値を代入すると、α_ＰＮＰ＞０．４１１８となる。すなわち、α_ＰＮＰが０．４１１８より大きければ、数式５，７，８は必ず満たすことができるので、好ましい。

図６は、数式８において、Ｎ_Ｄをパラメータとして、Ｊ_{ｓａｔ，ｎ}に対するα_ＰＮＰの依存性を示すグラフである。半導体基板１０の材料はシリコンとしたが、ＳｉＣ、ＧａＮ等でもかまわない。数式８を満たすのは、ドリフト領域１６の各ドーピング濃度Ｎ_Ｄにおいて、グラフの線よりも上（すなわち、縦軸α_ＰＮＰの数値が大きくなる側）の領域である。つまり各グラフの線は、各Ｎ_Ｄにおけるα_ＰＮＰの下限線である。Ｎ_Ｄが高くなると、α_ＰＮＰの下限線が低くなり、数式８を満たす領域は広くなる。これらのドリフト領域１６の濃度に応じて、数式８を満たすα_ＰＮＰを定めてよい。さらに、各Ｎ_Ｄにおいて、α_ＰＮＰは、下限値の１．５倍以上であってよく、さらに２倍以上であってよい。Ｎ_Ｄが低くなると、下限となるα_ＰＮＰは上記の値０．４１１８に収束する。

また、数式８において、α_ＰＮＰが例えば０．３３以上であってよい。この場合、数式８の右辺の括弧内の値が０．５／ｖ_{ｓａｔ，ｐ}以上であってよい。この場合、

となる。数式１０は、Ｊ_{ｓａｔ，ｎ}以外は定数となって、

となる。すなわち、ドリフト領域１６のドナーのドーピング濃度Ｎ_Ｄが、電子による飽和電流密度Ｊ_{ｓａｔ，ｎ}に１．７８５７Ｅ＋１１をかけた値よりも大きくてよい。

α_ＰＮＰが、数式８を満たすことについては、以下のようになる。α_ＰＮＰは、前述のようにγ_Ｃ・α_Ｔ・γ_Ｅである。コレクタ注入効率γ_Ｃは１としてよい。ベース輸送効率α_Ｔは、

であらわされる。Ｗ_ＣＮＺは電荷中性領域のＺ方向の長さ（μｍ）、Ｌ_ａは両極性拡散長（μｍ）である。Ｗ_ＣＮＺについては後述する。Ｌ_ａは（Ｄ_ａ／τ_ＨＬ）＾０．５である。ここでＤ_ａ（ｃｍ２／ｓ）はキャリアの両極性拡散係数で、電子・正孔それぞれの拡散係数をＤ_ｎ，Ｄ_ｐとして、２Ｄ_ｐＤ_ｎ／（Ｄ_ｐ＋Ｄ_ｎ）であらわされる。τ_ＨＬ（ｓ）は、電子・正孔のライフタイムをそれぞれτｎ、τｐとして、τ_ＨＬ ^−１＝τ_ｎ ^−１＋τ_ｐ ^−１であらわされる。γ_Ｅは、エミッタ電流利得をβ_Ｅとして、

であらわされる。さらにβ_Ｅは、

であらわされる。添え字Ｐは、コレクタ領域を示す。Ｌ_ｎ，ｃはコレクタ領域２０における電子の拡散長（μｍ）、Ｎ_Ａ、Ｃはコレクタ領域２０の最大アクセプタ濃度、Ｎ_{Ｄ、ＣＮＺ}は電荷中性領域におけるドナー濃度、ｎ_ｉｅは電荷中性領域（ＣＮＺ）、コレクタ領域（Ｐ）における有効真性キャリア濃度（ｃｍ^−３）である。

エミッタ電流利得β_Ｅを示す数式１４において、デバイスの構造を反映する主な変数は、Ｌ_ｎ，ｃ、Ｗ_ＣＮＺ、Ｎ_Ａ，Ｃ、Ｎ_{Ｄ，ＣＮＺ}の４つである。このうち、Ｌ_ｎ，Ｃは、コレクタ領域２０の深さＸ_Ｐが０．２〜０．５μｍ程度であり、拡散長Ｌ_ｎ，Ｃより十分薄いトランパレント・エミッタのため、数式１０において、Ｌｎ，ｃをＸ_Ｐに置き換えてよい。電流利得α_ＰＮＰは、０〜１の間の値であり、上記４つの変数を、（１）少なくともα_ＰＮＰが１に近くなるか、あるいは（２）α_ＰＮＰが数式８を満たすようにしてよい。

Ｎ_Ａ，Ｃは、コレクタ領域２０の最大濃度であり、１Ｅ１６〜１Ｅ１８／ｃｍ^３程度である。Ｎ_{Ｄ，ＣＮＺ}は電荷中性領域のドーピング濃度で、例えば最浅のバッファ領域１８のうち、空乏化していない領域の最大濃度としてよい。最浅のバッファ領域１８とは、図２に示した最浅のピーク２２−１を含み、ドーピング濃度分布が単一の山形となっている領域であってよい。ドーピング濃度分布における単一の山形の境界は、深さ方向において山形のピーク位置から裾方向に移動した場合に、ドーピング濃度が減少から増加に転ずる位置、または、減少から一定値に転ずる位置であってよい。

最浅のバッファ領域１８のドーピング濃度は、以下のように設定してよい。短絡時には、空間電荷領域における電子の存在のため、短絡していないときよりも空間電荷密度が小さくなる。そこで、最浅のバッファ領域１８のドーピング濃度を深さ方向に積分した積分濃度が臨界積分濃度ｎｃよりも大きくなるように、最浅のバッファ領域１８のドーピング濃度を設定することが望ましい。ここで臨界積分濃度ｎｃとは、臨界電界強度Ｅｃに半導体の誘電率を乗じて電荷素量ｑで割った値であり、例えばシリコンでは１．２Ｅ１２／ｃｍ^２である。バッファ領域１８全体の積分濃度が、臨界積分濃度ｎｃよりも大きくてよい。

最浅のバッファ領域１８の深さ方向における長さは、例えば５μｍ以下であってよく、ドーピング濃度のピーク値は２．４Ｅ１５／ｃｍ^３以上であってよい。最浅のバッファ領域１８で空乏化していない領域をＮ_{Ｄ，ＣＮＺ}としてよい。（Ｎ_Ａ，Ｃ／Ｎ_{Ｄ，ＣＮＺ}）は、４以上４００以下であってよく、１０以上２００以下であってよい。

図７は、実施例Ａ、実施例Ｂおよび比較例について、深さ方向における積分濃度およびドーピング濃度分布を示す図である。図７における（ａ）は、積分濃度を示す。積分濃度は、ベース領域１４とドリフト領域１６とのｐｎ接合の位置から、裏面側に向かって、ドリフト領域１６およびバッファ領域１８のドーピング濃度を、所定の位置まで積分した積分濃度分布の図である。図７における（ｂ）は、（ａ）に対応するドーピング濃度分布の図である。なお、図７は、裏面のコレクタ領域２０、バッファ領域１８の最浅のピーク２２−１および隣のピーク２２−２を拡大した範囲を示している。ドリフト領域１６は図７の表示範囲よりおもて面側に存在する。

積分濃度が０．６ｎｃに達する位置が、バッファ領域１８における最浅のピーク２２−１の位置と、隣のピーク２２−２との間にあってよい。実施例Ａは、積分濃度が０．６ｎｃに達する位置が、最浅のピーク２２−１よりも隣のピーク２２−２に近く、図７（ａ）の横軸の１０１．５μｍの位置である。実施例Ｂは、積分濃度が０．６ｎｃに達する位置が、隣のピーク２２−２よりも最浅のピーク２２−１に近く、図７（ａ）の横軸の１０４．７μｍの位置である。

また、実施例Ａおよび実施例Ｂのように、積分濃度が０．６ｎｃに達する位置のドーピング濃度は、隣のピーク２２−２のピーク濃度の半値より低くてよい。図７中の比較例は、積分濃度が０．６ｎｃに達する位置のドーピング濃度が隣のピーク２２−２のピーク濃度の半値より大きい。

また、積分濃度が臨界積分濃度ｎｃに達する位置が、ピーク２２−１の位置から、ピーク２２−１を含む山形分布の半値全幅Ｒ１を上下両側に設けた範囲内にあってよい。また、最浅のピーク２２−１の位置から、バッファ領域と１８コレクタ領域２０とのｐｎ接合の位置までの積分濃度は、ｎｃ以下であってよい。これにより、短絡時におけるコレクタ領域２０からの正孔電流の注入効率を増加させ、より安定的にα_ＰＮＰを高くでき、例えば０．５以上にすることができる。

本例の場合、短絡前のオフ状態で、電源電圧が印加されているときは、空乏層端はピーク２２−１と、ピーク２２−２との間にある。電源電圧は定格電圧の５０％〜７０％程度で、例えば６６％である。この場合、空乏層端までの積分濃度は、ｎｃの６０％〜８０％である。

短絡時の電荷中性領域の長さＷ_ＣＮＺは、最浅のバッファ領域１８のうち、空乏化していない領域の長さとなる。最浅のバッファ領域１８が短絡時に空間電荷領域を止める場合、一部が空乏化して残りが電荷中性領域となる。このため、電荷中性領域の長さＷ_ＣＮＺは３μｍ以下となる。一方、コレクタ領域に空間電荷領域が達すると正孔が直接的に空間電荷領域に注入される。このため、空間電荷領域がおもて面側に縮み、電源電圧をサポートできなくなり、半導体装置が破壊する。これを防ぐためには、電荷中性領域の長さＷ_ＣＮＺは、数式１２のα_Ｔが０．１以下となるＬ_ａよりは大きい必要があり、例えばＷ_ＣＮＺは０．５μｍ以上であればよい。

また、数式７から、α_ＰＮＰを十分高くして、例えば０．８以上とし、短絡時にはＭＯＳゲートからの電子の飽和電流密度を小さくすれば、数式５の関係を成立させやすいことがわかる。電子の飽和電流密度を小さくするには、数式２Ｃで、ｆ_Ａを小さくすればよい。

図８は、半導体装置１００の断面の他の例を示す図である。本例の半導体装置１００は、ゲートトレンチ部３０の間に、１以上のダミートレンチ部４０を備える。ダミートレンチ部４０は、ダミー絶縁膜４２およびダミー導電部４４を備える。ダミー絶縁膜４２は、ダミートレンチの内壁に形成される。ダミー導電部４４は、ダミートレンチ内においてダミー絶縁膜４２に覆われている。ダミー導電部４４は、エミッタ電極５２と電気的に接続される。

ゲートトレンチ部３０およびダミートレンチ部４０は、深さ方向と垂直な配列方向において一定のピッチで設けられる。本例では、ゲートトレンチ部３０およびダミートレンチ部４０が１つずつ交互に配置されている。この場合、単位セルには１つのゲートトレンチ部３０と、１つのダミートレンチ部４０とが含まれる。単位セルの幅Ｗｃｅｌｌを２μｍ以上とすることで、ｆ_Ａは５Ｅ７個以下となり、数式５を成立させることができる。

また、それぞれのゲートトレンチ部３０の間に、２本以上のダミートレンチ部４０を配置してもよい。ダミートレンチ部４０を２本以上設け、Ｗｃｅｌｌを３μｍ以下とすることで、ｆ_Ａは３．３Ｅ７個以下とできる。以上のような範囲で、数式５，７，８を満たしていればよい。

なお、図８における半導体装置１００は、半導体基板１０にトランジスタ部７０とダイオード部８０が設けられている。トランジスタ部７０には、上述したゲートトレンチ部３０およびダミートレンチ部４０が設けられる。ダイオード部８０には、ダミートレンチ部４０が設けられており、ゲートトレンチ部３０は設けられなくともよい。また、ダイオード部８０には、ソース領域１２が設けられない。また、コレクタ領域２０に代えて、ｎ＋型のカソード領域８２が設けられている。

図９は、半導体装置１００の断面の他の例を示す図である。本例の半導体装置１００は、蓄積領域１７を備えた点で図１から図８において説明した半導体装置１００と異なる。図９においては、図８に示した半導体装置１００に、蓄積領域１７を設けた構造を示している。蓄積領域１７以外の構造は、図１から図８において説明したいずれかの態様の半導体装置１００と同一であってよい。

蓄積領域１７はベース領域１４とドリフト領域１６の間に設けられ、ドリフト領域１６よりも高いドーピング濃度を備えたｎ型の領域である。蓄積領域１７は、ドリフト領域１６よりもドナーが高濃度に蓄積された領域である。蓄積領域１７の下端の深さは、半導体基板１０の上面からみて、トレンチ部底部よりも浅くてよい。

半導体基板１０の深さ方向におけるソース領域１２から蓄積領域１７までの長さＡ（つまり、ベース領域１４の上端から、蓄積領域１７の上端までの長さＡ）は、反転層チャネル幅Ｌ_ＣＨと同じであってよい。長さＡは、半導体基板１０の下面から第１のピーク２２−１までの距離Ｄ_ｆｓ１と、半導体基板１０の下面から第１のピーク２２−１およびコレクタ領域２０の境界（すなわち、バッファ領域１８とコレクタ領域２０とのｐｎ接合の位置）までの距離Ｄ_ｂとの差分の長さＤ_ｆｓ１−Ｄ_ｂよりも長くてよい。蓄積領域１７では、電界強度が高くなるため、空間電荷領域が上面側に若干狭くなり、電荷中性領域の長さＷ_ＣＮＺがその分上面側に長くなる場合がある。これに対して、長さＡをＤ_ｆｓ１−Ｄ_ｂよりも長くすることで、数式２ｃのＬ_ＣＨを増加させて電子飽和電流密度を低くし、電子の注入を抑制させる。これにより、所定のα_ＰＮＰの値に対して、数式５の条件を達成しやすくでき、空間電荷の極性の反転を防ぐことができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

１０・・・半導体基板、１２・・・ソース領域、１４・・・ベース領域、１６・・・ドリフト領域、１７・・・蓄積領域、１８・・・バッファ領域、２０・・・コレクタ領域、２２・・・ピーク、３０・・・ゲートトレンチ部、３２・・・ゲート絶縁膜、３４・・・ゲート電極、４０・・・ダミートレンチ部、４２・・・ダミー絶縁膜、４４・・・ダミー導電部、５２・・・エミッタ電極、５４・・・コレクタ電極、５６・・・層間絶縁膜、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、１００・・・半導体装置

Claims (19)

1. 半導体基板と、
   前記半導体基板に形成された第１導電型のドリフト領域と、
   前記半導体基板において、前記半導体基板の下面と前記ドリフト領域との間に形成された第２導電型のコレクタ領域と、
   前記半導体基板において前記ドリフト領域と前記コレクタ領域との間に形成され、前記ドリフト領域よりもドーピング濃度が高い第１導電型の高濃度領域と
   を備え、
   前記半導体基板の深さ方向における、前記高濃度領域のドーピング濃度分布は、最も前記半導体基板の下面側の第１のピークを含む１つ以上のピークを有し、
   前記コレクタ領域のドーピング濃度Ｃ _ｐ ［／ｃｍ ^３ ］、前記第１のピークのドーピング濃度Ｃ _ｆｓ１ ［／ｃｍ ^３ ］、および、前記第１のピークの深さ位置Ｄ _ｆｓ１ ［μｍ］が下式を満たす
   Ｄ _ｆｓ１ ＜−２．０×１０ ^−１６ ×Ｃ _ｆｓ１ ＋ｂ
   ただし、ｂ＝４．０×１０ ^−１８ ×Ｃ _ｐ ＋２．９
   半導体装置。
2. 前記第１のピークと、前記半導体基板の下面との距離が３μｍ以下である
   請求項１に記載の半導体装置。
3. 半導体基板と、
   前記半導体基板に形成された第１導電型のドリフト領域と、
   前記半導体基板において、前記半導体基板の下面と前記ドリフト領域との間に形成された第２導電型のコレクタ領域と、
   前記半導体基板において前記ドリフト領域と前記コレクタ領域との間に形成され、前記ドリフト領域よりもドーピング濃度が高い第１導電型の高濃度領域と、
   前記半導体基板において前記ドリフト領域と前記半導体基板の上面との間に形成される第２導電型のベース領域と
   を備え、
   前記半導体基板の深さ方向における、前記高濃度領域のドーピング濃度分布は複数のピークを有し、
   前記高濃度領域の前記ドーピング濃度分布のピークのうち、最も前記半導体基板の下面側の第１のピークと、前記半導体基板の下面との距離が３μｍ以下であり、
   前記ベース領域と前記ドリフト領域との第１ｐｎ接合から、前記高濃度領域と前記コレクタ領域との第２ｐｎ接合に向かって、前記ドリフト領域と、前記高濃度領域のドーピング濃度を積分した積分濃度が、臨界積分濃度の０．６倍に達する位置が、前記高濃度領域におけるピークのうち最も半導体基板の下面側の第１のピークと、前記第１のピークの隣の第２のピークとの間に位置する
   半導体装置。
4. 半導体基板と、
   前記半導体基板に形成された第１導電型のドリフト領域と、
   前記半導体基板において、前記半導体基板の下面と前記ドリフト領域との間に形成された第２導電型のコレクタ領域と、
   前記半導体基板において前記ドリフト領域と前記コレクタ領域との間に形成され、前記ドリフト領域よりもドーピング濃度が高い第１導電型の高濃度領域と、
   前記半導体基板において前記ドリフト領域と前記半導体基板の上面との間に形成される第２導電型のベース領域と
   を備え、
   前記半導体基板の深さ方向における、前記高濃度領域のドーピング濃度分布は複数のピークを有し、
   前記高濃度領域の前記ドーピング濃度分布のピークのうち、最も前記半導体基板の下面側の第１のピークと、前記半導体基板の下面との距離が３μｍ以下であり、
   前記ベース領域と前記ドリフト領域との第１ｐｎ接合から、前記高濃度領域と前記コレクタ領域との第２ｐｎ接合に向かって、前記ドリフト領域と、前記高濃度領域のドーピング濃度を積分した積分濃度が臨界積分濃度に達する位置が、前記高濃度領域の第１のピーク位置から、前記第１のピークを含む山形のドーピング濃度分布の半値全幅だけ下側となる位置から、前記高濃度領域の第１のピーク位置から前記半値全幅だけ上側となる位置までの間の領域にある
   半導体装置。
5. 半導体基板と、
   前記半導体基板に形成された第１導電型のドリフト領域と、
   前記半導体基板において、前記半導体基板の下面と前記ドリフト領域との間に形成された第２導電型のコレクタ領域と、
   前記半導体基板において前記ドリフト領域と前記コレクタ領域との間に形成され、前記ドリフト領域よりもドーピング濃度が高い第１導電型の高濃度領域と、
   前記半導体基板において前記ドリフト領域と前記半導体基板の上面との間に形成される第２導電型のベース領域と、
   前記ベース領域と前記半導体基板の上面との間に形成された第１導電型のソース領域と、
   前記半導体基板の上面から前記ソース領域および前記ベース領域を貫通して前記ドリフト領域に達するトレンチＭＯＳゲートと
   を備え、
   前記半導体基板の深さ方向における、前記高濃度領域のドーピング濃度分布は、最も半導体基板の下面側の第１のピークと、前記第１のピークの隣の第２のピークとを含む複数のピークを有し、
   前記高濃度領域の前記ドーピング濃度分布のピークのうち、最も前記半導体基板の下面側の第１のピークと、前記半導体基板の下面との距離が３μｍ以下であり、
   空間電荷領域が少なくとも前記ドリフト領域と前記高濃度領域において前記第２のピークを含む山形のドーピング濃度分布を有する領域に形成されており、
   電流利得α _ＰＮＰ が、電子の飽和速度ｖ _{ｓａｔ，ｎ} および正孔の飽和速度ｖ _{ｓａｔ，ｐ} と、
   前記トレンチＭＯＳゲートの飽和電流密度Ｊ _{ｓａｔ，ｎ} および前記ドリフト領域のドーピング濃度Ｎ _Ｄ に対して、
   

   

   よりも大きい
   半導体装置。
6. 半導体基板と、
   前記半導体基板に形成された第１導電型のドリフト領域と、
   前記半導体基板において、前記半導体基板の下面と前記ドリフト領域との間に形成された第２導電型のコレクタ領域と、
   前記半導体基板において前記ドリフト領域と前記コレクタ領域との間に形成され、前記ドリフト領域よりもドーピング濃度が高い第１導電型の高濃度領域と、
   ＭＯＳゲートと
   を備え、
   前記半導体基板の深さ方向における、前記高濃度領域のドーピング濃度分布は１つ以上のピークを有し、
   前記高濃度領域の前記ドーピング濃度分布のピークのうち、最も前記半導体基板の下面側の第１のピークと、前記半導体基板の下面との距離が３μｍ以下であり、
   前記ドリフト領域のドナーのドーピング濃度が、前記ＭＯＳゲートから注入される電子による飽和電流密度に１．７８５７×１０ ^１１ を乗算した値より大きい
   半導体装置。
7. 前記高濃度領域のドーピング濃度を、前記高濃度領域を深さ方向にわたって積分した積分濃度の値が、臨界積分濃度以上である
   請求項１に記載の半導体装置。
8. 前記第１のピークと、前記半導体基板の下面との距離が２μｍ以下である
   請求項１から７のいずれか一項に記載の半導体装置。
9. 前記第１のピークのドーピング濃度は、１．０×１０^１６／ｃｍ^３以下である
   請求項１から８のいずれか一項に記載の半導体装置。
10. 前記第１のピークのドーピング濃度は、６．７×１０^１５／ｃｍ^３以下である
    請求項１から９のいずれか一項に記載の半導体装置。
11. 前記コレクタ領域のドーピング濃度は、１．０×１０^１８／ｃｍ^３以下である
    請求項１から１０のいずれか一項に記載の半導体装置。
12. 前記コレクタ領域のドーピング濃度は、５．０×１０^１７／ｃｍ^３以下である
    請求項１から１１のいずれか一項に記載の半導体装置。
13. 前記コレクタ領域および前記第１のピークの深さ方向における境界位置と、前記半導体基板の下面との距離が０．５μｍ以上、１．０μｍ以下である
    請求項１から１２のいずれか一項に記載の半導体装置。
14. 前記電流利得α_ＰＮＰが、電子の飽和速度ｖ_{ｓａｔ，ｎ}および正孔の飽和速度ｖ_{ｓａｔ，ｐ}に対して、
    

    

    よりも大きい
    請求項５に記載の半導体装置。
15. 前記トレンチＭＯＳゲートの飽和電流密度Ｊ_{ｓａｔ，ｎ}は、μ_ｎを反転層チャネルの電子移動度、Ｃ_ｏｘをＭＯＳゲートの容量、Ｌ_ＣＨを反転層チャネル幅、ゲート電圧をＶ_Ｇ、ゲート閾値をＶ_Ｔ、ｆ_Ａを反転層チャネルを１つ含む単位セルが面積１ｃｍ^２あたりに含まれる個数として、
    

    

    であり、
    ｆ_Ａが５Ｅ７個以下である
    請求項５または１４に記載の半導体装置。
16. 前記高濃度領域が水素ドナーを含む
    請求項１から１５のいずれか一項に記載の半導体装置。
17. 前記第１のピークの位置から、前記高濃度領域と前記コレクタ領域とのｐｎ接合の位置までの前記積分濃度は、前記臨界積分濃度以下である
    請求項３、４および７のいずれか一項に記載の半導体装置。
18. 前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域をさらに備え、
    前記半導体基板の深さ方向における前記ベース領域の上端から前記蓄積領域の上端までの長さは、前記半導体基板の下面から前記第１のピークまでの距離Ｄ_ｆｓ１と、前記半導体基板の下面から前記高濃度領域と前記コレクタ領域とのｐｎ接合の位置までの距離Ｄ_ｂとの差分の長さＤ_ｆｓ１−Ｄ_ｂよりも長い
    請求項３から５のいずれか一項に記載の半導体装置。
19. 前記半導体基板において前記ドリフト領域と前記半導体基板の上面との間に形成される第２導電型のベース領域と、
    前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と
    をさらに備え、
    前記半導体基板の深さ方向における前記ベース領域の上端から前記蓄積領域の上端までの長さは、前記半導体基板の下面から前記第１のピークまでの距離Ｄ _ｆｓ１ と、前記半導体基板の下面から前記高濃度領域と前記コレクタ領域とのｐｎ接合の位置までの距離Ｄ _ｂ との差分の長さＤ _ｆｓ１ −Ｄ _ｂ よりも長い
    請求項１または６に記載の半導体装置。

Images